Precision Synthesis Advanced FPGA Des ign Synthes is

D A T A S H E E T

www.mentorg .co . j p

¡ 強力なRTL合成と先進のフィジカル

最適化フローを統合

¡ 的確に設計を開始

◇Verilog 2001およびVHDLに対する優れ

たサポート

◇大手FPGAベンダー製のコアをサポート

◇FPGAベンダーに依存しない合成技術

とベンダー製配置配線ツールの統合

により優れた結果品質（QoR）を達成

◇新しいモジュール・ベース設計フロー

により物理実装済みコンポーネント

の効率的な再利用を可能にし、過去

の成功した設計を将来のFPGA設計に

活用することが可能

¡ 迅速な設計の改善

◇新しい配置再利用フローにより、最終

段階での設計変更や機能要件の変更に

よるパフォーマンスの問題を解決し、

time-to-marketを短縮

◇PreciseTimeによりwhat-if解析とイン

クリメンタル・タイミング解析が可能

◇自動化されたフィジカル合成によりパ

フォーマンスを改善し、それに続く

配置配線工程の実行時間を短縮

¡ プロジェクト要求の達成

◇新しい「分割統治法（Divide and

Conquer）」フローにより最適化を最も

必要としている部分に対して適用し、

処理時間を短縮

◇配置およびタイミング・デバッグ・エ

ディタPreciseViewによりコストを削

減し、パフォーマンスを向上

◇RTL、回路図、タイミング、物理ビュー

間でのクロスプロービング機能により解

析効率を向上

特長：

Precision Synthesisは業界で最も先進的なFPGA設計ソリューションであり、ベンダーに依存しない完成された設計手法として、使いやすさ、高い生産性の設計フロー、傑出した結果品質（QoR）を提供しています。

マルチベンダー対応、フィジカル設計を考慮したFPGA合成FPGA設計はますます複雑化しています。複雑な設計を効率的に処理し、リスクを低減し、

time-to-maketを短縮するには、インクリメンタルな設計手法が必要とされています。さら

に、これらの複雑な設計が技術上、ビジネス上の要件を達成するようFPGA実装を最適に

調整することが設計者にとって非常に重要となっています。

「プッシュボタン方式」のフローでは効率的な再利用および設計目標を確実に達成するた

めの適切な実装設計に対するコントロールを提供できません。このようなフローでは設計

チームは差別化された製品を市場に投入することができません。

Precision Synthesisはインストールしてすぐ使える使いやすさと高い生産性を提供する設計

フロー、ならびに最先端のFPGAデバイスに対しても業界をリードする結果品質（QoR）

といった特長を備えています。これらを組み合わせることにより、優れた設計解析機能と

傑出した物理実装およびタイミング制御を提供します。またPrecision Synthesisはベンダー

非依存設計手法を採用しているため、どのベンダーのFPGAに対してもこれらの機能を適

用することが可能です。

設計入力手法やターゲット・アーキテクチャに関係なく、いかなるFPGA設計プロセスに

おいてもRTL合成は常にその基盤です。そのため合成ツールの生成するネットリストの品

質によって、設計要件の達成に必要な労力が左右されます。

使いやすいRTL合成で的確に設計を開始

しかし設計を的確に開始するということは、迅速かつ簡単に開始で

きなくてはならない、ということも意味します。 Precision Synthesis

はVerilog 2001に業界で最も完全に実装し、またその他の幅広い言

語にも対応しています。Precision Synthesisは広範なFPGAデバイス

ならびにプラットフォームをサポートしています。

インテリジェントな最適化：一連のユニークなアルゴリズムによ

り、パフォーマンス・ボトルネックとなる可能性が最も高い部分、

例えば特定の有限ステートマシン、階層にまたがるロジック、余分

な組み合わせ回路が多すぎるパスなどに対して特定の最適化を自動

的に適用します。自動化された、ヒューリスティックなアプローチ

により1回のパスでより小さく、高速な設計が生成できます。

境界を越えた最適化：先進の最適化技術により、レジスタ、階層、

ならびに演算子の境界等、パフォーマンスの限界となるような障壁

を克服できます。強力なリタイミング・アルゴリズムによりレジス

タ境界を越えてロジックのバランスをとることができます。また階

層最適化によりモジュール間のロジックを最小化し、パイプライン

処理により乗算器にレジスタが挿入されます。Precision Synthesisは

これらのアルゴリズムをいつ、どこに適用するかを判断することが

できるため、最大70%ものパフォーマンス向上を簡単に行うことが

できます。

FSMの最適化： FSMは自動的に検出され、最適化が行われます。

続いて様々なエンコーディング・スタイルを検討し、デザインとタ

ーゲット・テクノロジに最適な実装はどれか評価されます。

高度なテクノロジ推定：最新のFPGAデバイスには、正しく使えば

優れたパフォーマンスを発揮する各種エンベデッド・コンポーネン

トが含まれています。しかしマニュアルでこれらの要素を設計に組

み込むことは面倒なプロセスであり、ソースコードにテクノロジへ

の依存性ができてしまいます。Precision SynthesisはメモリやDSP構

造等の主要なコンポーネントを自動的に推定し、コードのクリーン

さと移植性を維持します。

設計を迅速かつ効率的に改善

Precision Synthesisは従来のRTL合成機能を、フィジカル設計を

意識したアルゴリズムにより強化、補強しています。

配置の最適化：フィジカル合成に対する主要なアプローチとして、

クリティカル・パス内のセルを近くに配置する自動処理を行いま

す。Precision Synthesisの提供する、フィジカル設計を意識した高度

なインターコネクト遅延予測アルゴリズムにより、配置最適化処理

は予測性の高い優れた結果を生成します。

リタイミング： リタイミングは同期回路内のレジスタを移動するこ

とによりレジスタ間の遅延バランスをとる処理です。多くの場合レ

ジスタの複製を伴うリタイミングは、レジスタが豊富なFPGAのア

ーキテクチャに有効な処理です。配置とインターコネクト遅延値に

関する正確な情報を用いて、Precision Synthesisはリソースの最適な

移動を行います。

Precision Synthesisによる高生産性FPGA設計フローの実現

スラック、クリティカル・タイミング・パス、詳細なタイミング・デ

ータに基づいてセルが色分け表示され、ユーザは効率よくパフォーマ

ンスの改良を行うことができます。

レジスタの複製：レジスタの複製機能では、複製されたレジスタの

配置をコントロールできることが特長です。ファンアウト先に応じ

て、それぞれの領域に個別のレジスタが最適に配置されます。ファ

ンアウト数のみにもとづいて複製を行う従来のアプローチに比べて、

優れた結果を生成できます。Precision Synthesisでは遅延の予測はデ

バイス・アーキテクチャと使用できる配線リソースの知識に基づい

て計算されるため、処理後の新しいネット遅延を正確に予測するこ

とができます。

再合成：再合成はロジックをフィジカルな要求に基づいて再構成す

るものです。配置配線を行った結果、当初最適と思われたロジック

構成が不十分となることがよくあります。Precision Synthesisを使用

すれば、デバイス・トポロジーのナレッジに基づいて、タイミング

がクリティカルなロジックを最適に再構成することが可能です。

インタラクティブなタイミング解析：デバイスのタイミング情報に

関しては、事前に選択されたいくつかのネットを合成結果レポート

で確認するだけでは不十分です。実装結果の詳細を視覚的に確認す

ることができれば、設計チームのスキルと経験を生かすことができ

ます。Precision SynthesisにはPreciseTimeと呼ばれる強力な解析機能

が含まれており、これにより重要なトレードオフを行うための情報

を簡単に調べることができます。インタラクティブなタイミング解

析により任意のポート、ピン、インスタンスから詳細なタイミン

グ・レポートを即座に生成することができます。タイミングの確認

はすべてユーザー・インタフェースから行うことができ、回路図ビュー

アで選択したオブジェクトのタイミングを調べることも簡単です。

あらゆる課題に対応する優れたコントロール

Precision Synthesisは設計目標の達成を支援する強力な解析／デ

バッグ環境を提供します。

回路図ビューア: 統合された回路図ビューアにより、設計および合成

プロセスを明確に視覚化できます。ハイレベルのRTLスケマティッ

クではコーディング・スタイルによる影響を確認することができま

す。また、詳細なテクノロジ・スケマティックではデバイス特有のリ

ソース（RAMやDSPブロック等）がどこに、どのように使用されて

いるかを確認できます。 Precision Synthesisでは特許取得済みの

パス表示およびフィルタリング技術により、タイミング・クリティカ

ルなロジックの各部分を詳細に表示することができます。

インタラクティブな編集： さらなるパフォーマンスが必要とされる

場合、あるいは特定の目的で合成結果を微調整する必要がある場合

等、Precision Synthesisにはインタラクティブなレイアウト・エディ

タによる編集と、PreciseViewと呼ばれるフィジカル実装診断ツール

があります。これらのツールは上級ユーザに最適ですが、経験が無

いユーザでもこれらの新しい機能やオプションにアクセスし、実行

することができます。タイミング情報は容易に利用でき、簡単に問

題の個所を特定し、どのようにこの問題を扱うかをきちんと理解す

ることができます。編集時には、正しい配置が行われているかどう

かリアルタイムでチェックされます。この「correct-by-construction」

アプローチにより、設計ルールへの違反を無くすことができます。

また、オリジナルのRTLコード、あるいはマッピングされた論理設

計データなど、設計に対する様々なビューがタイトに統合されてい

るため、ある特定の物理実装がなぜ行われたのか、またそれをどの

ように変更できるのかを簡単に判断することができます。

クロスプロービング：Precision Synthesisはあらゆるレポートのすべ

ての要素から、PreciseViewのスケマティックあるいは物理レイアウ

トへの対応を確認することができる包括的なクロスプロービング機

能を提供しています。また、XilinxあるいはAlteraのタイミング・

パス・レポートからPrecision Synthesisのタイミング・レポートへの

クロスプロービングも可能です。PreciseViewに表示された配置済み

のセルからRTLソース・ファイル、または回路図に対してもクロス

プロービング可能です。配置配線レポート等に含まれる物理的なロ

ケーション名からも、Precision Synthesisの任意のビューへの相互参

照が可能です。設計フロー内で名前に影響を与えるような（既存の

名前を変更、あるいは新しいオブジェクトを新しい名前で追加）す

べての手順において、効率的に設計を進めるには強力なクロスプロー

ビングが必須であることを実感されるでしょう。

クロスプロービング機能によりフィジカル実装から元のRTLソースコ

ードまで視覚的にトレースし、問題の確認を行うことができます。

07/08-R1.1-PDF-WP

本　　社 〒140-0001 東京都品川区北品川4丁目7番35号御殿山ガーデン電話（03）5488-3030 （営業代表）

大阪支店 〒532-0004 大阪市淀川区西宮原2丁目1番3号 SORA新大阪21電話（06）6399-9521

名古屋支店 〒460-0008 名古屋市中区栄4丁目2番29号名古屋広小路プレイス電話（052）249-2101

URL http://www.mentorg.co.jp

製品の仕様は予告なく変更されることがありますのでご了承ください。Mentor Graphicsは、メンター・グラフィックスの登録商標です。その他記載されている製品名はすべて各社の登録商標または商標です。

コンストレイント解析：タイミング制約の欠如は不完全なタイミン

グ解析につながり、ボードのデバッグ時までバグが発見できない可

能性もあります。Precision Synthesisでは、合成前に完全なコンスト

レイント解析を行い、設計が正しくかつ完全に制約されていること

を保証することにより、このような不要なリスクを回避できます。

強力な再利用／最適化フロー

設計の大規模化、複雑化による新しい課題に対する、より効率的

な手法が求められる中で、従来のFPGA設計アプローチでは不十

分な場合が多くなっています。Precision Synthesisではこれらの課

題に対応するための革新的な設計フローを提供しています。

モジュール構成の設計フロー： 多くの企業が、ブロックレベルの再

利用により複数のプロジェクトおよびプラットフォームで既存の技

術を活用しようとしています。FPGAでは、RTL段階での再利用も

有効ですが、高いパフォーマンスを求められる設計に対してはそれ

では不十分です。Precision Synthesisでは、モジュール構成の設計フ

ローを提供することにより、あるコンポーネントを１度設計すれば、

同じ設計内、あるいは異なるプロジェクト内で複数回利用できるよ

うになりました。これによりタイム・トゥ・マーケットとプロジェ

クトのリスクが大幅に低減できます。

配置再利用／ECOフロー： 市場ニーズにより設計の最終段階で設

計変更が必要になった場合、「プッシュボタン」式の合成では設計プ

ロジェクト全体がリスクにさらされます。配置再利用／ECOフロー

では、配置をゲートレベルでオーバーレイすることにより、変更に

より影響のあったロジックのみを再配置します。この新しいフロー

では高度な配置技術とタイミング・ドリブンの「押し退け」アルゴ

リズムにより最適な結果を提供します。このフローを使用すること

により、既に完成され、タイミング目標を達成した部分をそのまま

維持することが可能で、新しい機能の実装を最短期間で行うことが

できます。

「分割統治法」フロー： タイミング・クロージャの達成はますます

多くの開発リソースを要求するようになり、リスクが高まっていま

す。Precision Synthesisの「分割統治法」フローにより、パフォーマ

ンスのクリティカルなブロック以外の領域を「ロック」することに

より既に動作している部分を保護することができます。その後、設

計作業はパフォーマンスのクリティカルなセクションに対して集中

して行うことができます。この使いやすいフローにより、FPGAの

設計生産性が大幅に向上できます。

サポートされるテクノロジおよびプラットフォーム

Precision SynthesisはWindows、Linux、Solaris上で動作し、Actel、

Altera、Atmel、Lattice Semiconductor、Xilinxその他のベンダーが

提供する幅広いデバイスをサポートしています。新しいデバイ

ス、ベンダーおよびプラットフォームも次々と追加されていま

す。詳しい情報は、www.mentor.com/synthesisをご覧下さい。

「分割統治法」フローによりブロックをマクロとして簡単に抽出し、そ

の部分に対する局所的な最適化を行うことができます。