• Home

  • Documents

  • SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate...
25
1 © 2018 The MathWorks, Inc. Simscape TM プラントモデルのFPGAアクセラレーション MathWorks Japan アプリケーションエンジニアリング部 松本 充史

SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

  • Upload
    others

  • View
    1

  • Download
    0

Embed Size (px)

Citation preview

Page 1: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

1© 2018 The MathWorks, Inc.

SimscapeTMプラントモデルのFPGAアクセラレーション

MathWorks Japan

アプリケーションエンジニアリング部

松本充史

Page 2: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

2

アジェンダ

▪ ユーザ事例

▪ HILSとは？

▪ Simscapeの電気系ライブラリ

▪ SimscapeモデルをFPGA実装する2つのアプローチ– Simscape HDL Workflow Advisor

– Simscapeブロックをマニュアル変換

Page 3: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

3

トヨタテクニカルディベロップメント社次世代Motor HILS開発にHDL CoderTMを適用

▪ ハイブリッド車の開発に欠かせないモータ用HILS：MotorBoxを開発

▪ 高速な制御周期を実現するためFPGAを使ったHILSを開発

▪ HDL Coderを使用することで、上流モデルの流用性向上、開発期間短縮、性能向上

http://www.matlabexpo.com/jp/2015/proceedings/fpga-simulator-and-hdl-coder.pdf

https://news.mynavi.jp/article/mw_casestudy-9/

https://news.mynavi.jp/article/mw_casestudy-9/
https://news.mynavi.jp/article/mw_casestudy-9/
Page 4: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

4

FPGA（Field Programmable Gate Array）とは？

▪ 書き換え可能なロジックデバイス– ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

– ロジックセル（一単位）はSRAMまたはFlashMemで構成したLUT

– DSPブロック（積和演算器）、メモリ、高速I/O、内部配線で構成

– 動作周波数：～数百MHz

I/Oブロック

内部配線

ロジックセル（ロジックの1単位）

ブロックRAM

DSPブロック（積和演算器）

Page 5: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

5

HILS（Hardware-In-the-Loop Simulation）とは？

コントローラ インバータ＆モータ

Page 6: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

6

HILS（Hardware-In-the-Loop Simulation）は制御対象を模擬

コントローラ HILシミュレータで振る舞いを模擬

コード生成

制御アルゴリズム 制御対象

Page 7: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

7

RCP（Rapid Control Prototyping）はコントローラを模擬

制御対象は実機専用ハードウェアで制御

制御アルゴリズム 制御対象

コード生成

Page 8: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

8

コントローラ 制御対象

HILS Demo

Page 9: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

9

HILS Demo

Page 10: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

10

HILSのメリット

実機レスでテスト

HILS環境によるシミュレーションにより実機レス、再現性が高く、作業性の良い機能検証を実現

実現困難なテスト テスト環境の配布

制御対象の性能評価

構想段階や試作前など、存在しない制御対象を使用したテスト

高電圧/電流など危険を伴うテスト、温度・部品特性のばらつき、故障モードなど手間のかかるテストを容易に実施

低コストのボードでHILS環境を構築して配布

Page 11: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

11

高速HILSの背景

▪ モータ制御、電源制御における制御周期の向上（高速化・即応性）– 電動ターボ、EV/HV、EPS（Electric Power Steering)用モータ

– 産業用ロボットのタクトタイム短縮

– 動作周期：数十ns～数us

並列処理1.0us

処理

逐次処理50us * (4) = 200us

処理

処理

処理

処理

処理

処理

処理

SoC FPGACPU/DSP

CPU

CPU

Page 12: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

12

RCP・HILSテスト環境 Simulink Real-TimeTM / Speedgoat

▪ 専用ハードウェア Speedgoat を活用したRCP/HILSテスト環境

▪ データモニタ・ログ機能をはじめとしたSimulink®の最新機能を素早く利用可能

▪ 高速化やI/O増設のためのFPGAオプションボード（HDL Coderで実装）

専用HW Speedgoat でモデルをリアルタイム実行

Page 13: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

13

物理モデリングライブラリSimscapeの電気系ライブラリ

パワーエレクトロニクス/電力系統 電子回路（アナログ/デジタル/センサ/アクチュエータ）

Page 14: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

14

物理モデリングライブラリSimscapeの電気系ライブラリ

Simscape

Components

Specialized Technology

• Simscape Languageで構築• 高精度

• Simscape Languageで構築• 精度は簡略化、高速

• Simulinkブロックで構築• 精度簡略化、高速

Page 15: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

15

Simscapeの電気系ライブラリ

Simscape Power SystemsTMとElectronicsTMがElectricalTMに統合

Page 16: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

17

SimscapeモデルをFPGA実装する2つのアプローチ

1. Simscape HDL Workflow Advisor

– Simscape Languageで書かれたブロックを離散状態空間モデルに変換

– 制約

▪ 現在はスイッチドリニアブロックのみ対応（RLC、非線形特性を持たない半導体素子、モータなど）

▪ 旧Power Systems/Specialized Technologyライブラリは非対応

2. Simscapeブロックをマニュアル変換– 作業工数はかかるが、制約なく変換可能

– Specialized TechnologyライブラリのSimulinkで構成されたブロック

Page 17: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

18

1. Simscape HDL Workflow Advisorを使った変換手順

1. 非線形ブロックが使用されていないかチェック>> simscape.findNonlinearBlocks(‘modelName’)

2. Simscape HDL Workflow Advisor起動・実行>> sschdladvisor(‘modelName’)

4. HDLワークフローアドバイザーで実装>> hdladvisor(‘modelName/Subsystem’)

3. HDLコード生成用設定データ型やHDLプロパティ設定

Simscapeモデル

状態空間モデル

FPGA

Page 18: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

19

HDLワークフローアドバイザ（HDL Coder機能）

▪ SpeedgoatのFPGAやFPGA開発ボードに容易に実装

▪ ウィザード形式のFPGA実装ツール

– デバイス、インターフェース設定

– モデルチェック～HDL生成

– コンパイル（FPGAツール連携）

– ダウンロード

▪ 選択可能なワークフロー– Simulink Real-Time FPGA I/O: SpeedgoatのFPGA実装

– IP Core Generation：SoC FPGA実装/AXIバス

– FPGA Turnkey：FPGA実装

– FPGA-in-the-Loop：FPGA実機検証

– など

Page 19: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

20

2. Simscapeブロックのマニュアル変換手順

1. ライブラリリンクを解除

2. ブロックマスク内を編集⇒Inport/Outportの修正

3. コード生成対応ブロックに変更、離散化＆データ型変更

4. HDLワークフローアドバイザで実装

Page 20: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

21

2-1. 対象ブロックのライブラリリンクの解除

▪ 対象ブロックのライブラリリンクを解除– 右クリックメニューから、ライブラリリンク[リンクを無効]し、さらに、[リンクの解除]を行います。

※リンク解除の方法について、詳しくはSimulinkドキュメント参照

Page 21: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

22

2-2. ブロック内部の編集1

▪ [マスク内を表示]（Ctrl+U）でブロック内を編集– ブロック内部のサブシステムもライブラリリンクが設定されているので、リンクを解除する。

ブロックおよびConnection

Portを削除

Shaftポートを削除

Goto/Fromブロックは残して、入出力を終端

Page 22: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

23

2-2. ブロック内部の編集2

▪ 入力ポートをSimulinkポートに変更

Simulinkポート追加Simulinkポート追加

Page 23: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

24

2-3. 離散化、データ型設定、コード生成対応ブロックへの置き換え

▪ HDL Coder対応ブロックへの変更

Page 24: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

25

まとめ

▪ SimscapeモデルをFPGAアクセラレーションする方法を解説

▪ SimscapeモデルをFPGA実装する2つのアプローチ1. Simscape HDL Workflow Advisor

2. Simscapeブロックをマニュアル変換

▪ FPGAを使った高速HILSを構築可能

Page 25: SimscapeTMプラントモデルのFPGAアクセラレー …...4 FPGA（Field Programmable Gate Array）とは？ 書き換え可能なロジックデバイス –ハードウェアで構成するため細粒度の並列演算⇒高速、低レイテンシ

26

© 2018 The MathWorks, Inc. MATLAB and Simulink are registered trademarks of The MathWorks, Inc.

See www.mathworks.com/trademarks for a list of additional trademarks. Other product or brand names

may be trademarks or registered trademarks of their respective holders.

ご清聴ありがとうございました。

http://www.mathworks.com/trademarks

FPGA Prototyping: HDL migration and FPGA Debug · PDF fileFPGA Prototyping: HDL migration and FPGA Debug ... is fast becoming the preferred methodology for ASIC verification. ... FPGA

FPGA Prototyping: HDL migration and FPGA Debug · PDF fileFPGA Prototyping: HDL migration and FPGA Debug ... is fast becoming the preferred methodology for ASIC verification. ... FPGA

Documents
EV・電動化車両の電マネシステムにおける プラントモデルI/Fガ …

EV・電動化車両の電マネシステムにおける プラントモデルI/Fガ …

Documents
Lecture FPGA-01 DE0 FPGA Development Board and Quartus II ...ljkau/Course/101/1012/... · Lecture FPGA-01 DE0 FPGA Development Board and Quartus II 9.1 FPGA Design Software Terasic

Lecture FPGA-01 DE0 FPGA Development Board and Quartus II ...ljkau/Course/101/1012/... · Lecture FPGA-01 DE0 FPGA Development Board and Quartus II 9.1 FPGA Design Software Terasic

Documents
FPGA Prototyping: HDL migration and FPGA Debug · FPGA Prototyping: HDL migration and FPGA Debug The main difficulty in FPGA prototyping is the short development cycle for complete

FPGA Prototyping: HDL migration and FPGA Debug · FPGA Prototyping: HDL migration and FPGA Debug The main difficulty in FPGA prototyping is the short development cycle for complete

Documents
Fpga Knowledge

Fpga Knowledge

Documents
Fpga Arabic

Fpga Arabic

Documents
Fpga Traffic

Fpga Traffic

Documents
プラントモデルの高精度化について1 - IPA61 モデルベースによるシステム開発における プラントモデルの重要度と高精度化について 3 2

プラントモデルの高精度化について1 - IPA61 モデルベースによるシステム開発における プラントモデルの重要度と高精度化について 3 2

Documents
FPGA ハードウェアソーティング アルゴリズムのFPGA実装...ハードウェアソーティング アルゴリズムのFPGA実装 広島大学 松本直之 FPGAとは

FPGA ハードウェアソーティング アルゴリズムのFPGA実装...ハードウェアソーティング アルゴリズムのFPGA実装 広島大学 松本直之 FPGAとは

Documents
FPGA - Spirospiroprojects.com/fpga-project-titles.pdf · 6 itvl46 fpga based automatic lighting system ... 12 itvl52 fpga based automation detection and notification of potholes and

FPGA - Spirospiroprojects.com/fpga-project-titles.pdf · 6 itvl46 fpga based automatic lighting system ... 12 itvl52 fpga based automation detection and notification of potholes and

Documents
FPGA Pinout - how to define pins for FPGA

FPGA Pinout - how to define pins for FPGA

Technology
FPGA Module How-To - documentation.help · LabVIEW FPGA Module installed. Communicating with FPGA VIs (FPGA Interface) This book provides functions and procedures that enable host

FPGA Module How-To - documentation.help · LabVIEW FPGA Module installed. Communicating with FPGA VIs (FPGA Interface) This book provides functions and procedures that enable host

Documents
fpga programming

fpga programming

Engineering
LabVIEWTM FPGA Course Manual Sample · Lesson 4 FPGA I/O LabVIEW FPGA Course Manual 4-2 ni.com A. Introduction Inputs and outputs on FPGA targets allow you to connect the FPGA target

LabVIEWTM FPGA Course Manual Sample · Lesson 4 FPGA I/O LabVIEW FPGA Course Manual 4-2 ni.com A. Introduction Inputs and outputs on FPGA targets allow you to connect the FPGA target

Documents
Altera FPGA FIFO master Programming Guide - FTDI Altera FPGA … · GuideAN_377 Altera FPGA FIFO master Programming ... Document Title: AN_377 Altera FPGA FIFO master Programming

Altera FPGA FIFO master Programming Guide - FTDI Altera FPGA … · GuideAN_377 Altera FPGA FIFO master Programming ... Document Title: AN_377 Altera FPGA FIFO master Programming

Documents
How FPGAs Have Evolved to Address Compute Acceleration and ... · FPGA Evolution: From FPGA to SoC to ACAP >> 5 First FPGA Introduced First Virtex FPGA Virtex-2 Pro First 3D FPGA

How FPGAs Have Evolved to Address Compute Acceleration and ... · FPGA Evolution: From FPGA to SoC to ACAP >> 5 First FPGA Introduced First Virtex FPGA Virtex-2 Pro First 3D FPGA

Documents
FPGA and CPLD Solutions - Subscribe | EE Catalogeproductalert.com/digitaledition/fpga/2010/FPGA and CPLD Solutions... · FPGA and CPLD Solutions ... (FMC VITA57) specification that

FPGA and CPLD Solutions - Subscribe | EE Catalogeproductalert.com/digitaledition/fpga/2010/FPGA and CPLD Solutions... · FPGA and CPLD Solutions ... (FMC VITA57) specification that

Documents
High-Performance Custom Computing System with Stratix10 …icl.utk.edu/jlesc9/files/STA2.2/jlesc9_sano.pdf · 2019-04-18 · FPGA #1 FPGA #2 FPGA‐gateway server #1 FPGA Cluster

High-Performance Custom Computing System with Stratix10 …icl.utk.edu/jlesc9/files/STA2.2/jlesc9_sano.pdf · 2019-04-18 · FPGA #1 FPGA #2 FPGA‐gateway server #1 FPGA Cluster

Documents
ESS | FPGA for Dummies | 2015-12-08 | Maurizio Donna FPGA for Dummies Basic FPGA architecture

ESS | FPGA for Dummies | 2015-12-08 | Maurizio Donna FPGA for Dummies Basic FPGA architecture

Documents
FPGA based system design Programmable logic. FPGA Introduction FPGA Architecture Advantages & History of FPGA FPGA-Based System Design Goals

FPGA based system design Programmable logic. FPGA Introduction FPGA Architecture Advantages & History of FPGA FPGA-Based System Design Goals

Documents
Fpga 03-cpld-and-fpga

Fpga 03-cpld-and-fpga

Devices & Hardware
FPGA Two Day Advanced FPGA Workshop Instructors

FPGA Two Day Advanced FPGA Workshop Instructors

Documents
DS0128 Datasheet IGLOO2 FPGA and SmartFusion2 SoC FPGA

DS0128 Datasheet IGLOO2 FPGA and SmartFusion2 SoC FPGA

Documents
From FPGA design to FPGA programming · 2008-11-07 · • Move from FPGA design to FPGA programming – using FPGAs “the software way” • Exploit inherent concurrency of FPGA

From FPGA design to FPGA programming · 2008-11-07 · • Move from FPGA design to FPGA programming – using FPGAs “the software way” • Exploit inherent concurrency of FPGA

Documents
curso fpga

curso fpga

Documents
Układy FPGA

Układy FPGA

Documents
Cygnus: GPU meets FPGA for HPC - RIKEN R-CCS · 2020. 2. 27. · FPGA-GPU DMA (FPGA ← GPU) FPGA-GPU DMA (FPGA → GPU) direction via CPU FPGA-GPU DMA GPU→FPGA 17 1.44 FPGA→GPU

Cygnus: GPU meets FPGA for HPC - RIKEN R-CCS · 2020. 2. 27. · FPGA-GPU DMA (FPGA ← GPU) FPGA-GPU DMA (FPGA → GPU) direction via CPU FPGA-GPU DMA GPU→FPGA 17 1.44 FPGA→GPU

Documents
自動車開発における プラントモデル I/F ガイドライ …...6 第1章 ガイドライン原則について 1. ガイドラインでの前提 (1) 前提 自動車開発において、サブシステムのプラントモデルの接続では、運動・

自動車開発における プラントモデル I/F ガイドライ …...6 第1章 ガイドライン原則について 1. ガイドラインでの前提 (1) 前提 自動車開発において、サブシステムのプラントモデルの接続では、運動・

Documents
アプリケーション トフォームの資料 アクセラレー …...Vitis 統合ソフトウェア プラッ トフォームの資料 アプリケーション アクセラレーション

アプリケーション トフォームの資料 アクセラレー …...Vitis 統合ソフトウェア プラッ トフォームの資料 アプリケーション アクセラレーション

Documents
Actel fpga

Actel fpga

Engineering