Tai Lieu Thi Nghiem Ky Thuat So

8/20/2019 Tai Lieu Thi Nghiem Ky Thuat So

http://slidepdf.com/reader/full/tai-lieu-thi-nghiem-ky-thuat-so 1/75

TR ƯỜ NG ĐẠI HỌC TÔN ĐỨ C TH ẮNGKHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ - VI ỄN THÔNG

TÀI LI ỆU HƯỚ NG D ẪN THÍ NGHI ỆM

K Ỹ THU ẬT SỐ

Tp.H ồ Chí Minh, tháng 4 - 2010



NỘI QUYPHÒNG THÍ NGHIỆM ĐIỆN-ĐIỆN TỬ

ĐIỀU I. TR ƯỚC KHIĐẾ N PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:1. Nắm vững quyđịnh an toàn của phòng thí nghiệm.2. Nắm vững lý thuyết vàđọc k ỹ tài liệu hướ ng dẫn bài thực nghiệm.3. Làm bài chuẩn bị tr ướ c mỗi buổi thí nghiệm. Sinh viên không làm bài chuẩn bị theo đúng

yêu cầu sẽ khôngđượ c vào làm thí nghiệm và xem như vắng buổi thí nghiệm đó.4. Đến phòng thí nghiệm đúng giờ quyđịnh và giữ tr ật tự chung. Tr ễ 15 phút khôngđượ c vào

thí nghiệm và xem như vắng buổi thí nghiệm đó.5. Mang theo thẻ sinh viên và gắn bảng tên trên áo.6. Tắt điện thoại di dộng tr ướ c khi vào phòng thí nghiệm.

ĐIỀU II. VÀO PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:1. Cất cặ p, túi xách vào nơ i quyđịnh, không mangđồ dùng cá nhân vào phòng thí nghiệm.2. Không mang thức ăn, đồ uống vào phòng thí nghiệm.3. Ngồi đúng chỗ quyđịnh của nhóm mình, khôngđi lại lộn xộn.4. Không hút thuốc lá, không khạc nhổ và vứt rác bừa bãi.5. Không thảo luận lớ n tiếng trong nhóm.6. Không tự ý di chuyển các thiết bị thí nghiệm

ĐIỀU III. KHI TIẾ N HÀNH THÍ NGHIỆM SINH VIÊN PHẢI:1. Nghiêm túc tuân theo sự hướ ng dẫn của cán bộ phụ trách.2. Ký nhận thiết bị, dụng cụ và tài liệu kèm theođể làm bài thí nghiệm.3. Đọc k ỹ nội dung, yêu cầu của thí nghiệm tr ướ c khi thao tác.4. Khi máy có sự cố phải báo ngay cho cán bộ phụ trách, không tự tiện sửa chữa.5. Thận tr ọng, chuđáo trong mọi thao tác, có ý thức trách nhiệm giữ gìn tốt thiết bị.6. Sinh viên làm hư hỏng máy móc, dụng cụ thí nghiệm thì phải bồi thườ ng cho Nhà tr ườ ng và

sẽ bị tr ừ điểm thí nghiệm.7. Sau khi hoàn thành bài thí nghiệm phải tắt máy, cắt điện và lau sạch bàn máy, sắ p xế p thiết

bị tr ở về vị trí banđầu và bàn giao cho cán bộ phụ trách.ĐIỀU IV.

1. Mỗi sinh viên phải làm báo cáo thí nghiệm bằng chính số liệu của mình thu thậ p đượ c vànộ p cho cán bộ hướ ng dẫn đúng hạn định, chưa nộ p báo cáo bài tr ướ c thì khôngđượ c làm bài k ế tiế p.

2. Sinh viên vắng quá 01 buổi thí nghiệm hoặc vắng không xin phép sẽ bị cấm thi.

3.

Sinh viên chưa hoàn thành môn thí nghiệm thì phải học lại theo quyđịnh của phòngđào tạo.4. Sinh viên hoàn thành toàn bộ các bài thí nghiệm theo quyđịnh sẽ đượ c thiđể nhận điểm k ếtthúc môn học.

ĐIỀU V.1. Các sinh viên có trách nhiệm nghiêm chỉnh chấ p hành bản nội quy này.2. Sinh viên nào vi phạm, cán bộ phụ trách thí nghiệm đượ c quyền cảnh báo, tr ừ điểm thi.

Tr ườ ng hợ p vi phạm lặ p lại hoặc phạm lỗi nghiệm tr ọng, sinh viên sẽ bị đình chỉ làm thínghiệm và sẽ bị đưa ra hội đồng k ỷ luật nhà tr ườ ng.

Tp.HCM, Ngày 20 tháng 09 n ă m 2009KHOAĐIỆ N-ĐIỆ N TỬ

( Đ ã ký)

PGS TS PHẠM HỒNG LIÊN

TR ƯỜ NG ĐH TÔNĐỨ C THẮNGKHOAĐIỆN –ĐIỆN TỬ

---------------------

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAMĐộc lập - Tự do - Hạnh phúc

**************



Taøi lieäu höôùng daãn thí nghieäm Kyõ thuaät soá

Bộ môn Điện tử – Viễn thông, Khoa Điện – Điện tử 1

Mục lục

Bài 1: Các c ổng logic c ơ bản ······················································································· 2Bài 2: Flip flop RS ····································································································· 16Bài 3: Flip flop D ······································································································· 23Bài 4: Flip flop JK ····································································································· 28Bài 5: M ạch ghép kênh ······························································································ 35Bài 6: M ạch phân kênh ······························································································ 45Bài 7: B ộ đếm nối tiế p bất đồng bộ ··········································································· 55Bài 8: B ộ so sánh 4 bit ······························································································· 66

Mứ c logic:





Bài 1CÁC CỔNG LOGIC CƠ BẢN

I. MỤC ĐÍCH THÍ NGHIỆM

Khảo sát hoạt động của cổng logic AND/NAND, OR/NOR, XOR/XNOR.

II. TÓM TẮT LÝ THUYẾTA. AND/NAND

Hình 1.1: S ơ đồ nguyên lý c ủa các c ổ ng logic AND/NAND

NANDA B C0 0 10 1 11 0 11 1 0

Bảng 1.1: B ảng tr ạng thái c ủa cổ ng logic AND/NAND

Hình 1.2: S ơ đồ chân c ủa IC 74LS00 (4 c ổ ng NAND)

Cổng NAND có th ể sử dụng như cổng NOT hay c ổng AND nh ư hình 1.3:

ANDA B C0 0 00 1 01 0 01 1 1





Hình 1.3: N ố i cổ ng NAND thành c ổ ng ANDMột mức logic th ấ p tại bất k ỳ ngõ vào đều cấm cổng AND ho ặc NAND. M ột

mức cao tại bất k ỳ ngõ vào s ẽ cho phép c ổng AND ho ặc NAND.

Hình 1.4: T ổ hợ p cho phép và c ấ m cổ ng AND và NAND

B. OR/NOR

Hình 1.5: S ơ đồ nguyên lý c ủa các c ổ ng logic OR/NOR





NOR

A B C0 0 1

0 1 01 0 01 1 0

Bảng 1.6: B ảng tr ạng thái c ủa cổ ng logic OR/NOR

Hình 1.7: S ơ đồ chân c ủa IC 74LS02 (4 c ổ ng NOR)

C. XOR/XNOR

Hình 1.8: S ơ đồ nguyên lý c ủa các c ổ ng logic XOR/XNOR

ORA B C0 0 0

0 1 11 0 11 1 1





XNOR

A B C0 0 1

0 1 01 0 01 1 1

Bảng 1.9: B ảng tr ạng thái c ủa cổ ng logic OR/NOR

Hình 1.10: S ơ đồ chân c ủa IC 74LS136 (4 c ổ ng XOR)

Cổng XOR có th ể sử dụng như cổng XNOR nh ư sau:

Hình 1.11: Ghép c ổ ng XOR thành XNOR

XORA B C0 0 0

0 1 11 0 11 1 0





III. CÂU HỎI CHUẨN BỊ

1. Đầu ra của cổng AND ở mức cao:a, Mọi lúc.

b, Khi b ất k ỳ đầu vào ở mức thấ p.c, Khi b ất k ỳ đầu vào ở tr ạng thái cao.d, Khi t ất cả đầu vào ở tr ạng thái cao.

2. Đầu ra của cổng NAND ở mức thấ p:a, Mọi lúc.

b, Khi b ất k ỳ đầu vào ở mức thấ p.c, Khi b ất k ỳ đầu vào ở mức cao.d, Khi t ất cả đầu vào ở mức cao.

3. Trong m ạch trên hình 1.12, các m ức đầu ra A, B, C, D s ẽ là:a, Thấ p, cao, th ấ p và thấ p.

b, Thấ p, cao, th ấ p và cao.c, Cao, th ấ p, thấ p và thấ p.d, Không cho phép do m ạch pull - up và các k ết nối chung trên c ổng sau

cùng.

Hình 1.124. Cổng NAND có 2 ngõ vào n ối chung v ớ i nhau sẽ tươ ng đươ ng cổng:

a, AND b, ORc, NOTd, NOR

5. Đầu ra của cổng OR ở mức cao:a, Mọi lúc.

b, Khi đầu vào bất k ỳ ở mức thấ p.c, Khi đầu vào bất k ỳ ở mức cao.d, Khi tất cả đầu vào ở mức thấ p.





6. Đầu ra của cổng NOR ở mức thấ p:a, Mọi lúc.

b, Khi đầu vào bất k ỳ ở mức thấ p.c, Khi đầu vào bất k ỳ ở mức cao.d, Khi t ất cả đầu vào ở mức thấ p.

7. Trong m ạch trên hình 1.13, các m ức đầu ra A đến D liên quan đến:a, Thấ p, cao, th ấ p và thấ p.

b, Thấ p, cao, th ấ p và cao.c, Cao, th ấ p, thấ p và thấ p.d, B ị cấm do các k ết nối chung và kéo lên c ủa mạch.

Hình 1.13

8. Ký hiệu biểu hiện cổng XOR là cái nào ?a, •

b, ⊕ c, +d, AB AB+

9. Ký hiệu trên sơ đồ biểu hiện cổng XOR là cái nào?

Hình 1.14





10. Sử dụng cổng XOR 2 đầu vào để tạo ra phép đảo:a, Cần có một đầu vào đượ c kéo lên.

b, Sẽ không cho k ết quả tin cậy.c, Cần có một đầu vào đượ c kéo xu ống.d, Cần có một đầu vào đượ c khoá b ằng một đầu khác.

Hình 1.1511. Trong m ạch hình 1.15:

a, Đầu ra D đượ c khoá bằng hoạt động của điện tr ở pull-up. b, Đầu ra C và D là phép đảo của mỗi cái khác.c, Đầu ra C và D là m ột pha.d, Cả 2 đầu ra tạo ra một chức năng XOR.

IV. TRÌNH TỰ THÍ NGHIỆM

A. AND/NAND

1. Chọn khối mạch AND/NAND và n ối mạch như hình 1.16. Đặt 2 công t ắc A, Btrên khối INPUT SIGNAL ở vị tri LOW.

Hình 1.16





2. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra c ủa cổng AND và NAND

AND NAND

A B A.B A B. A B

3. Dựa vào các LED t ại các ngõ vào, ngõ ra có th ể xác định đượ c mức logic ở câu2 không?

····································································································································································································································································4. Sử dụng công t ắc A, B và LED trên board m ạch, hoàn thành b ảng sau:

INPUTS OUTPUTS A LED B LED A.B LED . A B LED

5. Ngõ ra c ủa các cổng AND và c ổng NAND có đảo tr ạng thái nhau không?··································································································································

··································································································································6. Từ các số liệu trên, bi ết cổng AND, NAND dùng để tách mức logic cao hay

thấ p?····································································································································································································································································7. Đặt công tắc A ở vị trí LOW, thay đổi công tắc B và quan sát ngõ ra. C ả 2 cổng

bị cấm hay cho phép?····································································································································································································································································

8. Đặt công tắc A ở vị trí HIGH, thay đổi công tắc B và quan sát ngõ ra. C ả 2cổng bị cấm hay cho phép?····································································································································································································································································





Hình 1.17

9. Thay đổi mạch như hình 1.17. Tín hi ệu vào điểm B là m ột xung vuông. N ốikênh 1 c ủa dao động ký vớ i điểm B trên m ạch. Sử dụng kênh 2 để quan sát 2ngõ ra AND, NAND. Đặt công tắc A ở vị trí LOW, quan sát ngõ vào B và ngõra AND/NAND trên dao động ký. Các ngõ ra ở mức cao hay th ấ p? Các c ổng b ị cấm hay cho phép?

····································································································································································································································································10. Đặt công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên

dao động ký. Các c ổng AND/NAND b ị cấm hay cho phép?····································································································································································································································································11. Khi công t ắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên

dao động ký. Hãy cho bi ết mối quan hệ pha giữa ngõ vào và ngõ ra c ủa cổngAND/NAND?

····································································································································································································································································

B. OR/NOR

1. Chọn khối mạch OR/NOR và n ối mạch như hình 1.18 . Đặt 2 công t ắc A, Btrên khối INPUT SIGNAL ở vị tri LOW.





Hình 1.182. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra c ủa cổng OR và NOR

OR NOR A B A+B A B B+


····································································································································································································································································

4.

Sử dụng công t ắc A, B và LED trên board m ạch, hoàn thành b ảng sau:INPUTS OUTPUTS A LED B LED A+B LED B+ LED

5. Ngõ ra c ủa cổng OR và c ổng NOR có đảo tr ạng thái nhau không?··································································································································

··································································································································6. Từ các số liệu trên, bi ết cổng OR, NOR dùng để tách mức logic cao hay th ấ p?····································································································································································································································································7. Đặt công tắc A ở vị trí LOW, thay đổi công tắc B và quan sát ngõ ra. C ả 2 cổng

bị cấm hay cho phép?··································································································································





··································································································································8. Đặt công tắc A ở vị trí HIGH, thay đổi công tắc B và quan sát ngõ ra. C ả 2

cổng bị cấm hay cho phép?····································································································································································································································································

Hình 1.199. Thay đổi mạch như hình 1.19. Tín hi ệu vào điểm B là m ột xung vuông. N ối

kênh 1 c ủa dao động ký vớ i điểm B trên m ạch. Sử dụng kênh 2 để quan sát 2ngõ ra OR, NOR. Đặt công tắc A ở vị trí LOW, quan sát ngõ vào B và ngõ raOR/NOR trên dao động ký. Các ngõ ra ở mức cao hay th ấ p? Các c ổng b ị cấmhay cho phép?

····································································································································································································································································10. Đặt công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra OR/NOR trên dao

động ký. Các c ổng OR/NOR b ị cấm hay cho phép?····································································································································································································································································11. Khi công t ắc A ở vị trí LOW, quan sát ngõ vào B và ngõ ra OR/NOR trên dao

động ký. Hãy cho bi ết mối quan hệ pha giữa ngõ vào và ngõ ra c ổng OR/NOR?····································································································································································································································································

C. XOR/XNOR

1. Chọn khối mạch XOR/XNOR và n ối mạch như hình 1.20. Đặt 2 công t ắc A, Btrên khối INPUT SIGNAL ở vị tri LOW.





Hình 1.202. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra c ủa cổng XOR và

XNORXOR XNOR

A B A B⊕ A B A B⊕


····································································································································································································································································

4.

Sử dụng công t ắc A, B và LED trên board m ạch, hoàn thành b ảng sau:INPUTS OUTPUTS A LED B LED A B⊕ LED A B⊕ LED

5. Ngõ ra c ủa cổng XOR và c ổng XNOR có đảo tr ạng thái nhau không?

····································································································································································································································································6. Từ các số liệu trên, c ổng nào dùng để phát hiện điều kiện không t ươ ng đươ ng

khi yêu c ầu ngõ ra báo hi ệu ở mức thấ p?····································································································································································································································································7. Cổng nào dùng để phát hiện điều kiện không t ươ ng đươ ng khi yêu c ầu ngõ ra





báo hiệu ở mức cao?····································································································································································································································································8. Cổng nào dùng để phát hiện điều kiện không t ươ ng đươ ng khi yêu c ầu ngõ ra

báo hiệu ở mức cao?····································································································································································································································································9. Cổng nào dùng để phát hiện điều kiện tươ ng đươ ng khi yêu c ầu ngõ ra báo

hiệu ở mức thấ p?····································································································································································································································································10. Cổng nào dùng để phát hiện điều kiện tươ ng đươ ng khi yêu c ầu ngõ ra báo

hiệu ở mức cao?····································································································································································································································································11. Có thể dùng m ột ngõ vào c ủa cổng XOR/XNOR để khóa ngõ vào còn l ại

không?····································································································································································································································································

V. K ẾT LUẬN1. IC đóng vỏ có chứa nhiều hơ n 1 cổng.2. Một 74LS00 có th ể đượ c cấu tạo để cung cấ p hàm AND.3. Ngõ ra c ủa cổng AND là m ức cao khi và ch ỉ khi tất cả ngõ vào ở mức cao.4. Ngõ ra c ủa cổng NAND là m ức thấ p khi và ch ỉ khi tất cả ngõ vào ở mức cao.5. Một mức thấ p ở ngõ vào s ẽ cấm cổng AND ho ặc NAND.6. Một mức cao ở ngõ vào (c ổng 2 ngõ vào) s ẽ cho phép c ổng AND ho ặc NAND.7. Các ngõ ra c ủa cổng AND/NAND đảo tr ạng thái nhau.8. Ngõ ra c ủa cổng AND cho phép trùng pha v ớ i ngõ vào c ủa nó.9. Ngõ ra c ủa cổng NAND cho phép là đảo của ngõ vào c ủa nó.10. Một 74LS02 có th ể đượ c cấu hình để cung cấ p hàm OR.11. Ngõ ra c ủa OR là m ức cao khi b ất k ỳ ngõ vào nào ở mức cao. Ngõ ra c ủa NOR

là mức thấ p khi bất k ỳ ngõ vào nào ở mức cao.12. Một mức ngõ vào cao s ẽ cấm cổng OR ho ặc NOR.13. Một mức ngõ vào th ấ p (cổng 2 ngõ vào) s ẽ cho phép c ổng OR ho ặc NOR.14. Các ngõ ra c ủa cổng OR/NOR đảo tr ạng thái đảo nhau.15. Ngõ ra c ủa cổng OR cho phép s ẽ trùng pha v ớ i ngõ vào. Ngõ ra c ủa cổng NOR

cho phép đảo pha vớ i ngõ vào.16. IC 74LS136 có th ể đượ c cấu hình để cung cấ p cho cả 2 hàm XOR và XNOR.





17. Đầu ra của mạch XOR là điều kiện không t ươ ng đươ ng cao.18. Đầu vào của IC loại tr ừ không th ể khoá đượ c bở i vì tất cả đầu vào đều tạo ra

đầu ra.19. Đầu ra của mạch XNOR là điều kiện tươ ng đươ ng cao.





Bài 2

FLIP FLOP R-S

I. GIỚ i THIỆU FLIP FLOP

Các mạch Flip-flop có tên b ắt nguồn từ khả năng giữ tr ạng thái cao ho ặc thấ p.Các flip-flop là bi-stable (hai tr ạng thái ổn định), có ngh ĩ a là chúng gi ữ một

tr ạng thái ổn định cho đến khi đượ c chuyển sang tr ạng thái ổn định khác.Các flip-flop có th ể đượ c sử dụng như một phần tử lưu tr ữ, các mạch đồng bộ,

bộ chia, và ph ần tử reset hệ thống.Mạch flip-flop có th ể đượ c cấu hình vớ i các cổng logic c ơ bản hoặc vớ i IC có

nhiều cổng.Có nhiều loại hoạt động flip-flop có s ẵn, chẳng hạn như: flip-flop set/reset ho ặc

flip-flop RS , flip-flop lo ại T, và flip-flop lo ại D.Flip-flop có th ể đượ c dùng để chống rung cho công t ắc lật hay một loại công tắc

khác. Vi ệc “nảy” của một công tắc xem nh ư hoạt động nhấn – thả cơ khí, xảy ra chođến khi công t ắc ổn định ở một vị trí mớ i.

Mạch flip-flop cung c ấ p 2 ngõ ra: thu ận Q và đảo Q . Hai ngõ ra đảo tr ạng thái

nhau và chúng thay đổi tr ạng thái tại cùng th ờ i điểm. Tác động ngõ ra c ủa mạchflip-flop đượ c minh ho ạ trong Hình 2.1.

Hình 2.1: Tác động ngõ ra c ủa flip-flop Ngoài ra, flip flop còn có các ngõ vào điều khiển: ngõ lậ p (preset), ngõ xóa

(clear), xung động bộ (clock). Khi ngõ l ậ p tích cực thì flip flop đượ c thiết lậ p ở tr ạngthái Q = 1 mà không ph ụ thuộc vào các tín hi ệu ngõ vào thông tin. Ng ượ c lại, khi ngõxóa tích c ực thì vớ i bất k ỳ giá tr ị nào của các tín hi ệu vào, flip flop v ẫn đượ c thiết lậ pở tr ạng thái Q = 0.

Ngõ vào xung nh ị p clk có ch ức năng đồng bộ hoạt động của flip flop, ngh ĩ a làflip flop (lo ại có xung clk) ch ỉ chuyển đổi tr ạng thái tại thờ i điểm tác động của xungclk. Một chu k ỳ xung clock bao g ồm khoảng thờ i gian ở mức 0, một cạnh lên, kho ảng





thờ i gian ở mức 1, cạnh xuống như Hình 2.2.

Hình 2.2

Hình 2.3a là ký hi ệu cho flip flop tác động bằng mức 1, Hình 2.3b là ký hi ệucho flip flop tác động bằng mức 0, còn Hình 2.3c là ký hi ệu cho flip flop tác động

bằng cạnh lên, Hình 2.3d là ký hi ệu cho flip flop tác động bằng cạnh xuống.

Hình 2.3

II. MỤC ĐÍCH THÍ NGHIỆM

Khảo sát hoạt động của flip flop RS.

III. TÓM TẮT LÝ THUYẾT

Hình 2.4 là c ổng OR ngõ vào đảo. Bảng sự thật xác định hoạt động của cổng vàkí hiệu trên Hình 2.4 chính là c ổng NAND th ực tế.

Hình 2.4

Hình 2.5 C ổ ng cấ u hình flip-flop





Hình 2.5 trình bày c ấu hình m ột flip-flop v ớ i cổng OR ngõ vào đảo(NAND)đượ c nối vào phần hồi tiế p k ết nối chéo.

Ngõ ra C s ẽ cao nếu có một ngõ vào c ủa cổng C thấ p. Ngõ ra D s ẽ cao nếu cómột ngõ vào c ổng D thấ p. Hoạt động mạch này đảm bảo r ằng ch ỉ một ngõ ra t ại cùngthờ i điểm ở tr ạng thái cao. Các ngõ ra C và D là bù c ủa nhau.

Hình 2.6 ch ỉ một flip-flop cung c ấ p chức năng set/reset và n ảy công tắc.

Hình 2.6 Flip-flop set/resetKhi công t ắc đượ c đặt ở vị trí SET, Q cao. C ả hai ngõ vào c ủa cổng B cao (Q

hồi tiế p và điện tr ở kéo lên R B) , ngõ ra c ổng B - Q thấ p.

Q hồi tiế p về cổng A, khoá ngõ ra c ổng A (Q) ở mức cao. Đườ ng hồi tiế p này

giữ cho tr ạng thái ngõ ra không thay đổi khi công t ắc di chuy ển từ v ị trí SET sang v ị trí RESET. Trong kho ảng thờ i gian di chuy ển OPEN/OPEN c ủa công tắc, mạch đượ c

khoá bở i đườ ng hồi tiế p ( Q - ngõ vào th ấ p) về cổng A.

Khi công t ắc bắt đầu tiế p xúc vớ i cực RESET, ngõ vào c ổng B về thấ p. Ngõ

vào thấ p làm cho ngõ ra c ổng B ( Q ) cao. Các hai ngõ vào c ổng A cao (h ồi tiế p Q và

R A kéo lên), và ngõ ra c ổng A (Q) th ấ p.Vớ i ngõ ra c ổng A (Q) th ấ p, hồi tiế p về cổng B khoá ngõ ra c ổng B ở mức cao.

Mạch này không làm thay đổi tr ạng thái ngõ ra cho t ớ i khi công t ắc chuyển về vị tríSET.

Do tác động cơ của công tắc, nó nảy (tiế p xúc và nh ả) khi cần gạt tiế p xúc v ớ icực RESET. M ạch thay đổi tr ạng thái và khoá v ị trí ban đầu công t ắc, vì vậy, sự tiế pxúc và nh ả tiế p theo ở cực RESET không làm cho ngõ ra m ạch thay đổi.





IV. CÂU HỎI CHUẨN BỊ 1. Trong tr ạng thái SET, ngõ ra Q là:

a, Thấ p b, Không bi ếtc, Caod, Trung bình gi ữa cao và th ấ p

2. Trong tr ạng thái RESET, ngõ ra Q là:a, Thấ p

b, Không bi ếtc, Caod, Trung bình gi ữa cao và th ấ p

3. Mạch SET/RESET FLIP- FLOP có th ể chống lại sự nảy của công tắc máy bở ivì:a, Các điện tr ở kéo lên c ủa mạch

b, Các ngõ ra c ủa nó cùng phac, Bộ nối hai đầu thay th ế công tắcd, Hồi tiế p tín hiệu tr ạng thái th ấ p

4. Khi ngõ vào A và B trong Hình 2.5 ở mức thấ p (0), thì ngõ ra C và D s ẽ là:a, C = 1, D = 1

b, C = 1, D = 0c, C = 0, D = 1d, C = 0, D = 0

V. TRÌNH TỰ THÍ NGHIỆM

Hình 2.7

1. Xác định vị trí khối mạch SET/RESET FLIP-FLOP , và n ối mạch như Hình 2.7.Đặt bộ nối 2 đầu (jumper) vào v ị trí mạch S (SET).





2. Vớ i đồng hồ đo vạn n ăng (VOM), xác định mức logic tại các ngõ vào, ngõ racủa mạch:························································································································································································································································

3. Nếu tháo jumper ra kh ỏi mạch, điều gì xảy ra trên tr ạng thái ngõ ra m ạch? K ếtquả có phù h ợ p vớ i lý thuyết không? T ại sao?························································································································································································································································

4. Đặt bộ nối hai đầu vào và ra kh ỏi vị trí SET nhi ều lần. Tại sao ngõ ra m ạch ổnđịnh?························································································································································································································································

5. Thao tác ở câu trên có mô ph ỏng đượ c tính dội (nảy) công t ắc không? Có th ể dùng mạch flip flop này để chống dội cho công t ắc đượ c không?························································································································································································································································

6. Mạch có ch ỉ báo khả năng lưu tr ữ điều kiện SET c ủa nó sau khi l ệnh SET đượ cloại khỏi (tháo jumper ra)?························································································································································································································································

7. Đặt bộ nối hai đầu (jumper) ở vị trí R (RESET), và quan sát ngõ ra m ạch. Ghilại các mức tr ạng thái m ạch trong Hình 2.8.

Hình 2.8 Tr ạng thái m ạch reset8. Tác động nào x ảy ra làm cho c ổng B đổi tr ạng thái m ạch?

························································································································································································································································

9. Tháo bộ nối hai đầu khỏi mạch. Tr ạng thái m ạch có thay đổi không? T ại sao?························································································································································································································································





10. Quan sát ngõ ra m ạch khi tháo/l ắ p jumper vào v ị trí RESET nhi ều lần. Mạch cóđáp ứng vớ i lệnh RESET không?························································································································································································································································

11. Mạch có thể dùng để chống dội (nảy) công t ắc trên cả hai chức năng Set vàReset không?························································································································································································································································

12. Dựa vào số liệu của bạn, mối quan hệ giữa các ngõ ra m ạch là gì?························································································································································································································································

13. Nối mạch như hình 2.9. Đặt cả hai công t ắc lật về vị trí DOWN. Xác định mứclogic tại các ngõ ra c ủa mạch

Hình 2.914. Tươ ng tự, đặt cả hai công t ắc lật về vị trí UP. M ạch có đảo về tr ạng thái Set hay

Reset không?························································································································································································································································

15. Chuyển công tắc B xuống r ồi lại lên trong khi quan sát ngõ ra Q. Sau đóchuyển công tắc A xuống lên. Công t ắc A có set flip-flop và công t ắc B có resetnó không?························································································································································································································································

VI. K ẾT LUẬN1. Ngõ vào th ấ p đượ c yêu cầu để set hoặc reset m ạch2. Khi tr ạng thái flip-flop đượ c xác định, các ngõ vào ph ụ của cùng tr ạng thái

không ảnh hưở ng đến ngõ ra m ạch.3. Flip-flop không n ảy tác động của công t ắc.4. Các ngõ ra m ạch bù lẫn nhau.





5. Flip-flop c ố gắng để ổn định tr ạng thái set ho ặc reset.6. Các flip-flop có th ể dùng như phần tử lưu tr ữ.7. Ngõ ra Q cao đối vớ i tr ạng thái set8. Ngõ ra Q th ấ p đối vớ i tr ạng thái reset





Bài 3FLIP FLOP LOẠI D


Xác định đượ c đặc tính ho ạt động của flip-flop D.

II. TÓM TẮT LÝ THUYẾT

D flip-flop yêu c ầu ít nhất hai ngõ vào: m ột ngõ vào d ữ liệu (cao hay th ấ p) vàmột ngõ vào xung clock. Ngõ vào d ữ liệu phải ổn định tr ướ c khi flip-flop b ị khoá.Việc khoá flip-flop d ẫn đến việc cậ p nhật tr ạng thái ngõ ra m ạch.

Khi D flip-flop b ị khoá, thay đổi dữ liệu vào không ảnh hưở ng đến ngõ ra c ủamạch cho tớ i khi flip-flop b ị khoá tr ở lại.

D flip-flop có th ể đượ c dùng nh ư các thanh ghi l ưu tr ữ các bit d ữ liệu.Hình 3.1 trình bày flip-flop trigger c ạnh âm (xung clock c ạnh xuống) loại D tiêu

biểu vớ i các ngõ vào PR và CLR.

Hình 3.1 Flip-flop lo ại DTrong các m ạch thực tế, ngõ vào PR và CLR đượ c gắn vào V cc thông qua điện

tr ở kéo lên.Khi ngõ vào PR tích c ực (mức thấ p) đặt flip-flop ở tr ạng thái SET (Q=cao)Khi ngõ vào CLR tích c ực (mức thấ p) đặt flip-flop ở tr ạng thái RESET

(Q=thấ p) Ngõ vào PR và CLR tác động mạnh hơ n tác động khoá thông th ườ ng (theo

xung clock) c ủa flip-flop. N ếu một ngõ vào v ẫn giữ ở tr ạng thái th ấ p, flip-flop s ẽ bị khoá ở tr ạng thái SET ho ặcRESET.

Các ngõ ra flip-flop thay đổi trên mức chuyển đổi dươ ng của xung clock. Q





thay đổi theo ngõ vào d ữ liệu D. Q và Q bù nhau.

Bảng 3.1 B ảng sự thật cho flip-flop đượ c ch ỉ trong Hình 3.1


1. Ngõ ra Q c ủa D Flip – flop (Hình 3.1) thay đổia, Theo tr ạng thái c ủa ngõ vào PR

b, Theo tr ạng thái c ủa ngõ vào CLRc, Theo tr ạng thái c ủa ngõ vào Dd, Theo c ạnh xuống xung clock

2. Nếu ngõ vào CLK c ủa D Flip- Flop (Hình 3.1) là tr ạng thái th ấ pa, Ngõ ra theo t ất cả thay đổi dữ liệu ngõ vào

b, Ngõ vào PR và CLR b ị khoá

c, Ngõ ra Q và Q không không còn bù nhau n ữa

d, Ngõ ra D-flop ph ản ánh ngõ vào d ữ liệu từ sự chuyển đổi cạnh clock saucùng.






1. Xác định v ị trí và nối các khối mạch như Hình 3.2. Đặt công tắc lật A ở vị tríDOWN. Kích ho ạt chức năng SET c ủa SET/RESET FLIP-FLOP

Hình 3.22. Tác động ngõ vào PR b ằng cách n ối jumper vào v ị trí PRESET. Xác định mức

logic ngõ ra. K ết quả có phù h ợ p vớ i lý thuyết không?························································································································································································································································

3. Chuyển công tắc A lên và xu ống. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra cóthay đổi không?

························································································································································································································································

4. Đặt công tắc A ở vị trí LOW. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP để tạo 1 xung clock. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra cóthay đổi không?





························································································································································································································································

5. Tháo jumper ra kh ỏi vị trí PRESET, tác động ngõ vào CLR cách n ối jumpervào v ị trí CLEAR. Xác định mức logic ngõ ra. K ết quả có phù h ợ p vớ i lýthuyết không?

························································································································································································································································

6. Chuyển công tắc A lên và xu ống. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra cóthay đổi không?

························································································································································································································································

7. Đặt công tắc A ở vị trí LOW. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP S R S để tạo 1 xung clock. Quan sát ngõ ra Q c ủa Flip flop.

Ngõ ra có thay đổi không?························································································································································································································································

8. Các tr ạng thái ngõ ra c ủa D flip-flop bù nhau không?························································································································································································································································

9. Đặt công tắc lật A ở vị trí LOW. Tác động nhẹ vào PR c ủa D flip-flop để ngõra Q ở mức HIGH. Chuy ển jumper trên kh ối mạch SET/RESET FLIP-FLOP S

R để tạo cạnh lên xung clock. Ngõ ra c ủa flip flop có thay đổi không? T ạisao?

························································································································································································································································

10. Chuyển jumper trên kh ối SET/RESET FLIP-FLOP sang v ị trí S để tạo cạnhxuống. Tr ạng thái ngõ ra c ủa D flip-flop có thay đổi không? T ại sao?

························································································································································································································································

11. Đặt công tắc A ở vị trí HIGH. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP S R S để tạo 1 xung clock. Quan sát ngõ ra Q c ủa Flip flop.


12. Thay đổi mạch bằng cách n ối ngõ vào CLK (clock) t ớ i khối mạch CLOCK.Dùng dao động ký để quan sát ngõ ra D flip-flop.

························································································································································································································································

13. Ngõ ra m ạch có thay đổi không n ếu ngõ vào D v ẫn giữ tr ạng thái c ũ?





························································································································································································································································

14. Ngõ ra m ạch có thay đổi không sau khi tr ạng thái ngõ vào D thay đổi?························································································································································································································································

15. Ngõ ra m ạch có ph ản ánh dạng sóng xung c ủa mạch CLOCK không, haychúng tươ ng đươ ng vớ i mức tr ạng thái ở ngõ vào D?

························································································································································································································································

16. Dựa vào quan sát c ủa bạn, ngõ ra nào c ủa D flip-flop ph ụ thuộc tr ạng thái ngõvào D?

························································································································································································································································

17. Tác động lần lượ t ngõ vào PR và CLR, chuy ển công tắc A lên xu ống nhiều lần.Dựa vào dao động ký, tác động của ngõ vào PR và CLR có b ị ảnh hưở ng ngõvào D của D flip-flop không?

························································································································································································································································

18. Dựa vào quan sát, các ngõ vào PR và CLR c ủa D flip-flop có th ể dùng để khở i phát thiết bị tr ướ c khi các ngõ vào d ữ liệu và clock đượ c dùng không?························································································································································································································································

V. K ẾT LUẬN1. Các flip-flop lo ại D có m ột ngõ vào d ữ liệu và một ngõ vào CLK2. Ngõ vào PR đượ c dùng để SET Q lên tr ạng thái cao3. Ngõ vào CLR đượ c dùng để RESET Q v ề tr ạng thái th ấ p4. Tr ạng thái ngõ vào t ại D không chuy ển qua tớ i ngõ ra Q cho t ớ i khi flip-flop b ị

khoá.5. Các flip-flop có th ể là thiết bị trigger c ạnh.6. Khi SET hay RESET, tr ạng thái ngõ ra flip-flop không thay đổi tr ừ khi tr ạng

thái ngõ vào d ữ liệu PR ho ặc CLR thay đổi .7. Thiết bị trigger c ạnh âm thay đổi tr ạng thái ngõ ra c ủa nó trên c ạnh chuyển

mức từ cao xuống thấ p của tín hiệu ngõ vào clock.8. Flip-flop lo ại D có th ể đượ c cầu tạo để hoạt động như flip-flop RS c ổng k ết

nối chéo.





Bài 4FLIP FLOP LOẠI JK


Xác định đượ c đặc tính ho ạt động của flip-flop D.

II. TÓM TẮT LÝ THUYẾTJK - FLIP - FLOP có th ể có cấu hình nh ư RS kiểu D hay Flip - Flop đảo (toggle).

Flip – Flop đảo thay đổi tr ạng thái vào c ủa nó trong đồ thị cao - thấ p - cao - th ấ p. Mộttr ạng thái thay đổi xuất hiện vớ i một chu trình chu ẩn. K ết quả thay đổi một tr ạng tháicủa một chu trình chu ẩn ở tần số ra bằng một nửa tần số chuẩn.

Flip - Flop JK có th ể sử dụng trong c ấu hình chính - ph ụ. Một Flip - Flop chính - phụ đòi hỏi sóng vuông chu ẩn. Flip - Flop JK tiêu chu ẩn có thể sử dụng vớ i mạchchuyển đổi âm hoặc dươ ng.

Hình 4.1 là s ơ đồ của Flip - Flop JK v ớ i đầu vào thi ết lậ p (PR) và đầu vào xoá(CLR).

Hình 4.1: M ạch Flip - Flop JK v ớ i đầu vào preset và clearĐiện áp ngu ồn cung c ấ p IC (VCC và VSS) đượ c thừa nhận nhưng không

thườ ng xuyên. Trong th ực tế, nguồn IC đượ c nối song song và đầu và PR và CLRđượ c nối vớ i VCC qua điện tr ở pull - up (kéo lên). Đầu vào PR và CLR th ườ ng sử dụng để đặt và đặt lại mạch Flip - Flop. Ngõ vào d ữ liệu J và K.Tr ạng thái vào thay đổi sau theo s ườ n âm xung clock.

Hình 4.2 ch ỉ ra các ki ểu nối mạch Flip - Flop JK.





Hình 4.2

Trong hình 4.2 (a) ho ạt động của Flip - Flop JK t ươ ng đươ ng vớ i Flip - Flopkiểu D. Cổng NOT đảm bảo đầu vào J và K luôn là đảo của nhau.

Trong hình 4.2 (b), ngõ ra Q s ẽ lật tr ạng thái sau m ỗi xung clock..K ết cấu trong hình 4.2 (c) minh ho ạ mục đích chung các đầu nối có thể sử

dụng.Hình 4.3 trình bày s ơ đồ chân ra cu ả Flip - Flop 74LS76 JK.

Hình 4.3: Các chân ra c ủa flip-flop 74LS76IC bao g ồm 2 Flip - Flop riêng bi ệt trong 1 v ỏ 16 chân.





Input Outputs

Preset Clear Clock J K 1+nQ 1+nQ

0 0 x x x 1 1

0 1 x x x 1 01 0 x x x 0 1

1 1 ↓ 0 0 nQ nQ

1 1 ↓ 0 1 0 11 1 ↓ 1 0 1 0

1 1 ↓ 1 1 nQ nQ

Bảng 4.1: B ảng chứ c năng của Flip flip JK

III. CÂU HỎI CHUẨN BỊ 1. Đầu vào PR và CLR c ủa Flip - Flop JK là:

a, Đầu vào là VCC và VSS. b, Đầu vào dữ liệu.c, Ngõ vào điều khiển.d, Ngõ vào chuy ển đổi clock c ạnh âm và d ươ ng.

2. Flip - Flop JK trong mode ho ạt động lật:a, Là bù c ủa tr ạng thái ngõ ra trong chuy ển đổi clock phù h ợ p.

b, Thiết lậ p Q và Q cao.

c, Thiết lậ p lại Q và Q thấ p.

d, Khoá tác động của ngõ vào m ạnh hơ n.3. Đầu ra Q c ủa Flip - Flop đượ c xác định tươ ng ứng vớ i:

a, Đầu vào PR. b, Đầu vào CLR.c, Đầu vào J.

d, Đầu vào K.

Hình 4.4





4. Trong Hình 4.4, DATA th ấ p. Sau khi chuy ển đổi âm của CLOCK:a, Các đầu vào mạnh hơ n đượ c đẩy xuống thấ p.

b, Q thấ p và Q cao.

c, Q và Q cao.

d, Q cao và Q thấ p.

IV. TRÌNH TỰ THÍ NGHIỆM1. Xác định v ị trí và n ối các khối mạch như hình 4.5. Đặt công tắc lật A, B ở vị

trí HIGH.

Hình 4.52. Tác động ngõ vào PR b ằng cách n ối jumper vào v ị trí PRESET. Xác định mức

logic ngõ ra. K ết quả có phù h ợ p vớ i lý thuyết không?························································································································································································································································

3. Chuyển công tắc A, B lên và xu ống. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra





có thay đổi không?························································································································································································································································

4. Đặt công tắc A,B ở vị trí HIGH. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP để tạo 1 xung clock. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra cóthay đổi không?

························································································································································································································································

5. Từ câu 2, 3, 4; nêu cách s ử dụng chân PRESET d ể khóa các ngõ vào J, K,CLK?

························································································································································································································································

6. Tác động ngõ vào CLR cách n ối jumper vào v ị trí CLEAR. Xác định mứclogic ngõ ra. K ết quả có phù h ợ p vớ i lý thuyết không?

························································································································································································································································

7. Chuyển công tắc A,B lên và xu ống. Quan sát ngõ ra Q c ủa Flip flop. Ngõ ra cóthay đổi không?

························································································································································································································································

8. Đặt công tắc A,B ở vị trí HIGH. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP S R S để tạo 1 xung clock. Quan sát ngõ ra Q c ủa Flip flop.


9. Từ câu 6, 7, 8; nêu cách s ử dụng chân CLEAR d ể khóa các ngõ vào J, K, CLK?························································································································································································································································

10. Các tr ạng thái ngõ ra c ủa flip-flop JK bù nhau không?························································································································································································································································

11. Tích cực cả 2 chân PRESET và CLEAR b ằng cách s ử dụng jumper. Xác địnhtr ạng thái c ủa ngõ ra:

························································································································································································································································

12. Tháo 1 trong 2 jumper trên ra, tr ạng thái ngõ ra có gi ống như bướ c 11 không?························································································································································································································································

13. Làm lại bướ c 11, 12 v ớ i jumper còn l ại. Ngõ ra có thay đổi không khi tháo





jumper?························································································································································································································································

14. Đặt công tắc lật A, B ở vị trí HIGH. Tác động nhẹ vào PR c ủa JK flip-flop để ngõ ra Q ở mức HIGH. Chuy ển jumper trên kh ối mạch SET/RESETFLIP-FLOP S R để tạo cạnh lên xung clock. Ngõ ra c ủa flip flop có thayđổi không? T ại sao?

························································································································································································································································

15. CLEAR flip flop JK, s ử dụng công t ắc A, B và kh ối mạch SET/RESET, LED,Flip flop JK. Hãy hoàn thành b ảng sau:

Ngõ vào Ngõ ra Thay đổi hay

không thay đổiJ K CLK Q Q

CLEAR X X X 0 1

(1) 1 0 ↓

(2) 1 0 ↓

(3) 0 1 ↓

(4) 0 1 ↓

(5) 1 1 ↓

(6) 1 1 ↓

(7) 0 0 ↓

(8) 0 0 ↓

16. Trong b ảng trên, t ại sao bướ c 2 không làm thay đổi ngõ ra?························································································································································································································································

17. Tại sao bướ c 4 không làm thay đổi ngõ ra?





························································································································································································································································

18. Tại sao bướ c 6 làm cho ngõ ra thay đổi mặc dù J, K không thay đổi khi chuy ểntừ bướ c 5 sang b ướ c 6?

························································································································································································································································

19. Dựa vào quan sát, cho bi ết ngõ vào là ngõ vào điều khiển?························································································································································································································································

20. Dựa vào quan sát, cho bi ết ngõ vào là ngõ vào d ữ liệu?························································································································································································································································

V. K ẾT LUẬN1. PR là đầu vào điều khiển đượ c sử dụng để điều ch ỉnh Q cao.2. CLR là đầu vào điều khiển đượ c sử dụng để điều chỉnh lại Q thấ p.3. Cạnh âm thi ết lậ p tr ạng thái ra c ủa Flip - Flop.4. Đầu ra Q theo tr ạng thái vào J.

5. Q và Q là đảo của nhau.

6. Ở dạng đảo, mỗi lần đảo xung đồng hồ sẽ đảo đầu ra của Flip - Flop.





Bài 5MẠCH CHỌN DỮ LIỆU / MẠCH GHÉP KÊNH

I. MỤC ĐÍCH THÍ NGHIỆMKhi hoàn thành bài h ọc này, b ạn sẽ có khả năng định v ị, thao tác và điều khiển

một mạch của bộ hợ p kênh.II. TÓM TẮT LÝ THUYẾT

Một bộ hợ p kênh cho phép ch ọn một nguồn dữ liệu từ một nhóm d ữ liệu. Hình5.1 minh ho ạ khái niệm này.

Hình 5.1Đầu ra có th ể đượ c nối vớ i bất k ỳ nguồn dữ liệu đầu vào nào (T ừ A đến D)

bằng cách định v ị trí con tr ỏ của bộ hợ p kênh. Trong Hình 5.1, ngu ồn dữ liệu đầu vàoC đượ c chọn. Dữ liệu đầu vào này đi qua con tr ỏ bộ hợ p kênh để đến đầu ra. Cácnguồn dữ liệu A, B và D không có ảnh hưở ng trên đầu ra của bộ hợ p kênh.

Bộ hợ p kênh 74LS151 trên b ảng mạch hoạt động nhiều cách nh ư nhau. Tuynhiên, sự chuyển động của con tr ỏ trên LS151 đượ c điều khiển bằng mạch điện quamột quá trình ch ọn thanh ghi. Các thanh ghi bên trong cho phép ch ọn đầu vào dữ liệuđượ c lựa chọn. Các thanh ghi đượ c điều khiển bở i các đầu vào mức TTL (m ức cao vàthấ p). Hình 5.2 minh ho ạ điều khiển thanh ghi c ủa quá trình l ựa chọn.





Hình 5.2

Mỗi thanh ghi đượ c phép ho ạt động bở i một kênh ch ọn (SEL). N ếu SEL C cho phép REG C (thanh ghi C) ho ạt động, dữ liệu C đi qua để đến đầu ra. Trên bô h ợ pkênh LS151, các kênh l ựa chọn đượ c là vùng đệm và đượ c giải mã để bảo đảm r ằngchỉ 1 kênh d ữ liệu ở tại một thờ i điểm đượ c lựa chọn. quá trình gi ải mã sẽ không ho ạtđộng tất cả các thanh ghi không đượ c lựa chọn.

Phần của quá trình l ựa chọn liên quan v ớ i một kênh điều khiển cho phép đầura hoạt động. Kênh xung c ửa (strobe - xung nh ọn, xung c ửa) đượ c điều khiển bở i mứcTTL. Trên b ộ LS151, đầu vào xung c ửa sẽ không cho ho ặc cho tất cả các thanh ghi d ữ liệu đượ c hoạt động đồng thờ i.

Hình 5.3 minh ho ạ quá trình điều khiển của một thanh ghi c ủa bộ hợ p kênh.

Hình 5.3Dữ liệu A và SELA không có ảnh hưở ng đến đầu ra nếu đầu vào STRB ở mức

cao. STRB ở mức cao sẽ không cho thanh ghi A ho ạt động. Nếu STRB ở mức thấ p,thanh ghi có th ể đượ c lựa chọn, trong tr ườ ng hợ p đó dữ liệu A đượ c đi qua đến đầu ra.

Mạch tươ ng đươ ng của bộ hợ p kênh LS151 bao g ồm các c ổng NOT và ANDvà một cổng NOR.

Hình 5.4 minh ho ạ các cổng NOT đã đượ c sử dụng để điều khiển sự lựa chọnthanh ghi.





Hình 5.4Các cổng NOT c ủa hình 5.4 đệm cho các đầu vào lựa chọn thanh ghi. 6 kênh

đầu ra đượ c nối vớ i các thanh ghi AND bên trong, điều khiển quá trình l ựa chọn. Hình5.5 minh ho ạ 2 thanh ghi AND bên trong c ủa bộ hợ p kênh và quá trình điều khiển sự lựa chọn.Thanh ghi A đượ c phép ho ạt động khi các đầu vào lựa chọn thanh ghi b ằng mã nh ị

phân 110 (C-B-A). Thanh ghi A không đượ c hoạt động vì A ở mức thấ p.Dữ liệu đầu vào đượ c lựa chọn và đi qua cổng NOR. đầu ra cổng NOR là ở mức caohoặc thấ p phụ thuộc vào mức đầu vào dữ liệu đượ c chọn.Hình 5.6 minh ho ạ điều khiển xung c ửa trên các thanh ghi c ủa cổng AND.Cả hai cổng REG AND đượ c phép ho ạt động nếu STRB ở mức thấ p; cả hai cổngREG không đượ c hoạt động nếu STRB ở mức cao.

Hình 5.5





Hình 5.6

Bộ chọn/hợ p kênh 74LS151 là m ột vi mạch đơ n tinh th ể (IC) vớ i việc giải mãhoàn toàn trên chip nh ị phân. Vi ệc giải mã trên chip cho phép IC cho phép IC l ựa chọnnguồn dữ liệu mong mu ốn.

Hình 5.7 trình bày s ơ đồ khối chức năng của LS151 đượ c sử dụng trên b ảngmạch.

Hình 5.7Data inputs = các đầu vào dữ liệuComplementary outputs = các đầu ra bù nhauData Select Inputs = các đầu vào chọn dữ liệu.low to enable outputs = m ức thấ p để cho phép ngõ ra ho ạt động.Dựa vào hình v ẽ, bộ hợ p kênh có 8 kênh đầu vào dữ liệu. Mỗi một kênh có th ể

ở mức cao hay th ấ p. Ch ỉ có một kênh ở một thờ i điểm có thể đượ c chọn để xuất hiện ở đầu ra.

Hình 5.7 trình bày các đầu ra bù nhau n ếu Y ở mức cao thì Y sẽ ở mức thấ p.Các đầu ra của bộ hợ p kênh ở tr ạng thái tích c ực khi STRB đượ c kéo xu ống mức thấ p(IC đượ c phép ho ạt động). Nếu STRB ở mức cao (IC không đượ c phép ho ạt động) thìY là ở mức thấ p và Y ở mức cao.

Nếu bộ hợ p kênh không đượ c phép ho ạt động thì các đầu vào không có ảnh





hưở ng gì đến các đầu ra của IC.Sự lựa chọn dữ liệu đầu vào đượ c điều khiển bở i các đầu vào nh ị phân đượ c

đưa tớ i các đầu vào chọn dữ liệu (data select input). ba kênh ch ọn dữ liệu có phạm vinhị phân từ 000 đến 111 ho ặc từ 0 đến 710.

Hình 5.8 trình bày quan h ệ giữa các kênh đầu vào ch ọn dữ liệu và kênh d ữ liệuđã chọn

Hình 5.8Binary select code = mã nh ị phân lựa chọnMultiplexer input lines = các kênh đầu vào của bộ hợ p kênhMã nh ị phân đầu vào tươ ng ứng vớ i số thậ p phân đượ c gán cho m ỗi một kênhđầu vào dữ liệu đã chọn. Ví dụ, đầu vào nh ị phân lựa chọn 011 (3 10)chọn đầuvào 3 (kênh d ữ liệu D3).Khi kênh đầu vào nh ị phân đã đượ c lựa chọn, mức TTL ở đầu vào đó đượ c

phản ánh trên kênh đầu ra Y c ủa bộ hợ p kênh. N ếu dữ liệu đầu vào ở mức thấ p, đầu raY ở mức thấ p. Nếu dữ liệu đầu vào ở mức cao, đầu ra Y ở mức cao . Y luôn luôn bùcho Y.

Hình 5.9 trình bày s ơ đồ nguyên lý m ạch cho các đầu vào lựa chọn và STRB của bộ hợ p kênh.





Hình 5.9Các điện tr ở kéo lên (pull-up registors) b ảo đảm mức TTL ở mức cao thích h ợ p

hơ n khi các b ộ nối hai đầu không m ắc vào mạch đã chọn. Các điện tr ở kéo lên khôngđượ c trình bày trên b ản vẽ của khối mạch.III. CÂU HỎI CHUẨN BỊ

1. Trên bộ hợ p kênh đượ c trình bày trong hình 5.8

a, Các đầu vào đồng thờ i có thể đượ c chọn cho Y và Y .

b, Ch ỉ một đầu vào tại một thờ i điểm có thể đượ c phép ho ạt động bở i STRB .c, Các đầu vào lựa chọn đi qua một đầu vào ở một thờ i điểm nhất địnhd, Các đầu vào lựa chọn đi qua một đầu vào cho m ỗi một đầu ra.

2. Các kênh l ựa chọn đượ c trình bày trong Hình 5.11a, Cần một đầu vào nh ị phân 3-bit

b, Phải đượ c điều khiển bằng 3 đầu vào thậ p phân từ 0 - 9c, Có th ể đượ c điều khiển bở i số thậ p lục 2-chữ số đơ n.d, Có th ể nối tr ực tiế p bên trong v ớ i các đầu ra.





Hình 5.103. Dựa vào cấu hình mạch của Hình 5.10

a, Cả hai đầu ra không đượ c phép ho ạt động. b, Kênh đầu vào dữ liệu D2 đượ c lựa chọn

c, Y là ở mức thấ p và Y ở mức cao.

d, Cả hai đầu ra đều đượ c phép ho ạt động4. Dựa vào cấu hình m ạch của Hình 5.10, n ếu các kênh đầu vào đượ c điều khiển

bằng dòng d ữ liệu cao-thấ p-cao, các m ẫu đầu ra Y và Y là :a, Cao-th ấ p-cao và th ấ p-cao-th ấ p tươ ng ứng.

b, Cao-th ấ p-cao cho c ả hai đầu rac, Thấ p-cao-thấ p cho cả hai đầu rad, Thấ p-cao-thấ p và cao-th ấ p-cao tươ ng ứng.

5. Bộ hợ p kênh cho phépa, Một kênh điều khiển có thể lựa chọn một nhóm các kênh.

b, Một kênh đượ c điều khiển bở i một nhómc, Một trong hai tr ườ ng hợ p trên.d, Không ph ải các tr ườ ng hợ p trên.

IV. TRÌNH TỰ THÍ NGHIỆM1. Hãy chắc chắn r ằng nguồn cung c ấ p đã ở chế độ tắt. Mắc bảng mạch

DIGITAL CIRCUIT FUNDAMENTALS 2 vào chân đế FACET. B ật nguồncung cấ p +15Vdc và -15 Vdc. Đặt khóa lật của khối mạch PULSEGENERATOR ở vị trí UP.





Chú ý: khóa l ật này làm t ăng mạch COUNTER2. Nối mạch theo hình 5.11. Không kích ho ạt chức năng BLOCK SELECT trên

khối mạch.Chú ý: các đầu vào COUNT ho ặc MOD thi ế t l ậ p l ại khở i đầu đầu ra c ủa b ộ đế m

(counter)

Hình 5.113. Dựa vào mã nh ị phân lựa chọn dữ liệu, đầu vào dữ liệu nào của bộ hợ p kênh

đượ c lựa chọn?····························································································································

4. Sử dụng đồng hồ vạn năng hoặc dao động ký để đo mức đầu ra Y. So sánhmức đầu vào D0 và m ức đầu ra Y.

························································································································································································································································

5. Sử dụng đồng hồ vạn năng để quét các đầu vào D1 đến D7 của bộ hợ p kênh.Bất k ỳ các đầu vào này ph ản ảnh ở đầu ra của bộ hợ p kênh?

························································································································································································································································

6. Mức ở đầu ra Y của bộ hợ p kênh là gì?························································································································································································································································

7. Quan sát đầu ra Y c ủa bộ hợ p kênh. Tháo b ỏ jumper kh ỏi đầu vào ch ọn A của





bộ hợ p kênh. T ại sao đầu ra Y c ủa bộ hợ p kênh lại ở mức cao?························································································································································································································································

8. Tháo bộ nối hai đầu khỏi đầu vào STRB của bộ hợ p kênh. T ại sao đầu ra Ycủa bộ hợ p kênh lại ở mức thấ p?

························································································································································································································································

9. Mắc lại bộ nối hai đầu vào v ị trí STRB trên mạch. Kiểm tra thấy r ằng đầu vàoD1 và đầu ra Y ở mức cao. T ạo ra một đầu ra xung t ừ khối mạch PULSEGENERATOR. T ại sao đầu ra Y c ủa bộ hợ p kênh ở mức thấ p?

························································································································································································································································

Chú ý: l ậ p chu trình lên xu ố ng cho khóa l ật.10. Tháo bộ nối hai đầu khỏi đầu vào lựa chọn C. Đặt bộ nối hai đầu vào v ị trí

BLOCK SELECT trên kh ối mạch BCD/DECIMAL DECODER (b ộ giải mãBCD/thậ p phân) (c ạnh trái của khối mạch).

Chú ý: các đầu ra t ừ 0 đế n 7 của bộ giải mã th ậ p phân đượ c nố i dây c ứ ng đế n cácđầu vào 0 đế n 7 của bộ hợ p kênh.11. Giám sát đầu ra Y b ằng đồng hồ vạn năng. Thiết lậ p lại đầu ra của bộ

COUNTER (tháo ra r ồi lại mắc vào bộ nối hai đầu MOD).12. Tạo ra từ từ 10 đầu ra xung t ừ khối mạch PULSE GENERATOR. Quan sát

đồng hồ đo sau mỗi chu trình c ủa khóa lật.Chú ý: đầu ra đ ã ch ọn của bộ giải mã th ậ p phân và do đ ó đầu vào t ươ ng ứ ng của

bộ hợ p kênh là ở mứ c thấ p khi đ èn LED trong kh ố i giải mã sáng lên.13. Đầu vào nào c ủa bộ hợ p kênh đến đượ c đầu ra Y?

························································································································································································································································

14. Đầu ra Y theo sau m ức dữ liệu TTL t ại đầu vào D5 không?························································································································································································································································

15. Dựa vào quan sát th ấy đượ c, bộ hợ p kênh có ch ọn một trong 8 ngu ồn dữ liệukhông?

························································································································································································································································

V. K ẾT LUẬN1. Bộ hợ p kênh 8 1 có thể chọn một kênh đầu vào dữ liệu đã chọn.2. Chỉ một đầu vào ở tại một thờ i điểm là qua đượ c bộ hợ p kênh.3. Các đầu vào nh ị phân đượ c giải mã bên trong để chọn đầu vào của bộ hợ p

kênh có th ể đến đượ c đầu ra.





4. Ngõ vào STROBE có th ể cho phép ho ặc không cho phép đầu ra của bộ hợ pkênh hoạt động.

5. Bộ hợ p kênh có th ể có các kênh đầu ra bù nhau.6. Bộ hợ p kênh cho phép m ột nhóm các kênh d ữ liệu đượ c truyền trên kênh đầu

ra đơ n.





Bài 6MẠCH PHÂN KÊNH 1 KÊNH – 8 KÊNH

I. MỤC ĐÍCH THÍ NGHIỆMKhi hoàn thành bài h ọc này, b ạn sẽ có khả năng định v ị, thao tác và điều khiển

một mạch của bộ tách kênh.II. TÓM TẮT LÝ THUYẾT

Bộ hợ p kênh cho phép ch ọn một nguồn dữ liệu từ một nhóm d ữ liệu. Bộ táchkênh sẽ bảo toàn quá trình và cho phép m ột nguồn dữ liệu điều khiển có lựa chọn các

phần tử cá biệt của một nhóm. Khái ni ệm này đượ c minh h ọa trong Hình 6.1

Hình 6.1Trong hình 6.1, 6 kênh d ữ kiệu đượ c hợ p kênh thành m ột kênh; ti ế p đó, dữ

liệu trên kênh này đượ c đặt vào bất k ỳ một trong 6 kênh ở đầu ra của bộ tách kênh.Các đầu vào điều khiển xác định kênh đầu vào nào đưa dữ liệu đi qua nó đến bộ táchkênh và đầu ra nào nh ận đượ c dữ liệu đó. Một ưu thế của cấu hình của mạch này làmột kênh (trong 6 kênh) d ịch chuyển tất cả thông tin gi ữa đầu vào và đầu ra.

Hình 6.2 minh h ọa nguyên lý ho ạt động cơ bản của bộ tách kênh 74LS155.

Hình 6.2Trong hình 6.2, d ữ liệu trên kênh xung STROBE (ho ặc DATA IN) có th ể đượ c

đặt trên bất k ỳ một kênh đầu ra. Các khóa c ực - đơ n đưa ra các thanh ghi đã đượ c lựa





chọn bở i các đầu vào lựa chọn thanh ghi. Ch ỉ một thanh ghi t ại một thờ i điểm có thể đượ c chọn hay đượ c phép ho ạt động.

74LS155 bao g ồm các c ổng NOT, NOR và NAND. Hình 6.3 minh h ọa mạchđiều khiển cổng của hai thanh ghi bên trong c ủa bộ tách kênh.

Hình 6.3Trong hình 6.3(a), REG B đượ c phép ho ạt động, và xung STROBE (dữ liệu)

đượ c đi qua đến đầu ra. Cổng NOT không cho phép REG A ho ạt động.Trong hình 6.3(b), REG A đượ c phép ho ạt động và STROBE (dữ liệu) đi qua

đến đầu ra. Cổng NOT cho phép REG A ho ạt động, SELB không đượ c phép ho ạt độngREGB.

Hình 6.3 đưa ra một đầu vào dữ liệu đượ c sử dụng để điều khiển hai đầu ra.Mỗi một đầu ra theo sau m ức đầu vào dữ liệu. Tuy nhiên, quá trình l ựa chọn ch ỉ cho

phép một cổng ở một thờ i điểm. Nếu đầu vào SEL2 ở mức cao, thì không nh ững cả cổng REG đượ c phép ho ạt

động và cả hai đầu ra đều ở mức cao ( đầu vào STROBE không có ảnh hưở ng trên cácthanh ghi).

Các thuật ngữ và từ mớ i• Bộ tách kênh - m ột mạch mà nối có lựa chọn một kênh dữ liệu vớ i kênh đầu rađã chọn của một nhóm.





• Bộ hợ p kênh - m ột mạhc mà k ết nối có lựa chọn một kênh dữ liệu của mộtnhóm dữ liệu đến một kênh đầu ra.• Xung strobe – STRB, ngõ đầu vào mà cho phép b ộ hợ p kênh hay tách kênhhoạt động.

Bộ tách kênh d ữ liệu 74LS155 là m ột vi mạch đơ n tinh thể (IC) vớ i việc giảimã hoàn toàn trên chip nh ị phân và các đầu vào xung nh ọn. Việc giải mã trên chip cho

phép IC định tuyến đầu vào dữ liệu cho kênh đầu ra đã lựa chọn.Hình 6.4 trình bày s ơ đồ khối chức năng của LS155 đượ c sử dụng trên b ảng

mạch: một bộ giải mã 2-4 kênh kép đượ c cấu hình nh ư một bộ tách kênh 1-8. .

Hình 6.4Dựa vào hình v ẽ, bộ tách kênh có 8 kênh đầu ra. Mỗi một kênh có th ể ở tr ạng

thái tích c ực ở mức thấ p và điều kiện đèn LED t ươ ng ứng của nó sáng lên khi ở tr ạngthái thấ p. Y3 là m ức có ý ngh ĩ a lớ n nhất (MSB) và 2Y0 là bit có ý ngh ĩ a nhỏ nhất.

Dữ liệu đầu vào đượ c áp dụng đến cực đầu vào dữ liệu (2G và 1G c ủa IC).Đây là các đầu vào xung nh ọn của IC.

Điều khiển lựa chọn đầu ra đượ c điều khiển bằng các đầu vào nh ị phân. M ỗimột mã đầu vào nh ị phân lựa chọn một cách thống nhất ch ỉ một kênh đầu ra. Khi m ộtkênh đầu ra đượ c lựa chọn, mức của nó phụ thuộc vào dữ liệu đầu vào ( đượ c đặt vàocác kênh xung nh ọn 2G và 1G c ủa IC).

Hình 6.5 trình bày quan h ệ giữa các mã nh ị phân lựa đầu vào lựa chọn và cácđầu ra của bộ tách kênh .





Hình 6.5

Mã nh ị phân đầu vào tươ ng ứng vớ i số thậ p phân đượ c gán tớ i mỗi một kênhđầu ra đã chọn. Ví dụ: đầu vào nh ị phân lựa chọn là 011 (3 10) chọn đầu ra 2Y3.

Khi một kênh đầu ra đượ c chọn, mức TTL trên kênh đó ở mức thấ p nếu cácđầu vào 1G và 2G là ở mức thấ p. mức ra là cao n ếu các đầu vào 1G và 2G là ở mứccao.

Hình 6.6 trình bày m ạch điện mà nó điều khiển mức dữ liệu đầu vào trên b ảngmạch.

Hình 6.6Điện tr ở kéo lên t ạo ra một mức đầu vào ở mức cao. M ột bộ nối hai đầu đượ c

sử dụng để tạo ra mức đầu vào thấ p. Bạn có thể bỏ qua k ết nối vớ i mạch của bộ hợ pkênh.

Trên bảng mạch, các kênh đầu vào lựa chọn của bộ tách kênh đượ c nối dâycứng tớ i các kênh đầu ra trên kh ối mạch COUNTER. S ơ đồ khối chức năng đượ c trình

bày trong hình 6.7.





Hình 6.7

Dựa vào hình v ẽ, các kênh đầu ra của bộ COUNTER t ừ QC đến QA đượ c sử dụng như một đầu vào lựa chọn cho bộ tách kênh. Kênh Q D không cần thiết vì bộ táchkênh cần đầu vào 3-bit nh ị phân.

LS155 có th ể đượ c sử dụng như một bộ tách kênh ho ặc như một bộ giải mã(không nh ầm lẫn bộ giải mã vớ i bộ tách kênh). Hình 4-19 minh h ọa sự khác nhau gi ữa2 chức năng: phân kênh, gi ải mã.

Hình 6.8Trong hình 6.8(a), m ột kênh đầu ra đượ c chọn tiế p theo m ức dữ liệu tại các

đầu vào 2G và 1G. Đây là chế độ hoạt động của bộ tách kênh: m ột đầu vào có th ể đượ cđịnh hướ ng có lựa chọn tớ i bất k ỳ một trong 8 đầu ra.

Trong hình 6.8(b), các đầu vào 2G và 1G (t ạm thờ i bị kéo xuống thấ p) hoạt độngnhư một đầu vào xung nh ọn. Khi m ột đầu ra đượ c lựa chọn, nó chuy ển xuống mứcthấ p. Các đầu ra không đượ c chọn sẽ ở mức cao. đây là chế độ hoạt động của bộ giảimã: bất k ỳ một trong 8 đầu ra có th ể đượ c chọn (bắt buộc phải thấ p) bở i mã 3-bit nh ị

phân đầu vào.





III. CÂU HỎI CHUẨN BỊ 1. Một bộ tách kênh 1-kênh đến 8-kênh

a, Có th ể nối đồng thờ i 1 kênh đầu vào đến số cực đại là 8 kênh đầu ra. b, Có th ể nối đồng thờ i số cực đại 8 kênh đầu vào đến 1 kênh đầu rac, Có th ể nối 1 kênh đầu vào đến bất k ỳ kênh đầu ra đã chọn đơ n.d, Ch ỉ cần 1 kênh nh ị phân lựa chọn

2. Nếu bộ tách kênh LS155 đượ c cấu hình nh ư một bộ giải mã, kênh đầu vào dữ liệu của nóa, Sẽ đượ c thiết lậ p ở mức cao TTL.

b, Sẽ đượ c thiết lậ p ở mức thấ p TTL.c, Có th ể đượ c khóa gi ữa các mức cao và th ấ p.d, Sẽ không đượ c nối ở tất cả nhưng sẽ đượ c thả nổi.

3. Phạm vi nh ị phân đầu vào lựa chọn của LS155 là:a, 1111 đến 0000

b, 1111 đến 1000 ho ặc 0111 đến 0000 nh ưng không ph ải cả hai.c, 111 đến 0000d, x111 đến 10000 trong đó x phải đượ c thiết lậ p ở mức thấ p.

4. Trong hình 6.9, đèn LED 1a, Là sáng cho mã nh ị phân 110 và t ắt cho tất cả các mã khác

b, Là tắt cho mã nh ị phân 110 và sáng cho t ất cả các mã khácc, Có thể không bao gi ờ sángd, Có thể không bao gi ờ tắt.

Hình 6.95. Trong hình 6.9, đèn LED 2

a, Sáng khi c ả hai đầu vào cổng OR là ở mức cao.





b, Là sáng ho ặc đầu vào cổng OR là m ức thấ p.c, Không th ể đượ c điều khiển sáng bở i cổng ORd, Luôn luôn đượ c điều khiển sáng bở i cổng OR.

IV. TRÌNH TỰ THÍ NGHIỆM1. Hãy chắc chắn r ằng nguồn cung c ấ p đã ở chế độ tắt. Mắc bảng mạch

DIGITAL CIRCUIT FUNDAMENTALS 2 vào chân đế FACET. B ật nguồncung cấ p +15Vdc và -15 Vdc.

2. Đặt khóa lật của khối mạch PULSE GENERATOR ở vị trí UP. đầu ra củamạch sẽ đòng bộ khối mạch COUNTER. Đặt khóa lật của khối mạchCOUNTER vào v ị trí STEP. Đặt bộ nối hai đầu vào v ị trí COUNT c ủa khốimạch COUNTER.

3. Sử dụng bộ nối hai đầu để cho phép ch ức năng BLOCK SELECT trên kh ốimạch của bộ tách kênh đượ c phép ho ạt động.

4. Tham kh ảo hình 6.10 cho cái nhìn t ổng quát m ạch đượ c sử dụng trong vác bướ c thực hiện này. Đầu ra QD không c ần cho đầu vào 3 bit nh ị phân điềukhiển của bộ tách kênh.

Hình 6.105. Dựa vào đầu ra nh ị phân của bộ COUNTER (c ũng như đầu vào lựa chọn tớ i

bộ tách kênh), đầu ra nào đượ c chọn?························································································································································································································································

6. Sử dụng bộ nối hai đầu để thiết lậ p đầu vào dữ liệu của bộ tách kênh đến mứcthấ p (các đầu vào 2G và 1G trên m ạch)

Chú ý: các đầu ra c ủa b ộ tách kênh ở tr ạng thái tích c ự c mứ c thấ p. Các đ èn LED sẽ sáng khi đầu ra t ươ ng ứ ng của IC ở mứ c thấ p).





7. Đầu ra 2Y0 ph ản ảnh đầu vào dữ liệu của bộ tách kênh ph ải không?························································································································································································································································

8. Tr ạng thái các đầu ra khác c ủa IC (không đượ c chọn) là gì?························································································································································································································································

9. Tháo bỏ bộ nối hai đầu khỏi vị trí 1G, 2G. M ức của đầu ra 2Y0 là gì?Chú ý: đ iện tr ở kéo lên b ảo đảm r ằ ng đầu vào d ữ liệu là ở mứ c TTL thích h ợ p.

························································································································································································································································

10. Sử dụng khối mạch PULSE GENERATOR và b ộ COUNTER để chọn nhiềuđầu ra của bộ tách kênh. M ỗi một đầu ra đượ c chọn có phụ thuộc đầu vào dữ liệu không?

························································································································································································································································

11. Bao nhiêu đầu ra của bộ tách kênh có th ể đượ c chọn đồng thờ i?························································································································································································································································

12. Mỗi một đầu ra đượ c chọn theo sau m ức ở đầu vào của bộ tách kênh có ph ảikhông?

························································································································································································································································

13. Nối đầu vào của bộ tách kênh t ớ i COM. S ử dụng bộ nối hai đầu tại đầu vàomạch 2G/1G. Thi ết lậ p lại đầu ra của bộ COUNTER (nh ị phân: 0000) b ằngcách tháo r ồi nối jumper vào v ị trí COUNT c ủa nó.

14. Đặt khóa CM 2 ở vị trí ON. Đặt khóa lật của mạch COUNTER vào v ị tríCOUNT.

15. Quan sát các đèn LED c ủa các khối mạch COUNTER và b ộ tách kênh (chú ýquan h ệ giữ a mã nh ị phân đầu vào và đầu ra đượ c chọn).

16. Trong c ấu hình m ạch hiện tại, chế độ hoạt động của mạch là gì?························································································································································································································································

17. Dựa vào quan sát c ủa bạn, các điều kiện gì đượ c yêu cầu để cấu hình bộ táchkênh cho ch ức năng giải mã?

························································································································································································································································

18. Phạm vi đầu ra của bộ COUNTER là 0000 đến 1111 (QD đến QA). Đầu vàocủa bộ tách kênh s ử dụng QC đến QA của bộ COUNTER. Ki ểm tra quan h ệ đầu vào / đầu ra của mạch đã cho trong b ảng 6.1





Chú ý: N ế u bạn không th ể kiể m tra thông tin b ảng, tr ở l ại mạch COUNTER v ề chế độ hoạt động STEP c ủa nó.

QD QC QB QA QD QC QB QA 0 0 0 0 2Y0 1 0 0 0 2Y0

0 0 0 1 2Y1 1 0 0 1 2Y10 0 1 0 2Y2 1 0 1 0 2Y20 0 1 1 2Y3 1 0 1 1 2Y30 1 0 0 1Y0 1 1 0 0 1Y00 1 0 1 1Y1 1 1 0 1 1Y10 1 1 0 1Y2 1 1 1 0 1Y20 1 1 1 1Y3 1 1 1 1 1Y3

Bảng 6.1

························································································································································································································································

19. Tại sao đầu ra của bộ tách kênh n ằm trong ph ạm vi từ 2Y0 đến 1Y3 cho c ả hai phạm vi của COUNTER OUTPUT đã cho trong b ảng 6.1?························································································································································································································································

20. Tắt khóa CM 2. N ối kênh 1 c ủa dao động ký đến QC đầu vào trên m ạch. Đồng bộ dao động ký trên s ườ n âm của dạng sóng này. S ử dụng kênh 2 c ủa dao độngký để quét các đầu ra từ 2Y0 đến 1Y3 của bộ tách kênh (c ấu hình nh ư bộ giải

mã 3-8)21. Thiết lậ p các thông s ố của dao động ký cho phù h ợ p để quan sát d ạng sóng

như hình dướ i:





Hình 6.11.

22. Dựa vào các d ạng sóng, bao nhiêu đầu ra đượ c chọn ở khoảng thờ i gian đãchọn?

························································································································································································································································

9. Phạm vi các đầu ra nào đượ c giải mã vớ i QC ở tr ạng thái th ấ p?························································································································································································································································

V. K ẾT LUẬN1. Bộ tách kênh có th ể tạo ra dữ liệu đầu vào có th ể dùng cho kênh đầu ra đã

chọn bất k ỳ trong m ột nhóm kênh.2. Trên bộ tách kênh LS155, các đầu ra phản ảnh mức dữ liệu đầu vào.3. Các đầu ra của bộ tách kênh LS155 đượ c chọn từ mã 3-bit nh ị phân đầu vào.4. Chỉ một đầu ra ở một thờ i điểm có thể đượ c chọn.5. Bộ tách kênh LS155 có th ể đượ c cấu hình nh ư bộ giải mã 3-kênh-8-kênh6. Bộ tách kênh LS155 có th ể đượ c cấu hình nh ư tách kênh 1-kênh đến 8-kênh.





Bài 7BỘ ĐẾM NỐI TIẾP BẤT ĐỒNG BỘ


Khi bạn hoàn thành bài t ậ p này bạn sẽ đượ c điều khiển các chức năng của bộ đếm ripple không đồng bộ. Bạn sẽ xác nhận đượ c các ho ạt động một bộ đếm ripple 4

bit.


1. Giớ i thiệu chungMột bộ đếm ripple đồng bộ có chứa hai hoặc nhiều hơ n mạch Flip - Flop đượ c

nối vớ i nhau sao cho đầu ra của mỗi mạch Flip - Flop đượ c nối vớ i đầu vào của mạchFlip - Flop ti ế p theo. C ấu trúc chu ỗi mạch này đượ c minh ho ạ trong hình 7.1.

Hình 7.1

Đầu vào đầu tiên gọi là CLOCK (xung nh ị p) mỗi Flip - Flop có m ột đầu ra.Đầu ra của Flip - Flop A đượ c nối vớ i đầu vào của Flip - Flop B. Đầu ra của Flip -Flop B đượ c nối vớ i đầu vào của Flip - Flop C.

Một bộ đếm ripple c ũng đượ c gọi là bộ đếm không đồng bộ bở i vì đầu ra củamạch không làm thay đổi đồng thờ i một xung CLOCK chung.

Bộ đếm đồng bộ cũng có thể đượ c ám ch ỉ đến như là một bộ đếm nối tiế p bở ivì mỗi Flip - Flop đượ c kích ho ạt tại một thờ i điểm.

Ví dụ: Đầu ra của Flip - Flop B trong hình 7.1 không đổi cho đến khi đầu racủa Flip - Flop C không thay đổi cho đến khi b ị khoá lại bở i đầu ra từ B. Bộ đếmripple có th ể làm cho b ộ đếm tăng hoặc giảm.

Một Flip - Flop JK đượ c sử dụng để xây dựng một bộ đếm ripple đượ c cấu tạonhư là một T Flip-flop ho ặc mạch chốt, Flip - Flop. C ấu trúc này đượ c minh ho ạ trênhình 7.2.





Hình 7.2.

Trong hình này đầu vào J và K đượ c kéo đến VCC. Đầu ra Q và là đảo nhautại mỗi đầu ra. Bộ đếm ripple có th ể đượ c đặt hoặc xoá.

Để đặt Flip - Flop, PR (ho ặc preset) là đảo ngượ c về mức thấ p khi Flip - Flopđượ c đặt, Q ở tr ạng thái cao, là ngh ịch đảo của Q đượ c thay thế ở tr ạng thái th ấ p.

Để xoá bỏ Flip - Flop, chân CLR (Clear) là ngh ịch đảo mức thấ p.Khi Flip - Flop đã đượ c xoá thì Q ở tr ạng thái th ấ p ở tr ạng thái cao.Số lớ n nhất đếm đượ c của bộ đếm ripple có th ể đượ c điều khiển hồi tiế p. Điều

khiển số đếm đượ c biết đến như là các module c ủa bộ đếm.

2. Các thuật ngữ và từ mớ i- Không đồng bộ (asynchrorous): là mô t ả các tín hi ệu đặt r ằng rõ không

thay đổi tại thờ i điểm giống như lần tr ướ c.- Modulus (b ốn bit): là 4 bit c ủa số liệu nhị phân.- Ripple cuorter (b ộ đếm ripple): là b ộ đếm không đồng bộ hoặc là bộ đếm

nối tiế p trong đó đoạn đượ c chốt (Triggered) t ại 1 thờ i điểm mà khôngđồng thờ i xảy ra.

- T, ho ặc Toggle, Flip - Flop: là 1 c ổng mà tr ạng thái đầu ra của nó thayđổi sau mỗi chu k ỳ kín.

- Word (t ừ): là 8 bit d ữ liệu nhị phân ho ặc hai lần 4 bit nh ị phân.- Nible: dữ liệu nh ị phân 4 bit

3. Hoạt động của bộ đếm bất đồng bộ

Hình 7.3 minh ho ạ một bộ đếm ripple 4 bit c ơ bản.

Hình 7.3





Bốn bit ra có ký hi ệu BIT 1 đến BIT 4. BIT 1 là bit có giá tr ị ít nhất (LSB).Đầu ra này bi ến đổi giữa tr ạng thái cao và th ấ p, mỗi lần cho mỗi chu k ỳ xung CLOCKđầu vào.

BIT 1 chia xung CLOCK đầu vào làm 2. Hai đầu vào CLOCK phát m ột chuk ỳ ra tại BIT1.

BIT 2 là đầu ra của bộ đếm tiế p theo, nó s ẽ không thay đổi tr ạng thái cho đếnkhi b ị khoá bở i BIT 1. BIT 1 b ắt buộc phải hoàn ch ỉnh một chu k ỳ tr ướ c khi BIT 2thay đổi tr ạng thái c ủa nó.

BIT 2 chia đầu vào CLOCK ra làm 4. B ốn đầu vào xung CLOCK phát ra m ộtchu k ỳ đầu ra tại BIT 2.

Xung CLOCK l ại tiế p tục chia mỗi phần k ế tiế p của bộ đếm. BIT 3 chi đầuvào CLOCK ra làm tám.

BIT 4 là bit có giá tr ị lớ n nhất (MSB) nó chia đầu vào xung CLOCK ra 16.Mỗi phần của bộ đếm chia đầu vào liên quan đến nó bằng 2. Tuy nhiên m ối

quan hệ giữa lượ ng tăng bộ đếm đầu ra và đầu vào CLOCK theo m ột phân độ 2, 4, 8,16 đơ n vị cơ số.

Mặc dù mạch trên hình 7.3 là m ạch điện đúng nhưng nó bất tiện vì đặt MSB bên cạnh phải của hình minh ho ạ. Hình 7.4 minh ho ạ bộ đếm ripple th ườ ng sử dụngvào LSB ở bên phải.

Hình 7.4Bốn bit đầu ra của bộ đếm ripple có d ạng là một nửa byte, ho ặc là 1/2 c ủa từ

nhị phân 8 bit. B ốn bit có th ể chuyển thành m ột số thậ p phân ho ặc số hexa.





Bảng 7.1

Hình 7.5 cho thấy các chức năng đào tạo nổi bật của bo mạch. Khối BLOCKSELECT c ấ p nguồn cho mạch LED.Bạn sẽ phát xung đầu vào CLOCK để điều khiển đếm tuần tự của bộ đếm ripple.Các đầu vào SET và CLEAR đượ c sử dụng để xác định tr ạng thái ban đầu của bộ đếm.Đầu vào MOD (modulus) đượ c sử dụng để xác định tr ạng thái ban đầu của bộ đếm.Mạch LED cung c ấ p một hình ảnh biểu th ị sự đếm. U tươ ng đươ ng cho đếm tăng và Dtươ ng đươ ng cho đếm lùi. Đầu ra của mỗi phần bộ đếm là đầu đảo. Đầu đảo này cungcấ p khả năng đếm tăng/lùi cùng m ột lút.

Hình 7.5.





Trên cùng c ủa mạch Flip - Flop JK phát MSB c ủa bộ đếm trong khi ph ần dướ i của Flip- Flop JK phát LSB c ủa bộ đếm.

4. Dạng sóng của bộ đếm rippleMột bộ dếm ripple 4 bit cho ra 4 d ạng sóng đầu ra, một trong m ỗi phần của bộ

đếm. Nếu bộ đếm có các đầu ra 4 dạng sóng c ộng đã đượ c xây dựng. Bộ đếm rippletrên bo m ạch có đầu ra đảo và vì v ậy sinh ra 8 d ạng sóng ra.

Một cách để quan sát d ạng sóng tín hi ệu là sử dụng đầu ra. BIT 4 c ủa mạchgiống như contrigger oscilloscope. M ột kiểu đặc tuyến của dạng sóng đượ c sử dụng

phươ ng pháp này để quan sát và đượ c minh ho ạ trong hình 7.6.

Hình 7.6.Mỗi dạng sóng ra thay đổi tr ạng thái c ủa nó trên biên độ âm của dạng sóng

phía tr ướ c. Trên b ộ đếm ripple điều này xảy ra là b ở i vì các tr ạng thái riêng bi ệt có cấutrúc từ biên độ âm - của mạch lật Flip - Flop JK.

Một chu k ỳ hoàn ch ỉnh của BIT 1 cung c ấ p hai kho ảng thờ i gian xungCLOCK hoàn ch ỉnh bở i vì khoảng thờ i gian và t ần số là tác động tươ ng hỗ lần nhau,giảm đi 2 khoảng thờ i gian thì t ần số giảm 1 nửa. Vì vậy, đầu ra bit 1 chia t ần số vàoCLOCK ra làm 2.

Sử dụng quá trình t ươ ng tự, BIT 2 chia t ần số vào bộ CLOCK ra làm 4 BIT 3chia tần số vào CLOCK là 8. BIT 4, là MSB chia t ần số vào CLOCK ra làm 16.

Bảng 7.2 cho th ấy mối quan hệ giữa tần số xung CLOCK, kho ảng thờ i gian hệ số phân chia các b ộ đếm ripple ( Đầu vào CLOCK chính xác b ằng 50 KHz)





Tần số KHz Khoảng thờ i gian ( μs) Hệ số phân chia xung nh ị p

CLOCK 50 20 -

BIT 1 25 40 2

BIT 2 12,5 80 4

BIT 3 6,25 160 8

BIT 4 3,125 320 16

Bảng 7.2. M ố i quan h ệ giữ a tín hi ệu của bộ đế m ripple.

Mỗi đầu ra đảo riêng bi ệt, Bit 3, ví d ụ như: góc pha s ẽ bằng 180 0 vớ i đầu raBIT 3 là đúng. Pha này khác có th ể đượ c quan sát trên máy hi ện sóng.

Tại tần số xung xung clock là 50KHz thì b ạn sẽ không nh ận thức rõ đượ c thứ tự đếm trên m ạch LED. LED s ẽ sáng tất cả đồng thờ i cùng 1 lúc. N ếu bạn muốn thìloại bỏ LED b ằng cách tháo b ỏ BLOCK SELECT t ừ mạch của bạn.

Tất cả các mạch khác điều khiển chức năng này còn l ại hoàn động (như Clear,Set, MOD) và không ảnh hưở ng đến xung CLOCK đầu vào.

Bản chất đồng bộ của bộ đếm ripple đượ c xác định bở i dạng sóng c ủa nó vớ imột tr ạng thái đượ c lưu của bộ đếm thì đầu ra có th ể chỉ thay đổi nếu như tr ạng tháitr ướ c đó phát ra m ột đầu vào khác.


1. Bộ đếm bạn sử dụng trong bài t ậ p này là:a, Một bộ đếm nh ị phân.

b, Một bộ đếm ripple.c, Một bộ đếm đồng bộ.d, Tất cả các tr ườ ng hợ p trên.

2. Các đầu ra Q c ủa bộ đếm ripple đếm:a, Tăng.

b, Giảm.c, Tăng và giảm.d, Tất cả các tr ườ ng hợ p trên

3. Một bộ đếm ripple 5 c ấ p cung c ấ p một tần số hoặc chia số đếm của:a, 32.

b, 16.c, 8.





d, Không có tr ườ ng hợ p nào ở trên.4. Vớ i bộ đếm ripple m ỗi cấ p thì phép chia t ần số đầu vào của nó bằng:

a, 4. b, 2.c, 10.d, 16.

5. Vớ i việc đề cậ p đến sự biểu thị vị trí UP c ủa bộ đếm ripple thì các ch ức năngCLEAR và SET.

a, Phát 1111 và 0000 liên quan v ớ i nhau. b, Không có ảnh hưở ng từ khi 1 ch ức năng thoát kh ỏi các chức năng khác.c, Phát 0000 và 1111 liên quan v ớ i nhau.d, Phát 0101 và 1010 liên quan v ớ i nhau.

6. Tần số đầu vào của một bộ đếm ripple 4 bit là 100KHz. V ậy tần số tại đầu racủa MSB là bao nhiêu?

a, 100 KHz. b, 50 KHz.c, 12,5 KHz.d, 6,25 KHz.

7. Khi tần số xung nh ị p của bộ đếm ripple t ăng thì:a, Các đầu vào CLEAR và SET không điều khiển tất cả các tầng của bộ đếm.

b, Chức năng của các đầu vào CLEAR và SET không có tác d ụng.c, Tăng khả năng đếm lớ n nhất của nó.d, Giảm khả năng đếm lớ n nhất của nó.

8. Một xung clock đầu vào tự do:a, Cho phép m ột bộ đếm ripple ch ạy trong ch ế độ đồng bộ.

b, Xác định số đếm lớ n nhất của bộ đếm ripple.c, Luân phiên các ch ế độ hoạt động cảu bộ đếm ripple.d, Chuyển một bộ đếm ripple thành m ột bộ đếm liên ti ế p (nối tiế p).

9. Nếu như bộ đếm đượ c xoá và sau đó đầu ra Q (BIT 4) c ủa bộ đếm đượ c nốivớ i đầu vào CLEAR c ỉa bộ đếm thì:

a, Bộ đếm sẽ không ho ạt động. b, Số đếm thứ 8 sẽ reset lại bộ đếm.c, Số đếm thứ 8 sẽ không reset l ại bộ đếm.d, Tất cả các đầu ra của bộ đếm sẽ trùng pha.


1. Tắt nguồn. Cắm bo mạch DIGITAL CIRCUIT FUNDAMENTALS 1 vàochân đế. Bật nguồn cung cấ p 15Vdc. Xác định khối mạch





ASYNCHRONOUS RIPPLE COUNTER và n ối mạch như trên hình 7.7.Đặt công tắc chốt tr ạng thái trên kh ối mạch PULSE GENERATOR ở v ị tríUP (trên).

Hình 7.7 2. Sử dụng Jumper để nối khối BLOCK SELECT. Có th ể xác định đượ c số

đếm ban đầu của bộ đếm ngay khi ngu ồn đượ c cấ p lần đầu tiên không?············································································································································································································································

3. Nêu cách reset l ại bộ đếm ripple?············································································································································································································································

4. Reset bộ đếm ripple. V ậy các tr ạng thái LED UP và DOWN là cái gì ?············································································································································································································································

5. Reset bộ đếm. Phát 5 chu k ỳ xung CLOCK b ằng cách b ật / tắt công tắc trênkhối PULSE GENERATOR.

Chú ý: Điều này yêu c ầu 5 lần chuyển động xuống - lên c ủa công tắc.6. Dựa trên LED UP thì đầu ra đếm cái gì trong h ệ nhị phân, th ậ p phân và

hexa.Hệ đếm nh ị phân = ……………………….Hệ đếm thậ p phân = ……………………...Hệ đếm Hex = ……………………………

7. Dựa trên LED DOWN thì đầu ra đếm gì trong h ệ nhị phân, th ậ p phân vàhexa.

Hệ đếm nh ị phân = ……………………….





Hệ đếm thậ p phân = ………………………Hệ đếm Hex = …………………………….

8. K ết quả ở bướ c 6 và 7 bi ểu thị r ằng: bộ đếm ripple t ạo ra 2 giá tr ị đếm khácnhau ứng vớ i một lượ ng xung clock ở ngõ vào không?············································································································································································································································

9. Vậy tất cả đầu ra của bộ đếm có thay đổi không?Chú ý: l ặ p lại các bướ c 5, 6 và 7 n ếu bạn không ch ắc chắn về câu tr ả lờ i củamình.

············································································································································································································································

10. Nếu bộ đếm đượ c Preset thì giá tr ị của bộ đếm là bao nhiêu?············································································································································································································································

11. Phát thêm 1 xung CLOCK. Xác định giá tr ị bộ đếm?············································································································································································································································

12. Dựa vào bướ c 11, có th ể xác định đượ c số đếm lớ n nhất của bộ đếm ripplekhông?············································································································································································································································

13. Dựa trên các s ố liệu của bạn, phạm vi của 1 bộ đếm ripple 4 bit là baonhiêu?

Bộ đếm =_____________ đến_____________14. Nối mạch như hình 7.8

Hình 7.8.





15. Nối kênh 1 c ủa dao động kí tớ i MSB, n ối kênh 2 c ủa dao động kí đến ngõvào của xung CLOCK ( Điểu vào LSD c ủa bộ đếm ripple). Điều ch ỉnh máyhiện sóng để quan sát c ả hai dạng sóng đồng thờ i. Chú ý đến hình 7.9 minhhọa k ết quả hiển thị trên dao động kí.

Hình 7.9: Gi ớ i thiệu d ạng sóng trên dao động kí.16. Có bao nhiêu chu k ỳ xung CLOCK đượ c cung c ấ p để phát một chu k ỳ hoàn

chỉnh của đầu ra bộ đếm ở bit 4 (MSB)Chu k ỳ xung CLOCK = _____________

17. Chuyển kênh 2 c ủa máy hi ện sóng đến BIT 3. V ậy đầu ra của mạch Flip -Flop BIT 4 thay đổi tr ạng thái trên c ạnh dươ ng hoặc âm của dạng sóng BIT3?

Sườ n chuyển đổi dạng sóng= _____________18. Dựa vào dạng sóng trên dao động kí, dạng sóng gi ữa BIT 3 và BIT 4 có t ỷ

lệ là như thế nào?Tỉ lệ = __________________________

19. Thay đổi lần lượ t kênh 2 c ủa máy hi ện sóng dao động kí giữa đầu ra Q và

Q của Flip - Flop BIT 3. M ối quan hệ pha giữa 2 tín hi ệu này?

············································································································································································································································

20. Sử dụng kênh 2 để quan sát th ứ tự đầu ra Q của BIT 1, BIT 2 và BIT 3 c ủamạch Flip - Flop. D ựa trên sự quan sát, các đầu ra đượ c mô tả như thế nào?············································································································································································································································

V. K ẾT LUẬN

1. Ngõ vào CLEAR cho phép xóa đầu ra của bộ đếm ripple v ề vị trí 0000.





2. Ngõ vào SET cho phép đặt ngõ ra c ủa bộ đếm ripple v ề vị trí 1111.3. Các ngõ ra c ủa bộ đếm không thay đổi cùng lúc. Ngõ ra c ủa mỗi tầng phải

đượ c kích b ở i tầng tr ướ c đó.4. Nếu ngõ vào CLEAR (ho ặc SET) tích c ực mức thấ p thì bộ đếm ripple s ẽ

không đáp ứng lại đầu vào xung CLOCK.5. Mạch sử dụng các đầu ra đảo để phát đồng thờ i các tín hi ệu đếm lên và đếm

xuống đượ c biểu diễn bằng LED.6. Vớ i xung CLOCK ngõ vào, m ạch có thể đếm liên tục từ zero (0000) đến 15

(1111).7. Tần số vào của mỗi tầng của bộ đếm đượ c chia ra b ằng 2.8. Trên dao động kí có th ể quan sát và mô t ả sự thay đổi dạng sóng c ủa một bộ

đếm ripple.9. Tần số xung CLOCK ngõ vào s ẽ xác định tốc độ đếm của bộ đếm ripple.10. Tần số xung CLOCK không ảnh hưở ng đến số xung CLOCK cung c ấ p để

tạo một xung ngõ ra t ừ mỗi tầng của bộ đếm ripple.





Bài 8BỘ SO SÁNH 4 BIT


Khi hoàn thành bài này, b ạn sẽ có một kiến thức làm việc trên bộ so sánh 4 bit.


Hình 8.1 trình bày s ơ đồ chân của bộ so sánh 74LS85

Hình 8.1 Các chân 74LS85- Có ba đầu ra k ết nối. Các chân ra độc lậ p phản ánh k ết quả của sự so sánh

giữa mỗi phân tử đầu vào các bit A và các bit B.- Hai phân t ử 4 bit phân thành các đầu vào của bộ so sánh. Ph ần tử A (A 0 A 3)

có tên từ A - D trên kh ối mạch, phần tử B (B 0 B3) có tên t ừ QA QD trên khốimạch.

- Trên hình, b ộ so sánh có ch ươ ng trình ch ọn đầu vào SELECT INPUT -Chươ ng trình này mô t ả các cổng (mức cao hay th ấ p) đầu ra IC. S ẽ xác định các điềukiện cân bằng giữa các ph ần tử A và B hay các bit.

- Trên hình 8.1, n ối k ết giữa bất k ỳ một đầu ra bộ so sánh và điểm hiệu chỉnh(MOD) cho phép xác định phản hồi đến khối mạch bộ đếm đồng bộ.

- Các đèn đượ c dùng trên kh ối mạch để chỉ các tr ạng thái của mỗi chân xu ất.- Cơ sở hoạt động của bộ so sánh đượ c trình bày trên hình 8.2.





Hình 8.2.

- Trên hình, m ỗi cổng so sánh m ột bit của mỗi phần tử. VD: c ổng LSB so sánh các bitA0 và B0. Các bit sau đó đượ c đưa đến cổng mã hoà, t ại cổng mã hoá, t ất cả cổng xuấtđượ c k ết hợ p và k ết quả đượ c đặt trên các đầu ra nối bộ so sánh.- Thông tin gi ữa các cổng truyền từ kênh thông tin n ội bộ dữ liệu này không có S ỉn tạiIC nội bộ.- Bộ so sánh dùng các n ối k ết nội bộ để chia sự so sánh gi ữa các cặ p bit độc lậ p. ở đâyngh ĩ a là bộ so sánh LS85 có th ể cung cấ p thông tin gi ữa các phân t ử không c ần đếncác cấu trúc bit c ủa phân tử.- Trên hình 8.2 đầu vào LSB ph ản hồi đến đầu vào AO/BO và MSB ph ản hồi đến đầuvào A3/B3. Trên c ơ sở mã nhi phân 8 - 4 - 2 - 1. MSB có tr ọng số 8 (23) và LSB cótr ọng số 1 (20).- Trên hình 8.2 trình bày b ộ so sánh LS85 đượ c cậ p nhật đầu vào và đầu ra >, =, <,tất cả đượ c xác định tên.

Hình 8.3Các đầu vào đượ c dùng để chọn làm th ế nào một quyết định đượ c thể hiện trên

đầu ra của bộ so sánh. Thêm vào đó, các đầu vào và ra đều đòi hỏi trong ứng dụng ở đóc phân t ử lớ n hơ n 4 phải đượ c so sánh. Nh ớ là một ứng dụng trình bày trên hình 8.4.





Hình 8.4 . B ộ so sánh 8 bitHình 8.4 trình bày k ết nối liên tục đượ c đòi hỏi để so sánh hai ph ần tử 8 bit.

Đầu ra A và B c ủa cổng LSB (B ộ so sánh hoàn h ảo) đượ c k ết nối đến đầu vào A và Bcủa cổng tiế p theo cao h ơ n. Đầu vào A = B c ủa cổng LSB đượ c tr ả về VCC. K ết quả của so sánh 8 bit đượ c lấy từ đầu ra A > B, A = B và A < B c ủa cổng MSB trên m ạch.

Trên bo m ạch của bạn, LS85 so sánh hai ph ần tử 4 bit trên c ơ sở bit vớ i bit. Sự so sánh đượ c đưa đến phần từ A. Ví d ụ nếu giá tr ị A > B thì đầu ra A > B đượ c kíchhoạt. Nếu giá tr ị A < B thì đầu A < B đượ c kích ho ạt. Bộ so sánh LS85 ho ạt động theohai kiểu so sánh khác bi ệt; các điều kiện bằng (A = B) và các điều kiện không b ằng(A > B, A < B).Bảng 8.1 cung c ấ p ví dụ của sự so sánh gi ữa nhiều phần tử và k ết quả phân chia b ớ i bộ so sánh.

Bảng 8.1

Hình 8.5 trình bày bit quan h ệ trong 1 b ộ so sánh điển hình.





Hình 8.5.Trên hình, A > B trong LSB và các v ị trí BIT 2A < B trong các v ị trí BIT 3.A = B trong v ị trí MSB.K ết quả so sánh cu ối cùng đượ c biểu diễn là A < B.Hiệu ứng, LSB và BIT 2 b ị bỏ qua trong khi BIT 3 có 1 đầu vào hoạt động (BIT 3 c ủa

phần tử B = 1), đó là k ết quả của sự so sánh BIT 3 mà th ể hiện đầu ra cuối cùng của A< B.Trên hình 8.6 trình bày hi ệu ứng tươ ng tự, ở đó BIT 3 c ủa phần tử A thì l ớ n hơ n BIT 3của phần tử B.

Hình 8.6.Trên hình, k ết quả so sánh cho BIT 1 và 2 (A < B cho m ỗi bit v ị trí) b ị bỏ qua hiệuứng.

III. CÂU HỎI CHUẨN BỊ 1. Phần tử A = 1000 và B = 0111, so sánh gi ữa hai phần tử xác định:

a, A > B. b, A = B.c, A < B.d, B > A.

2. Phần tử A = 0001 và B = 1110, so sánh gi ữa hai phần tử xác định:a, A > B.

b, A = B.c, A < B.d, B < A.

3. Nếu phần tử A = B thì ngõ ra xác định bở i:a, Đầu vào A = B.

b, Ch ỉ 1 đầu có giá tr ị 1.c, Đầu vào A < B.





d, Đầu vào A > B.4. Dựa trên bộ so sánh, trên hình 8.7, các đầu ra:

a, Sẽ không c ần chức năng của các đèn LEDS. b, Là 1,1 và 1.c, Là 0,0 và 0.d, Là 0,1 và 0.

Hình 8.7.5. A = 1001, B = 1010 b ộ so sánh quy ết định A < B:

a, Dựa trên cặ p LSB (c ặ p bit 0). b, Dựa trên cặ p 1.c, Bở i vì cả hai cặ p MSB b ằng nhau.d, Bở i vì cả hai cặ p MSB không b ằng nhau.


1. Tắt nguồn, nối bo mạch DIGITAL CICUIT FUNDAMENTALS 1 trên bochính. M ở nguồn + 15 và - 15Vdc. Đặt các công t ắc trên INPUT SIGNALSở vị trí DOWN. Đặt công tắc PULSE GENERATOR ở vị trí UP. N ối mạch

bộ đếm đồng bộ theo hình 8.8. Dùng đầu vào CLEAR c ủa bộ đếm để resetđầu ra bộ đếm.





Hình 8.8 .2. Dựa trên ch ỉ số đầu ra của bộ so sánh 4 bit. Hãy so sánh 2 ph ần tử A và B ở

ngõ vào?························································································································································································································································

3. Làm thế nào bạn biết rõ là hai ph ần tử A và B b ằng nhau?························································································································································································································································

4. Dựa trên cơ sở lấy từ k ết quả bướ c 2, có xác định đượ c các cặ p bit của mỗi phần tử?

························································································································································································································································

5. Đưa công tắc A của bộ so sánh ở mức cao. Dựa vào ch ỉ số đầu ra bộ so sánh,mối quan hệ giưa các ph ần tử A và B là gì?

························································································································································································································································

6. Trên kh ối mạch bộ so sánh 4 BIT, đo A (AO) và QA (BO). So sánh 2 bit này························································································································································································································································

7. Dựa vào quan sát c ủa bạn, bộ so sánh có th ể thể hiện mối quan hệ giữa hai phần tử nếu ch ỉ có một cặ p bit không b ằng nhau hay không?

························································································································································································································································

8. Set phần tử A của bộ mạch so sánh v ề $A (1010). Dùng ch ức năng tải songsong của bộ đếm để set phần tử B trên b ộ so sánh v ề $A (1010). Khi đó phần





tử A = B.Chú ý: Nút nh ấ n INPUT SIGNALS đ iề u khiể n phần t ử A đầu ra c ủa bộ đế m

đượ c nố i dây c ứ ng đế n đầu vào ph ần t ử B bộ so sánh.9. Phát một xung xung clock (kh ối bo mạch PULSE GENERSTOR) trên b ộ

đếm đồng bộ. Dựa vào ch ỉ thị đầu ra của bộ đếm, giá tr ị của B là bao nhiêu? Ngõ ra b ộ so sánh cho th ấy quan h ệ giữa A và B là gì?

························································································································································································································································

10. Thiết lậ p phần tử A và B b ằng nhau ở một giá tr ị tùy ý.11. Dùng hai c ổng k ết nối trên bộ so sánh điều khiển các đầu vào để hoàn tất

bảng 8.2.CONTROL

INPUTS OUTPUT STATESA>B A=B A<B A>B A=B A<B

L H LH L HL L L

Bảng 8.2.12. Dựa vào bảng, ảnh hưở ng của điều khiển các đầu vào trên đầu ra của bộ so

sánh là gì?························································································································································································································································

13. Tháo hai c ổng k ết nối tử mạch bộ đếm trên các đầu vào.14. Đưa phần tử B về 1000 và ph ần tử A về 1000 để A = B ở ban đầu.

15. Dùng phần tử A điều khiển đến 1100, 1010 và 1001. Quan sát đầu ra bộ sosánh cho m ỗi lần thử.Chú ý: Nhóm các ph ần t ử ban đầu để so sánh là:

Phần t ử B = 1000 1000 1000 Phần t ử A = 1100 1010 1001 K ế t quả = A > B A > B A > B

16. Dựa vào sự quan sát c ủa bạn, bộ so sánh b ỏ qua tất cả các lần thử bit bằng

nhau và t ạo sự quyết định ch ỉ dựa trên các bit không b ằng nhau c ủa phân tử hay không ?························································································································································································································································

17. Nếu bạn lặ p lại sự so sánh đã cho theo b ướ c 15 nhưng thay đổi B A, b ạncó mong đợ i đầu ra có cùng k ết quả hay không ?

····························································································································




····························································································································Chú ý: ph ần t ử A đượ c cố định t ại 1000 và ph ần t ử B thay đổ i.

18. Đưa phần tử A và B đến 1000 để xác định đầu ra A = B. Dùng b ộ đếm phầntử B để chia phần tử về 1100, 1010 và 1001. Quan sát. Chú ý: nhóm các ph ần t ử để so sánh là

Phần t ử B = 1100 1010 1001 Phần t ử A = 1000 1000 1000 K ế t quả = A < B A < B A < B

19. K ết quả bướ c 18 có làm rõ câu tr ả lờ i bướ c 16 không ?························································································································································································································································

V. K ẾT LUẬN1. Một bộ so sánh 4 bit có th ể tạo một quyết định về hai phần tử 4 bit.2. Một bộ so sánh t ạo ra các ch ỉ th ị A < B, A = B và A > B cho hai ph ần tử 4

bit.3. Một bộ so sánh t ạo quyết định giữa hai phần tử trên cơ sở cặ p bit mà chúng

không bằng nhau.4. Bộ so sánh dùng trong bài t ậ p này t ạo một quyết định vớ i mong đợ i đến đầu

vào phần tử A: A < B, A = B hay A > B.5. Có thể biết tr ướ c k ết quả sự so sánh t ừng cặ p bit của hai phần tử.

Documents

Tai Lieu Thi Nghiem Ky Thuat So