9

最 新 技 術 情 報Technology Update

FPGAベース・プロトタイピング・ソリューションHAPS-80

プロトタイプ完成までの期間を最短化

サイクル精度の高速FPGAベース・プロトタイピングによるSoCハードウェア / ソフトウェア・バリデーション

シノプシス FPGAベース・プロトタイピング・ソリューション担当プロダクト・マーケティング・ディレクタ Mick Posner

シノプシスは最新の第4世代 物理プロトタイピング・システムHAPS-80と、その機能を最大限に引き出すよう最適化したProtoCompilerを組み合わせることでプロトタイプ完成までの期間の最短化を支援しています。ハードウェア / ソフトウェア統合を迅速化する手段としてFPGAベース・プロトタイピングが注目を集めている理由について、シノプシスのFPGAベース・プロトタイピング・ソリューション担当プロダクト・マーケティング・ディレクタ、Mick Posnerがご説明します。

FPGAベース・プロトタイピング（物理プロトタイピング）とは、実機と同等の速度で動作するプロトタイプを作成して早期ソフトウェア開発、ハードウェア / ソフトウェア統合、システム・バリデーションに役立てるもので、システム・オン・チップ（SoC）デザインの機能検証を低コストで実施できます。

FPGAベース・プロトタイピングにはさまざまな利点があるため、多くの設計チームがこのテクノロジを導入するようになっています。また、すでに導入済みのチームは検証やリグレッション・テストといったタスクにもFPGAベース・プロトタイピングの適用範囲を拡大したいと考えています。さらに、これまではプロトタイピング・システムの容量不足から、デザインのごく一部しかプロトタイピングできないことがあったため、最新のプロトタイピング・システムに移行してデザインのより多くの部分をプロトタイピングしたいというニーズもあります。

また、製品の価値を決定づける要因としてソフトウェアの重要性が高まっており、これを受けてハードウェア / ソフトウェア統合プロセスの改善がこれまで以上に重視されるようになっています。しかしデザインに含まれるソフトウェアの量が増えていくと、システム検証は飛躍的に複雑になります。こうしたハードウェア / ソフトウェア統合の課題を解決するためのプラットフォームとして、多くの設計チームがFPGAベース・プロトタイピングを導入しています。

ただし、FPGAベース・プロトタイピングの利点を十分に理解していても、いざ導入しようとすると経験豊富なエンジニアでもいくつかの課題に直面します。一般的な問題としては、ASIC RTLからFPGAへのマッピング、大規模なデザインに対応するための物理プロトタイプの容量拡張、長時間を要するプロトタイプ開発、そして稼働中のプロトタイプのデバッグの難しさなどが挙げられます。

シノプシスのFPGAベース・プロトタイピング・ソリューションHAPS-80は 最 新 のXilinx®社 Virtex® UltraScale™ FPGAの 採 用 に よ り 最 大16億ASICゲートまでサポートし、最高のマルチFPGAパフォーマンスを達成しています。また、高可視性のデバッグ機能も内蔵しています（図1）。

HAPS-80は最高性能のサイクル精度（CA）モデルを提供し、実機と同等のI/Oを利用しながら幅広いソフトウェアを実行できるため、システム・バリデーション、コンプライアンス、インターオペラビリティ、ユーザー・エクスペリエンスなどのテストに利用できます。設計チームはハードウェアが完成する前にソフトウェア開発に着手してハードウェア / ソフトウェア・バリデーションを実行でき、テープアウト前にインターオペラビリティおよびコンプライアンス・テストを徹底的かつ完全に実行することができます。

設計チームはデザインのより多くの部分をプロトタイピングしたいと考えており、FPGAプロトタイピングの利用はムーアの法則をしのぐペースで拡

大しています。HAPS-80では容量が大幅に拡大しており、最大規模のSoCでも妥協することなくプロトタイピングが行えます。

最初のプロトタイプが完成するまでの期間とは、最初のRTLコードをFPGAに適した形に変換し、プロトタイピング・システムのブリングアップに成功するまでの期間を言います。通常、この工程では設計チームはコードを複数のFPGAに分割し、パフォーマンスを最適化する必要があります。

プロトタイピング経験のあるエンジニアがProtoCompilerツール・フローを使用すれば、8個のFPGAで構成されるシステムをHAPS-80に展開して最初のプロトタイプを完成させるのに2週間もかかりません。

HAPS-80は64個のFPGAまで容量を拡張でき、最大16億ASICゲートまで利用できます。デザインの規模が大きくなると準備時間も長くなるため、インクリメンタルなボトムアップ方式のアプローチが適しています。シノプシスの『FPGA-Based Prototyping Methodology Manual（FPMM）』

（http://www.synopsys.com/Prototyping/FPGABasedPrototyping/FPMM）では、プロトタイピングを成功させるアプローチのベスト・プラクティスについて詳しく説明しています。ProtoCompilerにはIPからSoCまでのインクリメンタル・フローが実装されており、ブロック単体からサブシステム、SoCへの統合までを少ない労力で完了できます。

シノプシスはプロトタイピング・ソリューションの両輪となるHAPSとProtoCompilerを協調ソリューションとして開発しており、HAPS-80システム固有のハードウェア機能を最大限に活用できるようにProtoCompilerソフトウェアを最適化しています。これにより、デバッグ可視性を高めた高速プロトタイピング環境を実現し、プロトタイプ完成までの期間を最短化できるようにしています。

図1. HAPS-80シリーズとProtoCompiler

Support Q

&A

検証

編S

upport Q&

Aフ

ィジ

カル

編S

upport Q&

A論

理合

成編

New

s Release

ニュ

ース

リリ

ース

What's N

ewin D

esignWare IP

?I ndustry Trend

Technology Update

最新

技術

情報

Success S

tory新

年の

ご挨

拶

後方互換性

デバッグ機能を内蔵

高いパフォーマンスを実現

10

前ページより続く

サイクル精度の高速FPGAベース・プロトタイピングによるSoCハードウェア / ソフトウェア・バリデーション

最大限の生産性を確保するため、HAPS-80とProtoCompilerは前世代のFPGAベース・プラットフォームHAPS-70との完全な後方互換性を維持しています。HAPS-70のユーザーは、HAPS-80を既存の環境に追加するだけで導入できます。これら2つのプラットフォームは共存可能なため、過去にプロトタイピングした変更不要なブロックをHAPS-70上に維持し、新規デザインをHAPS-80に追加するという使い方ができます。ProtoCompilerツール・フローと物理ハードウェアの両方が混在可能なため、HAPS-80の導入からプロトタイピング環境立ち上げまでの期間を最短化できます。

プロトタイピング・チームは往々にしてシステムのブリングアップおよび高いパフォーマンスの達成ばかりに注意が向き、デバッグの必要性に後から気付くことがあります。

従来世代のHAPSには「Deep Trace」と呼ばれるFPGAベース・システム

に対応した先進のデバッグ機能が用意されており、プロトタイピング・チームはデバッグ時に数秒間キャプチャを実行するだけで数千の信号にアクセスすることができました（図3）。

HAPS-80ではさらにデバッグ機能を充実させ、ハードウェア・プラットフォームにデバッグ機能を組み込んでいます。このため、デバッグはオプションではなく標準機能に含まれます。このアーキテクチャ変更により、先進のデバッグ機能がバック・グラウンドでシームレスに動作し、プロトタイピング・チームが設計開始時点でデバッグ機能を不要と判断した場合でも、これらのデバッグ機能をいつでもご利用いただけます。

内蔵デバッグ機能は効率に優れ、プロトタイピング設計フローへの影響も抑えることができます。シノプシスはHAPSの世代交代のたびにプロトタイピングにおけるデバッグ・アプローチの改良を重ねてきました。第4世代のHAPS-80はオフチップ・メモリーを実装しており、ここにデバッグで使用する膨大なデータ・セットを格納できます。このためプロトタイピング容量を圧迫することがなく、必要なFPGA容量を最小限に抑えることができます。

このフローでは、デバッグは完全に自動化されます。デバッグ・チームは必要な情報を選択するだけでよく、後はすべてProtoCompilerが実行してくれます。信号がマルチFPGAプロトタイプのどこにマッピングされていても、まるでシミュレータのようにソースRTLで信号を可視化できます。

プロトタイピング環境で最も必要とされるのは、サイクル精度での非常に高速な実行性能です。そして実機と同等のI/Oを利用して製品のソフトウェアをテストできる環境が要求されます。たとえばオペレーティング・システムは何時間もかけてブートするのではなく数分または数秒でブートする必要があります。サイクル精度でこのパフォーマンスを実現できるアプローチは、FPGAベース・プロトタイピング以外にありません。

高ゲート容量を達成するには複数のFPGAを使用する必要がありますが、この場合、FPGA間のインターコネクトがパフォーマンスのボトルネックとなる可能性があります。

HAPS-80は新しいピン・マルチプレクス機能の採用により、マルチFPGAアーキテクチャにおいても非常に高いパフォーマンスを実現しています。ProtoCompilerとHAPS-80が緊密に連携することで、ピン・マルチプレキシングを効率よくインプリメントしてすべてのプラットフォームで安定した実行可能イメージを作成できます。これにより、プロトタイプのデバッ

図2. HAPSでASICライクな設計自動化を実現するProtoCompiler

図3. ProtoCompiler RTL DebuggerのGUI

RTLソース・ビュー：RTL要素へのデバッグ

ポイント設定が簡単にでき、ハードウェア ステートをリアルタイムに表示

Tc lコンソール：デバッグ プロジェクト自動化のためのスクリプティング環境

デザイン階層ビュー：RTLソース ビューに表示するコンテキストを選択

ProtoCompiler

RTLコンパイル

事前分割

分割

システム配線

システム生成

事前マップ1

マップ1

Vivado®

P&R 1

レポート

合成、配置配線

スクリプト

2 n

n

n

2

2

分割制約

HDLソース

タイミング制約

ターゲットシステム仕様

配線制約

マルチデザイン機能

まとめ

11

詳細情報● プレスリリース：HAPS-80 http://www.synopsys.com/Company/PressRoom/Pages/haps80-news-release.aspx● ウェブページ：HAPS-80 http://www.synopsys.com/JP2/Prototyping/FPGABasedPrototyping/Pages/haps-80.aspx● ウェブページ：『FPGA-Based Prototyping Methodology Manual』 http://www.synopsys.com/Prototyping/FPGABasedPrototyping/FPMM● HAPSブログ：「Breaking the Three Laws」 https://blogs.synopsys.com/breakingthethreelaws/

著者紹介Michael（Mick）Posner：1994年シノプシス入社。現在はシノプシスのFPGAベース・プロトタイピング・ソリューション担当プロダクト・マーケティング・ディレクタ。これまで、シノプシスにてプロダクト・マーケティング、アプリケーション・コンサルタント、テクニカル・マーケティング・マネージャとして活躍。ブライトン大学（イギリス）にて電子 / 計算機工学の学士号を取得。

グにかかる時間が短縮され、パフォーマンスも向上し、設計作業により専念できるといった利点がもたらされます。

ProtoCompilerは、デザインのタイミング目標を満たすようにピン・マル チプレキシング方式の最適な組み合わせを自動的に選択します。ProtoCompilerのタイミング・ドリブン・フローとHAPS-80独自のピン・マルチプレキシング・テクノロジの組み合わせによって実現する高い性能により、テストを高速に実行できます。ProtoCompilerがハードウェア内部のピン・マルチプレキシング・オプションに関する知識を活かしてタイミングを満たす最適な構成を選択してくれるため、プロトタイピング・チームは構成の選択という複雑な作業から解放されます。

ProtoCompilerを用いた設計フローでは、複数のHAPSシステムをシームレスに連結できます。HAPSに内蔵されたスーパーバイザ・ファームウェアが複雑なクロック / リセット同期を管理してくれるため、ユーザーはマル チ・シ ス テ ム 構 成 で あ る か ど う か を 意 識 す る 必 要 が あ り ま せ ん。HAPS-80のハードウェアとProtoCompilerのツール・フローを組み合わせると、大規模なプロトタイピング・プラットフォームも短時間でシームレスに展開できます。

これらの重要な機能の数々を備えたHAPS-80システムによって提供されるデバッグ用の安定したプラットフォームと十分なパフォーマンスを活かすことで、最初のプロトタイプを最短期間で立ち上げて稼働させることができます。

HAPS-80は、複数のデザインを同一のプロトタイピング・プラットフォーム上でコンカレントに実行するマルチデザイン機能を新たにサポートしています。

この機能が効果を発揮する用途は、少なくとも2つ考えられます。1つはテストをなるべく短時間で完了したい場合で、1つのデザインを4または8インスタンス同時に実行します。複数のテストを同時に実行できるようにハードウェアを構成すると、テストを逐次的に実行した場合に比べ、スループットが格段に向上します。もう1つは、マルチユーザー環境で複数のチームが1つのHAPSシステムにアクセスしてリソースを共有するリモート共有構成としての使い方です（図4）。

物理プロトタイピングに多くの利点があることは広く知られるようになっていますが、現在使われているプロトタイピング・ツールはそのほとんどが内製ボードとサードパーティ・ボードを組み合わせて構成されており、ソフトウェア・ツールも汎用のものであるためハードウェア機能を最大限に活かすようには設計されていません。多くの場合、こうした環境では目的のデザインのプロトタイピングにとりかかる前に、まずプロトタイピング環境のデバッグから始める必要があります。こうしたプロトタイピング環境の維持には多くの時間とコストがかかります。また、デバッグ機能が用意されていないことや、パフォーマンスが十分でないといった問題もありました。

シノプシスのHAPS-80とProtoCompilerは、最初から連携を想定して設計されています。このスマートなアプローチによって実現した完全統合型の物理プロトタイピング環境では多くの処理が自動化され、パフォーマンスが最適化されるため、設計チームの直面する複雑さが軽減します。

この物理プロトタイピング環境には以下の特長があります。

● 最高性能のプロトタイプを最短期間で作成● フローへの影響を最小限に抑えた内蔵デバッグ機能により、最大限のデ

バッグ可視性を実現● 独自のピン・マルチプレキシング・テクノロジを統合し、マルチFPGA環

境における最高のパフォーマンスを達成● モジュラー型のスケーラブルな設計と抜群の容量により、IPからSoCへ

のプロトタイピングをサポート● HAPS-70システムとの後方互換性を維持し、システムおよびコンポーネ

ント・レベルでの混在が可能

図4. HAPS-80のマルチデザイン構成とリモート共有構成

当社は、厳格なハードウェア / ソフトウェア統合ならびにシステム・バリデーション・メソッドによる高品質で革新的な製品の提供をコミットしています。Baikal-T1はその成果であり、Imagination MIPS Warrior P5600 CPUをシリコン実装した世界初のチップです。Baikal-T1開発にあたってもそうですが、非常に短納期で高性能なASICプロトタイプを作成するにあたって、シノプシス社のHAPSシステムには非常に助けられています。HAPS-80が提供してくれる機能は、当社の今後の開発プロジェクトにも大きく貢献してくれるでしょう

Baikal Electronics社 CTOGregory Khrenov氏

マルチデザイン リモート共有

IP

サブシステム

SoC

Support Q

&A

検証

編S

upport Q&

Aフ

ィジ

カル

編S

upport Q&

A論

理合

成編

New

s Release

ニュ

ース

リリ

ース

What's N

ewin D

esignWare IP

?I ndustry Trend

Technology Update

最新

技術

情報

Success S

tory新

年の

ご挨

拶