46
TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION

TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

  • Upload
    hahuong

  • View
    217

  • Download
    0

Embed Size (px)

Citation preview

Page 1: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

Page 2: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

Page 3: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

1

2

3

4

5

I

I

I

I

I

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

Page 4: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

• INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO

• 1 CICLO, VARIAS INSTRUCCIONES EN DIFERENTES ETAPAS

• NUMERO DE ETAPAS DEPENDE DEL PROCESADOR

• OBJETIVO: TODAS LAS ETAPAS DUREN UN CICLO

• DURACION ETAPA: TIEMPO ETAPA MAS LENTA

• AUMENTA PRODUCTIVIDAD, NO TIEMPO DE EJECUCION

�������

Page 5: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

DISEÑO DE UN REPERTORIO DE INSTRUCCIONES PARA PIPELINE

• TODAS INSTRUCCIONES MISMA LONGITUD

• POCOS FORMATOS DIFERENTES

• MAQUINAS LOAD/STORE (0,2) (0,3)

• DATOS ALINEADOS EN MEMORIA. LEER UN DATO 1 ACCESO,NO DOS.

Page 6: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

DISEÑO DE UN REPERTORIO DE INSTRUCCIONES PARA DLX

• TODAS INSTRUCCIONES MISMA LONGITUD: 32 Bits

• POCOS FORMATOS DIFERENTES: 3 Formatos

– LD:

– ADD:– SALTOS:

• MAQUINAS LOAD/STORE (0,3)

• DATOS ALINEADOS EN MEMORIA.

Page 7: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

CONFLICTOS

• DETENCIÓN DE LA CADENA DEBIDO A INFLUENCIAS ENTREINSTRUCCIONES.

• ESTRUCTURALES. No hay suficientes recursos para ejecutar dosinstrucciones a la vez. Ejemplo: Acceso a memoria por búsqueda deinstrucción y por datos.

• CONTROL. Instrucciones de ruptura de secuencia. ¿Qué caminotomar?. Soluciones: bloqueos o predicciones.

• DEPENDENCIA DE DATOS. Instrucciones próximas usan datoscomunes. Dominio y rango.

Page 8: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

DEPENDENCIA DE DATOS

• DEPENDENCIA REAL. (RAW READ AFTER WRITE). Instrucciónutiliza datos (dominio) actualizados por la instrucción anterior (rango).

• ANTIDEPENDENCIA. (WAR WRITE AFTER READ). Instrucciónposterior actualiza su rango antes de que la actual pueda leer sudominio. Aparece en la ejecución fuera de orden y en cadenas coninstrucciones de diferente longitud.

• DEPENDENCIA DE SALIDA. (WAW WRITE AFTER WRITE).Instrucciones próximas comparten un mismo rango.

Page 9: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

IMPLEMENTANDO LA SEGMENTACION EN DLX

• ELIMINACIÓN DE RIESGOS ESTRUCTURALES

– 1) Rellenar la tabla de asignación de recursos.– 2) Comprobar los posibles conflictos.

– 3) Modificar el camino de datos para eliminar conflictos:• Añadir lógica de cálculo y comparación sencilla para liberar a la

Unidad Entera.• Añadir nuevas líneas de transmisión de datos.

• Duplicar recursos. Ejemplo registros.• Utilizar flancos de reloj para lectura/escritura de registros.

Page 10: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

PASOS BÁSICOS DE EJECUCIÓN

[ ]

( )

( )

O R O

O

O P

1 : M A R P C

:

2 : I R M M A R

3 : A R s 1

: 4 : B R s 2

5 : P C P C + 4

7 , 8 : A L U ( C ) A o p B I RA L U

L O A D 9 : M A R A + e x t I R

: S T O R E 1 0 : M D R B

S A L T O 1 1 : A L U P C + I R

1 2 : C O N D A 0

I F

I D

E X

Page 11: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

PASOS BÁSICOS DE EJECUCIÓN

[ ]

[ ]

( ) ( )

( )

O

O

1 3 : M D R M M A RL O A D

: 1 4 : M M A R M D RS T O R E

S A L T O 1 5 : I F C O N D P C A L U T E M P

1 6 : R d A L U C:

1 7 : R d M D R

M E M

W B

Page 12: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

IMPLEMENTANDO LA SEGMENTACION EN DLX

• ELIMINACIÓN DE RIESGOS ESTRUCTURALES– Tabla de asignación:

• Las columnas las componen todos los recursos relacionados con laejecución de instrucciones.

• Las filas están compuestas por las distintas etapas de ejecución delas instrucciones.

• Se marcan como ocupados las intersecciones columnas-filas quecorresponden a recursos ocupados en esa etapa.

• Mientras exista una columna con más de una marca, existe unconflicto estructural.

Page 13: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

[ ]

( )

( )

O R O

O

O P

:

I R M M A R

A R s 1

: B R s 2

P C P C + 4

A L U ( C ) A o p B I RA L U

L O A D M A R A + e x t I R

: S T O R E M D R B

S A L T O A L U P C + I R

C O N D A 0

M A R P C

I F

I D

E X

Page 14: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

Page 15: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � �� �� �

��

��

Page 16: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

[ ]

( )

( )

O R O

O

O P

M A R P C

:

I R M M A R

A R s 1

: B R s 2

P C P C + 4

A L U ( C ) A o p B I RA L U

L O A D M A R A + e x t I R

: S T O R E M D R B

S A L T O A L U P C + I R

C O N D A 0

I F

I D

E X

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 17: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 18: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � �� ��

� �

���

���

���

��

��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 19: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

[ ]

( )

( )

O R O

O

O P

M A R P C

:

I R M M A R

A R s 1

: B R s 2

P C P C + 4

A L U ( C ) A o p B I RA L U

L O A D M A R A + e x t I R

: S T O R E M D R B

S A L T O A L U P C + I R

C O N D A 0

I F

I D

E X

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 20: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 21: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � �� ��

� �

���

���

���

��

��

��

��

��

��

��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 22: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

[ ]

( )

( )

O R O

O

O P

1 : M A R P C

:

2 : I R M M A R

3 : A R s 1

: 4 : B R s 2

5 : P C P C + 4

7 , 8 : A L U ( C ) A o p B I RA L U

L O A D 9 : M A R A + e x t I R

: S T O R E 1 0 : M D R B

S A L T O 1 1 : A L U P C + I R

1 2 : C O N D A 0

I F

I D

E X

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 23: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

[ ]

[ ]

( ) ( )

( )

O

O

1 3 : M D R M M A RL O A D

: 1 4 : M M A R M D RS T O R E

S A L T O 1 5 : I F C O N D P C A L U T E M P

1 6 : R d A L U C:

1 7 : R d M D R

M E M

W B

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 24: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � �� ��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

OCUPACIÓN DE LOS RECURSOS

Page 25: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

IMPLEMENTANDO LA SEGMENTACION EN DLX

• ELIMINACIÓN DE RIESGOS ESTRUCTURALES

– Modificar el camino de datos para eliminar conflictos:

• Añadir lógica de cálculo y comparación sencilla para liberar a laUnidad Entera.

• Añadir nuevas líneas de transmisión de datos.• Duplicar recursos. Ejemplo registros.

• Utilizar flancos de reloj para lectura/escritura de registros.

Page 26: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

[ ]

( )

( )

O R O

O

O P

1 : M A R P C

:

2 : I R M M A R

3 : A R s 1

: 4 : B R s 2

5 : P C P C + 4

A L U ( C ) A o p B I RA L U

L O A D M A R A + e x t I R

: S T O R E M D R B

S A L T O A L U P C + I R

C O N D A 0

I F

I D

E X

[ ]←

I R M P C

P C P C + 4

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

LIBERACIÓN DE LOS RECURSOS

Page 27: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

+4

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir incrementador de PC y comunicación directa PC-Memoria

Page 28: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir incrementador de PC y comunicación directa PC-Memoria

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

+4

Page 29: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir incrementador de PC y comunicación directa PC-Memoria

Page 30: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Replicar registros necesarios para utilizarlos en distintas etapas: PC e

IR.

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

Page 31: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES• Replicar registros necesarios para utilizarlos en distintas etapas: PC e IR.

Page 32: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES• Replicar registros necesarios para utilizarlos en distintas etapas: PC e IR.

Page 33: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir comparador con 0

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

+4

==0 COND

Page 34: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir comparador con 0

Page 35: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir conexión desde MDR al Fichero de Registro

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

+4

==0 COND

Page 36: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir conexión desde MDR al Fichero de Registro

Page 37: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir conexión desde TMP al PC

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

+4

==0 COND

Page 38: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Incluir conexión desde TMP al PC

Page 39: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Escritura en el flanco de bajada para: A, B, TMP, MAR

Page 40: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

1

2

3

4

5

I

I

I

I

I

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

LECTURA ESCRITURA

Page 41: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Replicar registros C y MDR

Page 42: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

1

2

3

4

5

I

I

I

I

I

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

LECTURA REGISTRO C DE I2

ESCRITURA REGISTRO C POR I3

Page 43: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Replicar Fichero de registros

Page 44: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

���

���

���

����

� � � � � �� � � � ��� �� ���

��

� � ��

� �

��

� �

���

���

���

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

��

���

��

��

��� ���

���

��

��

��

���

��

��

� � �� ��

���

���

���

���

� ��

��

���

��

��

���

���

���

���

�� �� ��

���

���

���

��� ��� ��

ELIMINACIÓN DE RIESGOS ESTRUCTURALES

• Utilizar memoria cache separada para instrucciones y datos

Page 45: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

IMPLEMENTANDO LA SEGMENTACION EN DLX

• ELIMINACIÓN DE RIESGOS DE DATOS

– SOLUCIONES.

• SOFTWARE.– REORDENACIÓN.– INSTRUCCIONES NOP.

• HARDWARE.– BLOQUEOS DE LA CADENA.– BYPASS.

– EJEMPLOS.

Page 46: TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMASCOMPUTADORES

SEGMENTACION

IMPLEMENTANDO LA SEGMENTACION EN DLX

• ELIMINACIÓN DE RIESGOS DE DATOS. BYPASS

– Adelantar los resultados obtenidos por las unidades funcionales con el finde evitar posibles ciclos de bloque.

– Bypass en la ALU

– Generalización del Bypass