4
2015 8 10 GaN パワートランジスタ、 定格 1,200V 級、超低コスト化に成功 栃木県小山市若木町 1-23-15 株式会社パウデック Tel:0285-22-9986 http://www.powdec.co.jp/ 株式会社パウデック(社長 河合 弘治)は、独自の分極スーパージャンクション方式(PSJ注1) 注1) 注1) 注1) を採用した GaN パワートランジスタをサファイア基板上に作製し、このデバイスにより、 定格 1,200 V、オン抵抗 100 mΩ以下を達成しました。GaN 膜厚を従来比 1/5 1 μm(マイ クロメーター)と極薄とした結果、製造時間の短縮等により成膜コストは、従来の Si 基板上 に製造される 600 V GaN デバイスの成膜コストの 1/10 となる見通しを得ました。今後は実 装等の後工程の開発を進め、2017 年度中の実用化を目指します。 従来の標準技術では、 Si 基板上に GaN 成膜を行い、トランジスタを作製しています。この 方式は、Si 基板と素子との間の耐圧をかせぐために 5 μm 以上の GaN の厚膜が必要でした。 また、トランジスタの電流コラプス 注2) 注2) 注2) 注2) 抑制方式としてフィールド・プレート(FP注3) 注3) 注3) 注3) 法を 採用しています。FP 方式は Si 基板の使用が必須です。 今回、 FP 法に代わる PSJ 方式という強力なコラプス抑制技術を採用することにより、サフ ァイア基板を用いることが可能となりました。電気絶縁性のサファイア基板を用いることによ り、基板による耐圧の制約がなくなり GaN 厚みが約 1 μm と従来比 1/5 と極薄にすることが可 能になりました。また、耐圧は 6 kV まで確認できました。 サファイア基板上の GaN 成膜技術は LED 製造で用いられている確立された技術であり、 連続製造が可能です。一方、Si 基板上の GaN 成膜では毎回のリアクタ・クリーニングが必要 注4) 注4) 注4) 注4) であるとされています。従って、本方式は従来比 10 倍以上のスル―プット(製造速度) となり、成膜コストが低減されます。 サファイア基板は、放熱特性が Si 基板に比較して約 1/4 と低く、これがパワー素子に不向 きであるとされてきました。これに対し、今回、GaN 素子面をリード・フレームに直接接着 する(フェース・ダウン)方式を開発し、サファイア基板を介さずに放熱することで解決しま した。その結果、室温で冷却フィンなし、無風で 8 A 程度(~10 W)の連続通電 注5) 注5) 注5) 注5) に成功し ました。 従来、GaN デバイスは定格 600 V 以下の、低電圧の電力変換装置 注6) 注6) 注6) 注6) への適用が想定され てきていました。今回の成果は、PSJ 方式を用いることで GaN デバイスが、低コストを武器 Si-IGBT 注7) 注7) 注7) 注7) の領域である 600 V 以上の中電圧領域 注8) に進出可能であることを示しました。

2015 年8月10 日 パワートランジスタ、 PSJ_20150810.pdf注1)SJ ; (スーパージャンクション) : Si 製パワーMOS トランジスタで採用されて いる高耐圧・低オン抵抗化の手法。

Embed Size (px)

Citation preview

Page 1: 2015 年8月10 日 パワートランジスタ、 PSJ_20150810.pdf注1)SJ ; (スーパージャンクション) : Si 製パワーMOS トランジスタで採用されて いる高耐圧・低オン抵抗化の手法。

2015年 8月 10日

GaNパワートランジスタ、

定格 1,200V 級、超低コスト化に成功

栃木県小山市若木町 1-23-15

株式会社パウデック

Tel:0285-22-9986

http://www.powdec.co.jp/

株式会社パウデック(社長 河合 弘治)は、独自の分極スーパージャンクション方式(PSJ)

注1)注1)注1)注1)を採用した GaNパワートランジスタをサファイア基板上に作製し、このデバイスにより、

定格 1,200 V、オン抵抗 100 mΩ以下を達成しました。GaN膜厚を従来比 1/5の 1 µm(マイ

クロメーター)と極薄とした結果、製造時間の短縮等により成膜コストは、従来の Si 基板上

に製造される 600 V級 GaNデバイスの成膜コストの 1/10となる見通しを得ました。今後は実

装等の後工程の開発を進め、2017年度中の実用化を目指します。

従来の標準技術では、Si基板上に GaN成膜を行い、トランジスタを作製しています。この

方式は、Si基板と素子との間の耐圧をかせぐために 5 µm以上の GaNの厚膜が必要でした。

また、トランジスタの電流コラプス注2)注2)注2)注2)抑制方式としてフィールド・プレート(FP)注3)注3)注3)注3)法を

採用しています。FP方式は Si基板の使用が必須です。

今回、FP法に代わる PSJ方式という強力なコラプス抑制技術を採用することにより、サフ

ァイア基板を用いることが可能となりました。電気絶縁性のサファイア基板を用いることによ

り、基板による耐圧の制約がなくなり GaN厚みが約 1 µmと従来比 1/5と極薄にすることが可

能になりました。また、耐圧は 6 kVまで確認できました。

サファイア基板上の GaN 成膜技術は LED 製造で用いられている確立された技術であり、

連続製造が可能です。一方、Si基板上の GaN成膜では毎回のリアクタ・クリーニングが必要

注4)注4)注4)注4)であるとされています。従って、本方式は従来比 10 倍以上のスル―プット(製造速度)

となり、成膜コストが低減されます。

サファイア基板は、放熱特性が Si 基板に比較して約 1/4 と低く、これがパワー素子に不向

きであるとされてきました。これに対し、今回、GaN 素子面をリード・フレームに直接接着

する(フェース・ダウン)方式を開発し、サファイア基板を介さずに放熱することで解決しま

した。その結果、室温で冷却フィンなし、無風で 8 A程度(~10 W)の連続通電注5)注5)注5)注5)に成功し

ました。

従来、GaNデバイスは定格 600 V以下の、低電圧の電力変換装置注6)注6)注6)注6)への適用が想定され

てきていました。今回の成果は、PSJ 方式を用いることで GaN デバイスが、低コストを武器

にSi-IGBT 注7)注7)注7)注7)の領域である 600 V以上の中電圧領域注注注注8888))))に進出可能であることを示しました。

Page 2: 2015 年8月10 日 パワートランジスタ、 PSJ_20150810.pdf注1)SJ ; (スーパージャンクション) : Si 製パワーMOS トランジスタで採用されて いる高耐圧・低オン抵抗化の手法。

注1)SJ ; (スーパージャンクション) : Si製パワーMOSトランジスタで採用されて

いる高耐圧・低オン抵抗化の手法。

PSJ ;(分極スーパージャンクション) : GaN/AlGaN による分極効果を利用し、

GaNトランジスタ上にスーパージャンクションを形成する手法。弊社が特許取得。

注2)電流コラプス: 動作時に発生する高電界により、抵抗が増加して電流が減少する現

象。

注3)FP ;(フィールド・プレート) : ゲート近傍に発生する強電界を分割して緩和する

技術。GaNトランジスタで一般的に採用されており、導電性の Si基板および庇状の

ゲート電極で強電界を分散させる。

注4)リアクタ・クリーニング : Si基板と GaN が高温で反応し、Si/GaN 界面を劣化さ

せる。これを防ぐために、成膜前にリアクタの脱 GaN 化(リアクタのお掃除)が

必要である。スループットの低下とコスト増となる。

注5)連続通電 : オン抵抗が Rのトランジスタがゲート・オンのときには電流(I)が流

れて、発熱する。その発熱量は、I × I × R ワット(W)。今回の成果は同規模の

Siパワートランジスタよりも電流量が大きい結果です。

注6)600 V定格の電力変換装置 : 家電製品(冷蔵庫、etc)、小規模太陽光発電、自動車

の補機電源、コンピュータの DC/DC変換部等。

注7)IGBT : 絶縁性ゲート バイポーラ トランジスタ。Si製パワートランジスタの一種。

定格 600 V以上の電力変換装置に用いられている。

注8)中耐圧(~1200 V)の電力変換装置 : 重産業モーター用電源、エレベータ、メガ

ソーラー、風力発電、データ・センタ―内の直流配電、ワイヤレス電力伝送、自動車

パワートレイン等。

Page 3: 2015 年8月10 日 パワートランジスタ、 PSJ_20150810.pdf注1)SJ ; (スーパージャンクション) : Si 製パワーMOS トランジスタで採用されて いる高耐圧・低オン抵抗化の手法。

GaN PSJ トランジスタのチップ写真 標準パッケージ品(イメージ図)

Page 4: 2015 年8月10 日 パワートランジスタ、 PSJ_20150810.pdf注1)SJ ; (スーパージャンクション) : Si 製パワーMOS トランジスタで採用されて いる高耐圧・低オン抵抗化の手法。