PITANJA I ODGOVORI: 1.to je to mikroraunalo? Mikroraunalo je sloeni elektroniki digitalni sustav, namijenjen izvoenju programa u svrhu akvizicije ulaznih podataka, njihove obrade, te prezentacije izlaznih podataka (izraunatih vrijednosti) koji se sastoji od: mikroprocesora memorije ulazno izlaznih ureaja sabirnice 2.Nacrtajte blok shemu (openiti prikaz) mikroraunala.

3.to je to mikroprocesor? Mikroprocesor je elektroniki, digitalni, sloeni programski upravljivi sklop koji pribavlja, dekodira i izvrava instrukcije. 4.Nabrojite osnovne dijelove mikroprocesora i objasnite njihovu ulogu. Sastoji se od sklopova za rukovanje podacima i upravljakih sklopova. Sklopovi za rukovanje podacima sastoje se od:

registara ope namjene registri koji se koriste u aritmetiko logikim operacijama ALU elektroniki digitalni sklop namjenjen izvoenju aritmetikih, logikih i operacija s bitovima registra uvjeta ili status-registra (eng. flag register) registar u kojem pojedini bitovi predstavljaju indikatore vezane uz stanje procesora ili zadnje obavljene AL operacije kazala stoga (eng. stack pointer) registar namijenjen adresiranju stoga adresnih i pomonih registara registri namijenjeni adresiranju memorije i uporabi pri dohvatu i izvoenju instrukcija Upravljaki sklopovi: programsko brojilo (eng. program counter) registar koji pokazuje ne adresu instrukcije koje je slijedea na redu za izvoenje instrukcijski registar registar u kojem se pohranjuje operacijski kod instrukcije koja se upravo izvodi upravljaka jedinica (automat) elektroniki digitalni sklop koji generira upravljaku sekvencu za zadanu (uitanu instrukciju) sklopovi za vremensko voenje sklopovi koji generiraju sinhronizirajue vremenske signale potrebne za rad sekvencijalnih digitalnih sklopova U poetku se koristio u terminalima, kalkulatorima i komunikacijskim ureajima, zatim je postao centralna komponenta osobnih raunala, a danas ga nalazimo u gotovo svim segmentima ivota (mikrovalne i ostale penice, televizori, glazbene linije i sl.) 5.to je to instrukcijski skup mikroprocesora? Instrukcijski skup mikroprocesora je skup svih instrukcija koje mikroprocesor raspoznaje, a koje se jo nazivaju i strojnim instrukcijama. Strojne instrukcije su numeriki kodirane svaka instrukcija predstavljena je svojim numerikim kodom koji se naziva operacijski kod ili skraeno op kod. Sve instrukcije se mogu podijeliti u tri (etiri) osnovne skupine: instrukcije transfera (instrukcije za prijenos podataka) instrukcije transformacija (aritmetiko-logike instrukcije, instrukcije za obradu podataka) instrukcije za kontrolu toka (instrukcije grananja) (kontrolne instrukcije npr. instrukcije za upravljanje prekidima i sl.) 6.to je to operacijski kod? Strojne instrukcije su numeriki kodirane svaka instrukcija predstavljena je svojim numerikim kodom koji se naziva operacijski kod ili skraeno op kod. 7.to je to programski model? Strojne instrukcije imaju jasno definiranu funkciju i sklopove nad

kojima tu funkciju izvode. Ponekad je za izvoenje funkcije nuno i vie sklopovlja nego to je spomenuto u samoj instrukciji, ali samo oni sklopovi i funkcije izravno definirani strojnim instrukcijama ulaze u programski model. Skup svih funkcija i sklopova spomenutih u instrukcijskom skupu ini programski model mikroprocesora. 8.Objasnite Mooreov zakon? Formuliran je 1964 godine G.E.Moore, direktor istraivanja tvrtke Fairchild Semiconuctor Glasi: Broj komponenti na integriranim krugovima eksponencijalno raste tijekom vremena (cca. udvostruuje se svake dvije godine) 9.Objasnite razlog zbog kojeg se u implementaciji elektronikih digitalnih raunala koristi binarni brojevni sustav? Zato binarni brojevni sustav za raunala? Model pretpostavlja da je monije ono raunalo koje u jednom koraku moe pohraniti ili obaviti operaciju s veim operandima (analogija s 8-bitnim, 16-bitnim, 32-bitnim arhitekturama) Najvea vrijednost operanda je N Nastojimo postii to vei N (jer on predstavlja snagu raunala) za to manju cijenu 10.Koja su svojstva pozicijskih brojevnih sustava? Pozicijski brojevni sustav Ima bazu Koristi ogranieni broj znamenki (0baza-1) Pozicije se numeriraju s desna na lijevo, poevi od 0, i indeks pozicije je ujedno i eksponent baze na toj poziciji Vrijednost znamenke ovisi o poziciji na kojoj se nalazi Dekadski i binarni brojevni sustavi su pozicijski brojevni sustavi Zbrajanje u pozicijskom brojevnom sustavu Jednako bez obzira na bazu 11.Objasnite Flynnovu klasifikaciju arhitektura. M.J.Flynn, 1966 klasificira arhitekture prema paralelizmu u instrukcijskom toku i toku podataka. Paralelizam u instrukcijskom toku mogunost arhitekture da u istom trenutku obavlja jednu ili vie instrukcija Paralelizam u podatkovnom toku mogunost arhitekture da u jednom trenutku obavlja skalarne ili vektorske operacije. Handler, 1974 proiruje Flynnovu klasifikaciju arhitektura novom dimenzijom koja govori o tome da li su podaci bit-orijentirani ili su word-orijentirani. 12.Objasnite SISD (Single Instruction stream, Single Data stream) arhitekturu. Single Instruction stream Single Data stream

Sekvencijalna arhitektura sa skalarima kao argumentima operacija. Ne koristi paralelizam ni u kojem obliku. Osnovna von Neumannova arhitektura 13.Objasnite MISD (Multiple Instruction stream, Single Data stream). Multiple Instruction stream Single Data stream protona raunala sa skalarima kao argumentima operacija paralelizam u instrukcijskom toku uspostavlja se upotrebom cjevovda (eng. pipeline)

Primjer:dohvati instrukciju 2ns dekodiraj instrukciju 1ns dohvati operande 4ns izvri instrukciju - 2ns upis rezultata 1ns Izvravanje instrukcija u neprotonoj strukturi bi trajalo 10ns po instrukciji, a u protonoj je efekt kao da izvravanje traje 4ns. 14.Skicirajte izvoenje instrukcija u protonoj arhitekturi.

15.Objasnite SIMD (Single Instruction stream, Multiple Data stream). Single Instruction stream Multiple Data stream Matrina raunala Nekoliko ALU-a rade pod nadzorom jedne upravljake jedinice i izvravaju iste instrukcije nad vektorskim operandima 16.Objasnite MIMD (Multiple Instruction stream, Multiple Data stream). Multiple Instruction stream Multiple Data stream multiprocesorski sustavi ili sustavi s cjevovodom i vie ALU-a problemi koji se rjeavaju vezani su uglavnom uz ubrzanja

meuprocesorske komunikacije i komunikacije procesora s memorijom. 17.Kako dijelimo arhitekture prema strukturi instrukcijskog seta? CISC Complex Instruction Set Computer U ranim danima raunarske industrije programiranje je uglavnom bilo na nivou strojnog jezika i zbog toga se nastojalo obaviti to vie posla svakom pojedinom strojnom instrukcijom RISC Reduced Instruction Set Computer Razvojem strojnih jezika vieg nivoa pokuava se optimizirati hardware kako bi se generirani strojni kod izvravao maksimalno efikasno i brzo dovodi do smanjenja kompleksnosti strojnih instrukcija u korist njihovog efikasnijeg izvravanja Izvoenje manje kompleksnih instrukcija je lake paralelizirati koritenjem cjevovoda (eng. pipeline) 17.Objasnite razliku izmeu navedenih arhitektura. CISC Complex Instruction Set Computer U ranim danima raunarske industrije programiranje je uglavnom bilo na nivou strojnog jezika i zbog toga se nastojalo obaviti to vie posla svakom pojedinom strojnom instrukcijom RISC Reduced Instruction Set Computer Razvojem strojnih jezika vieg nivoa pokuava se optimizirati hardware kako bi se generirani strojni kod izvravao maksimalno efikasno i brzo dovodi do smanjenja kompleksnosti strojnih instrukcija u korist njihovog efikasnijeg izvravanja Izvoenje manje kompleksnih instrukcija je lake paralelizirati koritenjem cjevovoda (eng. pipeline) 18.to se smatra von Neumannovom arhitekturom? A.W. Burks, H.H. Goldstine i J. von Neumann: Uvodna rasprava o logikom oblikovanju elektronikog raunalskog ureaja, 1946 opa namjena i potpuno automatsko izvoenje programa osim podataka za raunanje raunalo mora pohranjivati i meurezultate mora imati sposobnost pohrane programa instrukcije su svedene na numeriki kod tako da se instrukcije i podaci mogu pohranjivati na jedak nain u memoriji. mora imati jedinicu koja slui za obavljanje aritmetikih operacija mora imati jedinicu koja razumije instrukcije (upravljaka jedinica) mora imati mogunost komunikacije s vanjskim svijetom (U/I) nekoliko osnovnih svojstava von Neumannova raunala:

binarni brojevni sustav operandi duljine 40 bita (12 decimalnih mjesta) Sastoji se od procesora(UJ+ALU), memorije, i U/I ureaja 19.Nacrtajte i objasnite model von Neumannove arhitekture mikroraunala.

20.Navedite faze i aktivnosti koje se u njim odvijaju, pri izvravanju instrukcija? PRIBAVI iz memorije se ita instrukcija koja je na redu za itanje uveava se PC tako da pokazuje na instrukciju koja neposredno slijedi dekodiranje IZVRI generira se niz kontrolnih signala kako bi se izvrila instrukcija 21.to se podrazumijeva pod pojmom von Neumannovo usko grlo i koji su naini rjeavanja tog problema? Von Neumannovo usko grlo je spojnica CPU-Memorija zbog injenice da sve instrukcije i svi podaci koji dolaze u procesor moraju proi kroz taj spojni put. U dananjim raunalima posebno je izraeno zbog sporijeg rada memorije od CPU-a, ime je ozbiljno ugroena efektivna brzina CPU-a. Problem se moe smanjiti koritenjem predmemorije (eng. cache) ili odvojenih memorija za programe i podatke (Harvard architecture). 22.to su to i emu slue registri ope namjene? Registri ope namjene (R1, R2, R3 i R4) 8-bitni registri koji sudjeluju u aritmetikim i logikim operacijama, te kao adresni registri. 23.to je to i emu slui registar uvjeta (eng. flag register)? Registar zastavica (flag registar) registar u kojem se nalaze indikatori statusa C, Z i I

24.to je to i emu slui kazalo stoga (eng. stack pointer)? SP kazalo stoga 16 bitni registar koji sadri adresu prvog slobodnog mjesta na stogu. 25.to je to i emu slui instrukcijski registar IR instrukcijski registar, 8 bitni, sadri operacijski kod instrukcije koja se trenutno izvodi 26.to je to i emu slui upravljaka jedinica? Upravljaka jedinica (UJ) je elektroniki digitalni sklop koji generiranjem slijeda (sekvence) mikroinstrukcija upravlja svim dijelovima mikroprocesora i mikroraunala u svrhu pribavljanja, dekodiranja i izvravanja strojnih instrukcija. 27.to je to i emu slui programsko brojilo (eng. Program Counter)? programsko brojilo (eng. program counter) registar koji pokazuje ne adresu instrukcije koje je slijedea na redu za izvoenje. 28.to je to i emu slui aritmetiko logika jedinica (ALU)? Aritmetiko logika jedinica (eng. Arithmetic Logical Unit) je upravljivi elektroniki, digitalni sklop namijenjen obavljanju aritmetikih i logikih operacija, te operacija s bitovima, nad cjelobrojnim operandima. 29.to je to i emu slui interna sabirnica mikroprocesora? Sabirnica koja povezuje elemente mikroprocesora (registre, ALU...) i nalazi se unutar mikroprocesora tj. na samom chipu. 30.Navedite osnovne skupine instrukcija? Instrukcije transfera: Instrukcije transformacija: Instrukcije kontrole toka: Kontrolne instrukcije: 31.Navedite osnovne elemente asemblerskog jezika? Asemblerske instrukcije (mnemonici) Asemblerske direktive Simboli Labele Komentari Asemblerski program izvorni kod (eng. source code) Asembler dananji asembleri su mahom realizirani kao tablini asembleri kod kojih veze izmeu asemblerskih i strojnih instrukcija nisu upisane u programski kod, ve u posebnu tablicu. 32.to je to asemblerska instrukcija? Asemblerske instrukcije (mnemonici) instrukcije strojnog jezika zapisane u ovjeku razumljivom i lako pamtljivom obliku. 33.to je to asemblerska direktiva? Asemblerske direktive razne upute asembleru, namijenjene tumaenju i izvoenju od strane asemblera tijekom postupka prevoenja u strojni kod. 34.U emu se razlikuju asemblerska instrukcija i asemblerska direktiva?

Asemblerske instrukcije (mnemonici) instrukcije strojnog jezika zapisane u ovjeku razumljivom i lako pamtljivom obliku. Asemblerske direktive razne upute asembleru, namijenjene tumaenju i izvoenju od strane asemblera tijekom postupka prevoenja u strojni kod. 35.to su to i emu slue simboli? Simboli alfanumeriki niz znakova koji tijekom postupka prevoenja, na mjestu definicije, poprima odreenu konstantnu vrijednost, koju zamjenjuje u postupku prevoenja na mjestima koritenja. 36.to je to i emu slui labela? Labele simbolike oznake memorijske adrese (simbol), dobivaju vrijednost adrese na koju e biti smjetena prva strojna instrukcija koja se nalazi iza labele 37.to je to asembliranje? Postupak prevoenja strojnog koda u asemblerski naziva se asembliranje. 38.to je to disasembliranje? Disasembliranje je inverzan postupak postupku asembliranja, odnosno prevoenje strojnog koda u izvorni kod. Ovaj postupak je u stanju samo rekonstruirati one informacije koje se pretvaraju u strojni kod (gube se simboli i komentari). Postupak disasembliranja provodi program koji se zove disasembler. 39.to je to poetno stanje mikroprocesora? Kao i svaki automat, mikroprocesor mora imati definirano poetno stanje Poetno stanje definira skup svih vrijednosti koje pojedini elementi mikroprocesora poprimaju, a koje su nune za ispravno pokretanja rada procesora U naem modelu mikroprocesora poetno stanje definira poetnu vrijednost PC-a (0x0000) i interno stanje UJ na poetak faze pribavi, ovo je ujedno minimalna koliina informacija koje mora sadravati poetno stanje nekog mikroprocesora. 40.Opiite postupak dohvata operacijskog koda instrukcije u modelu mikroprocesora.? Dohvat operacijskog koda instrukcije (faza pribavi) je zajednika (identina) za sve instrukcije Sadraj PC-a (u ovom primjeru 0x0000) kopira se u dva koraka (PCL- >MARL, PCH>MARH) u MAR [PC->MAR] Sadrajem MAR-a adresira se memorija i ita podatak na toj adresi te ga se sprema u MDR (u ovom primjeru vrijednost 0x02 sa adrese 0x0000) [M[MAR]->MDR] Iz MDR-a podatak se kopira u IR, te se PC uveava za 1 (u ovom primjeru na 0x0001) [MDR->IR] 41.to je to i emu slui dijagram stanja na sabirnicama? Prikazuju komunikaciju procesora s drugim komponentama raunala preko adresne (eng. address bus), podatkovne (eng. data bus) i upravljake (eng. control bus) sabirnice Temeljem uvida u stanja na sabirnici moemo zakljuivati o aktivnosti mikroprocesora i raunala, te rekonstruirati procese u koje ne moemo imati izravan uvid (procesi unutar mikroprocesora)

Dogaaje na sabirnici dijelimo u cikluse, poput ciklusa itanja i ciklusa pisanja 42.Nacrtajte ciklus itanja na sabirnici modela mikroprocesora?

(1) Procesor postavlja adresu na adresnu sabirnicu, te signalizira R/W signalom da se radi o operaciji itanja (2) Procesor signalizira da je adresa postavljena na adresnu sabirnicu signalom address strobe (AS), to aktivira memoriju na podatkovnoj sabirnici nedefiniranom vrijednou (3) Memorija postavlja traeni podatak na podatkovnu sabirnicu (4) Procesor ita podatak s podatkovne sabirnice (5) Procesor zavrava ciklus itanja deaktivacijom AS signala

43.Nacrtajte ciklus pisanja na sabritnici modela mikroprocesora?

(1) Procesor postavlja adresu i podatak na adresnu odnosno podatkovnu sabirnicu, te signalizira R/W signalom da se radi o operaciji pisanja (2) Aktivacijom AS signala procesor signalizira memoriji da su adresa i podatak za upis spremni (3) Memorija prihvaa podatak s podatkovne sabirnice (4) Procesor oznaava kraj ciklusa pisanja deaktivacijom AS signala (5) Ciklus upisa je gotov i moe zapoeti novi sabirniki ciklus 44.to su to adresni naini? Adresni nain (eng. address mode) je nain na koji se upravljakoj jedinici definira mjesto s kojeg pribavlja instrukcije (programski adresni nain) ili operande (podatkovni adresni nain). Adresni naini dijele se na: Programske Podatkovne 45.Objasnite razliku izmeu programskih i podatkovnih adresnih naina (eng. address modes). Programski adresni nain opisuje na koji nain se procesoru moe kazati da skoi na neku instrukciju i od nje nastavi dalje izvravanje programa, Podatkovni adresni nain opisuje na koji nain se procesoru kazuje gdje se nalazi operand za operaciju zadanu instrukcijom (LD, ADD...). 46.Objasnite programski direktni adresni nain (eng. direct address mode). DIREKTNI adresa je navedena direktno u sklopu instrukcije AVR: JMP xxxx i CALL xxxx MP: JP xxxx i CALL xxxx 47.Objasnite programski indirektni adresni nain (eng. indirect address mode).

INDIREKTNI adresa se nalazi u nekom od registara (za AVR ujedno i primjer implicitnog adresiranja jer nema operanda ve se zna da se adresa nalazi u Z registru) AVR: IJMP, ICALL MP: JP RaRb, CALL RaRb 48.Objasnite programski relativni adresni nain (eng. relative address mode). RELATIVNI (ODNOSNI) adresa se izrauna tako da se na trenutnu vrijednost registra PC doda vrijednost operanda (xxxx moe biti i pozitivan, ali i negativan broj) AVR: RJMP xxxx, RCALL xxxx MP: 49.Objasnite i skicirajte usputno (eng. immediate) adresiranje. Operand je zadan u sklopu instrukcije, adresira ga se usputno sadrajem Program Counter-a AVR: LDI Rd, xx MP: LD Rd, xx

50.Objasnite registarski direktni adresni nain (eng. register direct address mode). Instrukcije koje adresiraju samo registre. Kod AVR-a i MP imamo instrukcije koje ukljuuju 1 operand (INC Rd) ili 2 operanda (ADD Rd, Rr). 51.Objasnite implicitni adresni nain (eng. implicite address mode). Instrukcije koje nemaju argumente tj. argumenti se podrazumijevaju AVR: LPM (gdje se podrazumijeva da je R0MDR). 110.Napiite korake potrebne za ciklus upisa u memoriju u modelu mikroprocesora (MDR->M[MAR])

111.Objasnite upravljanje zastavicama u modelu mikroprocesora. ALU u modelu mikroprocesora koristi 6 bitova za kodiranje operacija kako je to objanjeno u poglavlju o ALU. Osim ovih 6 bitova koriste se i bitovi za upravljanje zastavicama: Cw bit kojim se omoguuje upis vrijednosti u C zastavicu Cs bit kojim se bira izvor vrijednosti koja e biti upisana u C zastavicu: 0-ALU, 1-bit Cv upravljake rijei Cv bit koji e biti postavljen u C zastavicu ako je Cs=1 Zw bit kojim se omoguuje upis vrijednosti u Z zastavicu (iskljuivi izvor je ALU) Iw bit kojim se omoguuje upis vrijednosti u I zastavicu (iskljuivi izvor je upravljaka rije) Iv bit koji se upisuje u I zastavicu

112.Napiite mikrokod za fazu pribavi za model mikroprocesora.

113.Napiite mikrokod za izvrenje istrukcije CP Ra, Rb modela mikroprocesora.

114.Napiite mikrokod za izvrenje instrukcije JP Z, 0xHHLL modela mikroprocesora.

115.to je to prekid (eng. interrupt)? Prekid (eng. interrupt) je naziv za asinkroni dogaaj koji aktivira privremeni prijenos upravljanja s tekueg programa na drugi program koji je namijenjen posluivanju prekida, te na taj nain omoguavaju brz i efikasan odgovor na zahtjeve vanjskih ureaja. 116.to je to maskiranje prekida? Maskiranje prekida je mogunost mikroprocesora da ignorira odreene prekide. Takvi prekidi se, prirodno, nazivaju maskirajui prekidi. Prekidi koje nije mogue maskirati nazivamo nemaskirajui prekidi (eng. non maskable interrupts, NMI). Maskiranjem prekida upravlja mikroprocesor tijekom izvoenja prekidnog programa ili programski kod preko odgovarajuih strojnih instrukcija (EI, DI u modelu mikroprocesora) 117.to je to iznimka (eng. exception)? Iznimke (eng. exception) predstavlja proirenje prekidne logike, a kod suvremenih procesora objedinjuju: prekide nastale od strane vanjskih (perifernih) ureaja klasini prekidi (eng. interrupts) prekide nastale zbog greaka pri obavljanju instrukcija, kao npr: greka pri adresiranju (pokuaj adresiranja memorijske lokacije koja ne postoji, pokuaj adresiranja memorijske lokacije koju program koji se izvodi ne smije adresirati i sl.) greka zbog dijeljenja s nulom greka zbog pokuaja izvoenja privilegirane instrukcije u korisnikom nainu prekide izazvane instrukcijom (instrukcijama) koja je namijenjena prebacivanju procesora u stanje identino stanju obrade vanjskog prekida (primjer: instrukcije koje slue za pokretanje potprograma koji se obavljaju u nadglednom nainu - potprogrami operativnog sustava). 118.Navedite sve mogue grupe izvora iznimki (eng. exception)? 119.Kako dijelimo prekide obzirom na mogunost njihovog onemoguavanja (maskiranja)? Objasnite. maskirajui-vrsta hardverskog prekida koji se moe privremeno onemoguiti (maskirati) kad program zahtijeva punu pozornost mikroprocesora. Mikroprocesor moe odluiti dali e odgovoriti na zahtjev ili nee, tj. moe ignorirati interrupt nemaskirajui- hardverski prekid zaobilazi i ima prednost pred zahtjevima za prekid stvorenih softverom, tipkovnicom i drugim slinim ureajima. Nemaskirajui prekid ne moe se zaobii (maskirati) drugim zahtjevima usluge. Izdaje se mikroprocesoru samo u katastrofalnim okolnostima poput teke memorijske pogreke ili gubitka energije. Mikroprocesor ne moe ignorirati zahtjev za prekidom pr. Reset, Restart 120.to su to prekidne linije? Prekidne linije (IRQ, IRQACK) su linije upravljake sabirnice kojima vanjski ureaji zahtijevaju prekid (IRQ) i kojima procesor signalizira prihvat zahtjeva za prekid (IRQACK). Broj ovih linija varira od procesora do procesora.

U sluaju da imamo vie U/I ureaja nego prekidnih linija, tada je potrebno odrediti koji U/I ureaj je prouzroio prekid. To se radi na jedan od dva naina: metodom prozivanja prekida mikroprocesor proziva jedan po jedan ureaj pokuavajui ustanoviti koji od njih je zahtijevao prekid metodom vektorskog prekida ureaj koji je izazvao prekid na neki nain postavlja svoju identifikaciju koja omoguava direktan poziv prekidnog programa namijenjenog obradi ba njegovog zahtjeva. 121.to je to sabirniki ciklus potvrde prekida? Sabirniki ciklus potvrde prekida je elementarni ciklus dogaaja na sabirnici kojim se ureaju koji je zahtijevao prekid signalizira prihvat prekida, te u kojem se koritenjem unaprijed definiranog protokola razmjenjuju informacije nune za obradu zahtjeva za prekid. 122.Nacrtajte i objasnite shematski prikaz odnosa prekinutog i prekidnog programa.

123.Nabrojite i opiite postupke koje mikroprocesor poduzima kako bi obradio prekid kad detektira zahtjev za prekid. Postupak obrade prekida od strane mikroprocesora: Periferni ureaji alju mikroprocesoru zahtjev za prekid (vano je uoiti da je ovaj dogaaj asinkron i da se moe dogoditi u bilo kojem trenutku) Ako mikroprocesor prihvaa prekid (prihvaa ga uvijek ako prekid nije maskiran) odgovara signalom potvrde prekida Poto zavri s izvoenjem tekue instrukcije procesor maskira dalje prekide iste ili nie razine, pohranjuje sadraj PC-a na stog i pokree prekidni program. Na poetku prekidnog programa potrebno je pohraniti sadraj svih radnih i statusnih registara (programskim kodom). Na kraju prekidnog programa obnavlja se sadraj svih radnih i statusnih registara (programskim kodom), omoguuju se maskirani prekidi i vri se povratak u prekinuti program. Primjer, prekidni sustav modela mikroprocesora: Ugradnja prekidnog sustava u prezentirani model mikroprocesora zahtjeva odreene dorade u hardveru i mikrokodu. Dodajemo bistabil u kojem e se pamtiti zahtjev za prekidom dok ga procesor na bude mogao obraditi (ako nije maskiran), te bit u upravljakoj rijei (Ir) za njegovo resetiranje. Prekidni sustav modela mikroprocesora tvori: zastavica I kojom se prekidi maskiraju/demaskiraju

linije upravljae sabirnice IRQ i IRQACK bitovi upravljake rijei Iwe, Iv, Ir i bistabil za pamenje zahtjeva za prekidom 124.Koji postupci se koriste za detektiranje ureaja koji je prouzroio prekid ako je vie ureaja spojeno na istu liniju prekida? prozivanja prekida- mikroprocesor proziva jedan po jedan ureaj pokuavajui ustanoviti koji od njih je zahtijevao prekid-metodom

-metodom vektorskog prekida- ureaj koji je izazvao prekid je dao zahtjev i na na sabirnicu postavio svoj kod iz kojeg se moe generirati adresa prekidnog programa automatski tj. on na neki nain postavlja svoju identifikaciju koja omoguava direktan poziv prekidnog programa namijenjenog obradi ba njegovog zahtijeva

125.Opiite prekidni sustav modela mikroprocesora. Prekidni sustav modela mikroprocesora tvori: zastavica I kojom se prekidi maskiraju/demaskiraju linije upravljae sabirnice IRQ i IRQACK bitovi upravljake rijei Iwe, Iv, Ir i bistabil za pamenje zahtjeva za prekidom 126.Nacrtajte dijagram sabirnikog ciklusa potvrde prekida za model mikroprocesora.

127.Napiite postupak zahtjevanja i obrade prekida u modelu mikroprocesora.

128.to je to memorija? Raunalna memorija je elektroniki digitalni sklop namijenjen pohrani instrukcija i podataka tijekom izvoenja programa, izravno vidljiv u adresnom prostoru procesora. (Napomena: nuno je razlikovati memoriju od sustava za pohranu (eng. storage) koji po nainu rada zapravo ne spadaju u memorije, nego u ulazno izlazne (U/I, I/O) ureaje). 129.Koja je osnovna podjela memorija obzirom na mogunost promjene njihova sadraja?

Osnovna podjela memorija obzirom na mogunost promjene njihovog sadraja: memorija sa promjenjivim sadrajem RAM eng. Random Access Memory ispisna memorija ROM eng. Read Only Memory uglavnom ispisna memorija PROM eng. Programmable Read Only Memory EPROM eng. Erasable Programmable Read Only Memory EEPROM eng. Electricaly Erasable Programmable Read Only Memory 130.to je to RAM? RAM je oznaka kojom se uglavnom oznaava glavna ili radna memorija mikroraunala. Slobodni pristup (eng. random access) znai da se svakoj adresi moe direktno pristupiti, za razliku od memorija koje imaju slijedni (eng. sequential) pristup. Gubi sadraj gubitkom napajanja. U ovoj memoriji se nalazi veina programa koji mikroprocesor izvrava, te meurezultati i rezultati obrada. Ciklusi pisanja i itanja su simetrini (jednako brzi, obavljaju se elektrinim putem). 131.to je to ROM? ROM je oznaka za memoriju kojoj se jednako kao i RAM memoriji moe pristupati izravno (vrijeme pristupa ne zavisi od adrese kojoj se pristupa), ali se sadraj s pojedine lokacije moe samo itati. Ciklusi pisanja i itanja su izrazito asimetrini (upis podataka je obavljen pri proizvodnji u tvornici). 132.to je to PROM? Skupina uglavnom ispisnih memorija predstavlja memorije kojima je namjena vrlo slina ROM memoriji, ali se daju programirati (jednokratno PROM ili viekratno EPROM, EEPROM) od strane korisnika, ne gube sadraj gubitkom napajanja. Ciklusi pisanja i itanja su asimetrini (upis traje due, zahtjeva vee napone, sporiji je, kod EPROMa je potrebno vaditi memoriju iz sklopa u kojem se nalazi). 133.to je to EPROM? 134.to je to EEPROM? 135.Na koji nain se dijeli RAM obzirom na konstrukciju osnovne elije? Obzirom na izvedbu memorijske elije, RAM memoriju dijelimo na: Dinamiki RAM (DRAM) pamti bit na osnovi kapacitivnosti tj. naboja u kondenzatoru treba manje tranzistora od SRAM-a za isti kapacitet jeftiniji od SRAM-a za isti kapacitet zahtjeva osvjeavanje sporiji od SRAM-a vea potronja od SRAM-a

najee koriten za glavnu radnu memoriju u mikroraunalima Statiki RAM (SRAM) "pamti" koristei bistabile treba vie tranzistora od DRAM-a za isti kapacitet skuplji od DRAM-a za isti kapacitet bri od DRAM-a manja potronja od DRAM-a najee koriten za predmemoriju (eng. cache) i glavnu memoriju ureaja kod kojih je niska potronja od iznimnog znaaja. 136.Usporedite svojstva statikog (SRAM) i dinamikog (DRAM) RAM-a? 137.Koja su dobre, a koje su loe strane statikog RAM-a (SRAM)? 138.Koje su dobre, a koje su loe strane dinamikog RAM-a (DRAM)? 139.Za to se uglavnom koristi dinamiki RAM (DRAM)? Najee koriten za glavnu radnu memoriju u mikroraunalima 140.Za to se uglavnom koristi statiki RAM (SRAM)? najee koriten za predmemoriju (eng. cache) i glavnu memoriju ureaja kod kojih je niska potronja od iznimnog znaaja 141.Nacrtajte principijelnu shemu osnovne elije dinamikog RAM-a (DRAM) i objasnite njeno funkcioniranje, te probleme koji se javljaju kod DRAM-a.

Kondenzator moe imati dva stanja: nabijen vrijednost 1 ispranjen vrijednost 0 Problemi kod koritenja kondenzatora kao memorijskog elementa: spontano curenje (eng. leak) naboja iz kondenzatora, zbog ega je nuno osvjeavanje pohranjenog sadraja, koje se izvodi na nivou retka memorijskog polja. detektiranje naboja u kondenzatoru izaziva njegovo pranjenje problem destruktivnog itanja. Kod uglavnom ispisnih memorija koriste se druge tehnike za realizaciju prospojnih elemenata npr: PROM koristi pregorljive veze (fusible links)

EPROM i EEPROM posebne elemente koji se mogu prebaciti iz provodljivog u neprovodljivo stanje i obratno te to svoje stanje zadravaju bez obzira na napajanje. 142.Nacrtajte i objasnite izvedbu ispisne (ROM) memorije?

ROM memorije se uglavnom izvode kao diodna matrica, kao to je to prikazano slikom: Dioda'{Dok se kod uglavnom ispisnih memorija koriste druge tehnike za realizaciju pro-spojnih elemenata Na primjer : - PROM koristi pregorljive veze - EPROM i EEPROM koriste posebne elemente koji se mogu prebaciti iz provodljivog u neprovodljivo stanje i obratno te to svoje stanje zadravaju bez obzira na napajanje. }

143.to je to logika, a to fizika rije, u kakvom su odnosu kod 2D i 2 1/2D organiziranih memorija? Obzirom na nain na koji se odabiru pojedine memorijske elije (jedna elija sadri jedan bit) memorije dijelimo na memorije: s linearnim adresiranjem (2D memorije) s koincidentnim adresiranjem (2 1/2D memorije) Fizika rije broj bitova koji su smjeteni u jednom retku memorijskog polja. Logika rije broj bitova koji su vidljivi na jednoj memorijskoj adresi. Kod memorije s linearnim adresiranjem (2D) fizika rije je jednako velika kao i logika rije, dok je kod memorija s 2 1/2D adresiranjem fizika rije vea, esto i puno vea od logike. 144.Kako memorije dijelimo obzirom na nain organizacije? Obzirom na nain na koji se odabiru pojedine memorijske elije(jedna elija sadri jedan bit) memorije dijelimo na memorije: s linearnim adresiranjem (2D memorije) s koincidentnim adresiranjem (2 1/2D memorije)

145.Nacrtajte i objasnite 2D organizaciju memorije (memorija s linearnim adresiranjem).

AS (Address Strobe) je signal koji govori da je signal na adresnoj sabirnici postavljen i da je stabilan i spreman za uporabu. 146.Nacrtajte i objasnite 2 1/2D organizaciju memorije (memorija s koincidentnim adresiranjem).

Kako je adresa podijeljena u dva dijela (tj. adresu kolone i adresu retka) tako su potrebna i dva signala koji zamjenjuju AS signal. To su RAS (Row Address Strobe) koji kazuje da je postavljena adresa retka i CAS (Column Address Strobe) koji kazuje da je postavljena adresa kolone. esto se koriste iste linije na sabirnici za prijenos adrese retka i kolone. To se radi na nain da se prvo postavi jedna adresa, a zatim druga, a signali RAS i CAS kazuju koja je adresa na sabirnici. Realizacija 2 1/2D memorije je sloenija nego 2D memorije, ali zato jer za isti kapacitet kao i 2D memorija ima manji broj redaka, pogodnija je za realizaciju DRAM memorija zbog lake realizacije postupka osvjeavanja. 147.Koje su prednosti memorije s koincidentnim adresiranjem u odnosu na memoriju s linearnim adresiranjem? Realizacija 2 1/2D memorije je sloenija nego 2D memorije, ali zato jer za isti kapacitet kao i 2D memorija ima manji broj redaka, pogodnija je za realizaciju DRAM memorija zbog lake realizacije postupka osvjeavanja.

148.emu slue signali RAS i CAS? esto se koriste iste linije na sabirnici za prijenos adrese retka i kolone. To se radi na nain da se prvo postavi jedna adresa, a zatim druga, a signali RAS i CAS kazuju koja je adresa na sabirnici. 149.Nacrtajte dijagram tipinog ciklusa itanja DRAM memorije s koincidentnim adresiranjem.

1. Postavljanje adrese retka na adresnu sabirnicu 2. Postavljanje R/W signala 3. Aktivacija RAS signala 4. Postavljanje adrese kolone na adresnu sabirnicu 5. Aktivacija CAS signala 6. Memorija postavlja podatak na DATA sabirnicu 7. Deaktivacija RAS i CAS signala 150.Nacrtajte dijagram tipinog ciklusa itanja kod FPMDRAM memorije? Na koji nain ova vrsta memorije dobiva na brzini u odnosu na obinu DRAM memoriju?

Naprednije vrste DRAM memorije koje se koriste u dananjim mikroraunalima uglavnom postiu vee brzine primjenom nekih od tehnika za smanjenje prosjenog vremena pristupa: FPMDRAM (Fast Paging Mode DRAM) omoguava mijenjanje adrese kolone dok se adresa retka podrazumjeva iz prethodnog pristupa.

151.Nacrtajte dijagram tipinog ciklusa itanja kod EDO DRAM memorije. Na koji nain EDO DRAM predstavlja poboljanje u odnosu na FPMDRAM?

EDO DRAM (Enhanced Data Output DRAM) poboljanje FPDRAM-a u smislu da se podatak sa DATA sabirnice ne gasi deaktivacijom CAS signala, ve ostaje aktivan sve dok je aktivan RAS signal. 152.Na koji nain SDRAM predstavlja poboljanje u odnosu na EDO DRAM? SDRAM (Synchronious DRAM) DRAM koji postie vee brzine zahvaljujui sinkroniziranju s procesorom i uvoenju principa protonosti. Prelazi se s asinkronog suelja na sinkrono, procesor i memorija dijele zajedniki signal vremenskog voenja sistemske sabirnice (eng. FSB front side bus), a umjesto signala R/W koriste se bitovi kojima se kodira memorijska instrukcija Uvoenje protonosti omoguuje da brzina toka podataka bude jednaka brzini toka zahtjeva Vrijeme od prvog zahtjeva do pojave prvog podatka naziva se latencija (eng. latency). 153.to je to sabirnica? Sabirnica je grupa linija (vodia) preko kojih razliite komponente komuniciraju. 154.Navedite i objasnite podjele sabirnica obzirom na njihovu poziciju u odnosu na mikroprocesor. Obzirom na poziciju prema procesoru sabirnice dijelimo na: Unutarnja (interna) sabirnica Sabirnica koja povezuje elemente mikroprocesora (registre, ALU...) i nalazi se unutar mikroprocesora tj. na samom chipu. Vanjska (eksterna) sabirnica Sabirnica na koju se povezuju ostali elementi mikroraunala, a spaja se na internu sabirnicu preko noica mikroprocesora. 155.Koja je razlika izmeu sabirnice CPU-a i sabirnice sustava? Vanjska sabirnica se dijeli na: sabirnica centralne procesorske jedinice

Sabirnica koja je direktno spojena na mikroprocesor tj. linije koje direktno izlaze iz mikroprocesora. Definirana je tipom mikroprocesora, tj. specificira je proizvoa mikroprocesora. Ova sabirnica je esto vremenski multipleksirana. sabirnicu sustava Sabirnica koja povezuje veinu elemenata u sustavu. Definirana je standardom. Linije sabirnice sustava su dobivene demultipleksiranjem sabirnice CPU-a tj. CPU sabirnica je povezana na sabirniko suelje, a ono generira signale na sabirnici sustava. Sabirnica CPU-a i sabirnica sustava kod jednostavnijih mikroprocesora i mikroraunalnih sustava moe biti jedna te ista sabirnica. 156.Kako se dijele linije sabirnice obzirom na njihovu namjenu? Objasnite namjenu svake od tih grupa. Obzirom na namjenu linije koje tvore sabirnicu se dijele u tri skupine: adresni dio, ili adresna sabirnica (eng. address bus) podatkovni dio, ili podatkovna sabirnica (eng. data bus) upravljaki dio ili upravljaka sabirnica (eng. control bus) 157.Koliko ureaja prikopanih na sabirnicu mogu istovremeno komunicirati preko sabirnice? Objasnite kako se postie da ostali ne ometaju tu komunikaciju. Zbog toga to u jednom trenutku preko sabirnice mogu komunicirati samo dva ureaja spojena na sabirnicu svi ostali ureaji moraju biti efektivno elektriki odspojeni od sabirnice i nalaziti se u visokoimpedantnom stanju. 158.to je to vodei, a to pratei modul na sabirnici? Kako dijelimo vodee module na sabirnici? Sklopovi koji se spajaju na sabirnicu po svojoj funkciji mogu biti: vodei moduli (eng. bus master) trajno vodei moduli (npr. CPU) odgovorni za sve aktivnosti na sabirnici, po zahtjevu preputaju sabirnicu privremeno vodeim modulima privremeno vodei moduli (npr. DMA) po zahtjevu trajno vodei modul im preputa upravljanje sabirnicom pratei moduli (eng. bus slave) Vodei modul upravlja sabirnicom i odgovoran je za sve sabirnike aktivnosti. Generira sve signale potrebne za adresiranje, izbor prateih modula i prijenos podataka. Pratei moduli oslukuju kontrolnu i adresnu sabirnicu i kad ih vodei modul adresira tada u skladu sa sabirnikim protokolom odgovaraju i uestvuju u prijenosu podataka. 159.to je to sabirniki ciklus? Navedite dva tipina sabirnika ciklusa.

Sabirnike aktivnosti su podijeljene u sabirnike cikluse: ciklusi prijenosa podataka sabirniki ciklus itanja (eng. read) sabirniki ciklus pisanja (eng. Write) sabirniki ciklus itanja, modifikacije i pisanja (eng. read-modifywrite) ciklus potvrde prekida 160.Kako se sabirnice dijele obzirom na ovisnost o signalu vremenskog voenja? Prema nainu djelovanja sabirnice se dijele na: asinkrone sinkrone 161.Nacrtajte i objasnite djelovanje asinkrone sabirnice.

dogaaji na njoj su uvelike nezavisni od signala vremenskog voenja dogaaji se sinkroniziraju koristei dogovoreno rukovanje (eng. handshake) signalima potvrde (eng. acknowledge) brzina rada prilagoena je svakom individualnom modulu

162.Nactajte i objasnite djelovanje sinkrone sabirnice.

dogaaji na njoj u potpunosti ovise o signalu vremenskog voenja dogaaji se sinkroniziraju na osnovi broja ciklusa signala vremenskog voenja brzina rada prilagoena je najsporijem modulu koji se nalazi na sabirnici tj. propisano je najdulje vrijeme unutar kojeg svaki modul koji se prikapa na sabirnicu mora biti sposoban obaviti pojedinu operaciju 163.to su to U/I operacije? Ulazno/Izlazne (U/I) (eng. Input/Output (I/O)) operacije predstavljaju prijenos podataka izmeu mikroraunala i vanjske logike (drugo raunalo, razni ureaji za pohranu podataka, ispis, korisniko suelje i sl.), a obavljaju se posredovanjem ulazno izlaznih sklopova. Operacije s ulazno izlaznim sklopovima svode se na komunikaciju izmeu procesora i memorijskih elemenata (registara, memorijskih blokova) unutar ulazno/izlaznih ureaja. 164.Nacrtajte naelnu shemu U/I sklopa.

165.Navedite koje sve zadae obavlja U/I sklop.

Uloga U/I sklopova: meupohranjivanje (eng. buffering) dekodiranje adrese ili izbor ureaja dekodiranje komandi vremensko voenje i upravljanje 166.Navedite dvije metode adresiranja i izbora U/I meusklopova. Adresiranje i izbor U/I sklopova moe biti: izdvojeno -postoje posebne instrukcije za prijenos podataka iz/u U/I sklop -u kontrolnoj sabirnici nalazi se linija (linije) koje govore o tome da li je na adresnoj sabirnici adresa memorijske lokacije ili U/I sklopa memorijskim preslikavanjem -ne postoje posebne instrukcije za prijenos podataka iz/u U/I sklop, tj. mikroprocesor registre U/I sklopa tretira kao memorijske lokacije u svom memorijskom prostoru. Shodno tome, na tim adresama ne moe se nalaziti memorijski prostor -ne postoje posebne kontrolne linije koje govore o tome da li se adresira U/I meusklop ili memorija. 167.Objasnite izdvojeno adresiranje U/I sklopova. postoje posebne instrukcije za prijenos podataka iz/u U/I sklop u kontrolnoj sabirnici nalazi se linija (linije) koje govore o tome da li je na adresnoj sabirnici adresa memorijske lokacije ili U/I sklopa. 168.Objasnite adresiranje U/I sklopova memorijskim preslikavanjem. ne postoje posebne instrukcije za prijenos podataka iz/u U/I sklop, tj. mikroprocesor registre U/I sklopa tretira kao memorijske lokacije u svom memorijskom prostoru. Shodno tome, na tim adresama ne moe se nalaziti memorijski prostor ne postoje posebne kontrolne linije koje govore o tome da li se adresira U/I meusklop ili memorija 169.Nabrojite naine izmjene podatak izmeu U/I sklopa i mikroraunala. Nain izmjene podataka izmeu U/I sklopa i mikroraunala moe se obavljati na jedan od tri naina: programirani prijenos prekidni prijenos prijenos izravnim pristupom memoriji (DMA, eng. Direct Memory Access) 170.Objasnite programirani prijenos podataka izmeu memorije i U/I sklopa. Programirani prijenos: procesor obavlja sav posao oko prijenosa podataka izmeu vanjskog logikog sklopa i ostatka mikroraunala

prijenos se obavlja u glavnom programu koristi prozivanje (eng. polling) 171.Objasnite prekidni prijenos podataka izmeu memorije i U/I sklopa. Prekidni prijenos: procesor takoer obavlja sav posao oko prijenosa podataka izmeu vanjskog logikog sklopa i ostatka mikroraunala prijenos se obavlja u prekidnom programu, dok glavni program ne mora ni biti svjestan prijenosa ako na jednoj liniji za zahtijevanje prekida imamo vie od jednog U/I sklopa tada se koriste metode: vektorskog prekida prozivanja 172.Objasnite prijenos podataka izmeu memorije i U/I sklopa direktnim pristupom memoriji (eng. Direct Memory Access DMA). Prijenos izravnim pristupom memoriji (DMA): prijenos podataka izmeu memorije i vanjskog logikog sklopa NE OBAVLJA se pod vodstvom procesora ve pod vodstvom posebnog sklopa DMA. ovo je najbri nain za obavljanje prijenosa podataka izmeu periferije i memorije jer DMA sklopovi trebaju samo jedan (first party), odnosno dva (third party) ciklusa na sabirnici za prijenos jednog podatka, za razliku od procesora koji osim prijenosa podataka mora itati i izvravati i instrukcije programa koji obavlja prijenos podataka. DMA sklop moe biti samostalan sklop (eng. third party) ili ugraen u periferni ureaj (eng. first party) 173.Nabrojite vrste DMA sklopova. DMA sklop moe biti samostalan sklop (eng. third party) ili ugraen u periferni ureaj (eng. first party)

174.Nacrtajte prijenos podataka pod kontrolom procesora.

175.Nacrtajte shemu prijenosa podataka kod samostalnog DMA sklopa

176.Nacrtajte shemu prijenosa podataka kod DMA sklopa ugraenog u U/I sklop

177.Nabrojite metode DMA prijenosa. Za vrijeme prijenosa podataka DMA sklop postaje privremeno vodei modul na sabirnici to se ostvaruje jednom od metoda: zaustavljanje procesora (eng. block operation, burst mode) kraa ciklusa (eng. cycle stealing) skriveni DMA prijenos (eng. hidden DMA) multipleksiranje operacija CPU/DMA 178.Objasnite tehniku DMA prijenosa tehnikom zaustavljanja procesora. nakon to zavri s izvravanjem tekueg sabirnikog ciklusa mikroprocesor predaje sabirnicu DMA sklopu i ostaje zaustavljen za cijelo vrijeme trajanja prijenosa; lako za realizaciju, potencijalno dugo zaustavljanje procesora to nije prihvatljivo u interaktivnim sustavima ili real-time sustavima. 179.Objasnite tehniku DMA prijenosa tehnikom krae ciklusa. u bilo kojem trenutku DMA zahtjeva sabirnicu, na zavretku sabirnikog ciklusa procesor ju predaje DMA sklopu koji odrauje prijenos jednog podatka; nema duljeg zaustavljanja procesora, sloenija realizacija od zaustavljanja procesora. 180.Objasnite tehniku skrivenog DMA prijenosa . kada DMA zna da procesor nee trebati sabirnicu u vremenu koje je dovoljno za prijenos barem jednog podatka (tipino ako obavlja instrukcije koje adresiraju iskljuivo registre) obavlja prijenos preko sabirnice bez da ometa procesor; nema utjecaja na performanse procesora, sloena implementacija. 181.Objasnite tehniku DMA prijenosa tehnikom multipleksiranja CPU/DMA operacija. ova metoda je mogua samo kada se upotrebljava memorija koja je dvostruko bra od procesora; tada je mogue za vrijeme jedne periode signala vremenskog voenja obaviti dva pristupa u memoriju (itanja/pisanja) tj. jedan prijenos moe obaviti procesor, a drugi DMA; danas nije opcija zbog znaajno vee brzine procesora u odnosu na memoriju. 182.Objasnite strukturu IEEE 754 floating point zapisa jednostruke preciznosti. Za raunanje s realnim brojevima u digitalnim raunalima se upotrebljava njihova aproksimacija u vidu brojevnog zapisa tehnikom pominog zareza (eng. floating point). Starija mikroraunala su za raunanje s ovim zapisom koristila odgovarajue podprograme, a suvremeniji mikroprocesori posjeduju specijalizirani dio namijenjen obavljanju aritmetikih operacija nad brojevima zapisanim u pominom zarezu. Reprezentacija realnih brojeva: u decimalnom sustavu 91.25 = 9*101+1*100+2*10-1+5*10-2=9,125*101

u binarnom sustavu 1011011.01=1*26+0*25+1*24+1*23+0*22+1*21+1*20+0*2-1+1*2-2 =1.01101101*26 Standard IEEE 754 propisuje nain zapisa realnih brojeva u pominom zarezu: s jednostrukom preciznou 1 bit predznaka +=0; -=1 8 bita za eksponent 23 bita za mantisu 183.Objasnite strukturu IEEE 754 floating point zapisa dvostruke preciznosti. s dvostrukom preciznou 1 bit predznaka - +=0; -=1 11 bitova za eksponenet 52 bita za mantisu