Kombinacioni i sekvencijalni sistemi

Kao to je reeno, digitalni sistemi se dijele na:

- Kombinacione (imaju osobinu da njihovi izlazi u svakom trenutku zavise od stanja na ulazima

u tom trenutku i logike funkcije koju realizuju) te

- sekvencijalne strukture (obzirom da sadre memorijske elemente stanje na njihovim

izlazima ne zavisi samo od stanja na ulazima ve i od stanja memorijskih elemenata).

STANDARDNI KOMBINACIONI MODULI

Koderi

Dekoderi

Multiplekseri

Demultiplekseri

Sabirai

Oduzimai

Aritmetiko-logike jedinice

STANDARDNI SEKVENCIJALNI MODULI

Registri

Brojai

Memorije

Kombinacione strukture Digitalni sistemi su projektirani da izvravaju niz funkcija nad binarnim numerikim podacima, a

medu njima, aritmetike operacije, spadaju u osnovne.

Sabirai Sabira je kombinaciona mrea koja omoguava sabiranje dva jednobitna binarna broja.

Dijele se na:

- polusabirae

- potpune sabirae

Polusabirai

Polusabira ima dva ulazna signala koji predstavljaju binarne cifre (a i b) te dva izlazna signala od

kojih jedan predstavlja rezultat sabiranja (s) a drugi prenos u stariji vii razred () . Sa obzirom da

nema prenosa iz predhodnog (nieg) razreda polusabira se ne moe koristiti za sabiranje

viecifrenig binarnih brojeva.

Potpuni sabira

Potpuni sabira ima tri ulazna signala od kojih dva predstavljaju binarne cifre (a i b), a trei prenos iz

prethodnog razreda (Cul),

te dva izlazna signalaod kojih jedan predstavlja rezultat sabiranja (s), a drugi prenos u stariji (vii)

razred (Ciz).

S obzirom da potpuni sabira kao ulazni signal ima prenos iz prethodnog razreda, moe se koristiti za

sabiranje viecifrenih binarnih brojeva.

Oduzimai

Poluoduzima

Ima iste elemente i osobine kao I polusabira, jedina razlika je u tome to poludouzima oduzima

vrijednosti na ulazima, dok ih polusabira sabira. Bit prenosa (posudbe) se oznaava sa sa B dok

razlika sa D.

Punioduzima

Multiplekseri

Multiplekser

Jedan 2nx1 multiplekser (multiplexer, MUX) je ureaj koji selektira binarnu informaciju iz jednog od

2n ulaznih terminala i upuuje ove podatke na jednu izlaznu liniju. Iz ovih razloga multiplekser se

takoe naziva i selektor podataka (data selector).

Multiplekser zahtijeva n linija selekcije (selection lines) oznaenih sa sn-1, sn-2, ... S1, S0 da bi

selektovao svaki od 2n ulaza, oznaenih sa I0, /1, I2, ... /2n-1 Kombinacije bita selekcionih linija

odreuje n-bitni binarni broj, iji decimalni ekvivalent korespondira subskriptu selektiranog ulaznog

terminala.

Dakle, n linija selekcije odreuje adresu ulaznog terminala koji se selektira, gdje su sn-1 i s0 najznaajniji i najmanje znaajni bitovi adrese.

Poto se linije selekcije s1 i s0 pruaju kroz etiri mogue vrijednosti s1s0=00, 01, 10 i 11, respektivni

ulazni terminali I0, /1, I2, I3se odabiru i upuuju ka izlazu, to se moe zakljuiti sa tabele I slike u

nastavku.

Demultiplekser

Ovakav krug alje podatke iz jednog izvora na jedan od vie izlaza, on izvrava suprotnu funkciju od

one koju vri multiplekser pa se naziva demultiplekser.

Demultiplekser 1/8 ima jedan informacioni ulaz, 8 izlaza i 3 selekciona ulaza.

Dovoenjem selekcionih signala S2, S1i S0formira se binarna kombinacija koja predstavlja redni broj

izlaza na koji se postavlja prekida, ime se vrijednost sa informacionog ulaza direktno prosljeuje

nataj izlaz.

Koderi

Koderi

Koder je kombinaciona mrea sa vie ulaza (m) i vie izlaza (n) koja obavlja funkciju kodovanja

informacija. Informacija je signal doveden na samo jedan od ulaza mree. Na izlazu se dobija

kodovana informacija u vidu binarnog broja sa n cifara.

Napomena: Ukoliko se istovremeno na dva ili vie ulaza kodera dovedu signali, koder e na izlazu

generisati pogrean kod.

U zavisnosti od broja ulaza i izlaza, koderi mogu biti:

- potpuni, kod kojih vai m= 2n (ima n izlaza i 2n ulaza)

- nepotpuni, kod kojih je m< 2n (ima n izlaza i manje od 2n ulaza)

Potpuni koder 8/3 ima 8 ulaza i 3 izlaza. U datom trenutku samo jedan od ulaza kodera moe biti

aktivan (imati signal 1). U tom trenutku, u zavisnosti od toga koji je ulaz aktivan, na izlazu se generie

binarna kombinacija bitova koja odgovara rednom broju aktivnog ulaza.

Dekoderi

Dekoder je kombinaciona mrea sa vie ulaza (m) i vie izlaza (n) koja obavlja funkciju dekodovanja

binarno kodirane informacije dovedene na ulaze mree. Na izlazu se aktivira jedan i samo jedan izlaz

koji odgovara ulaznoj kombinaciji.

U zavisnosti od broja ulaza i izlaza, dekoderi mogu biti:

- potpuni, kod kojih vai n = 2m ( ima m ulaza i 2m izlaza)

- nepotpuni, kod kojih je n < 2m ( ima m ulaza i manje od 2m izlaza, tj. neke ulazne kombinacije

se ne mogu pojaviti)

Potpuni dekoder 3/8 ima 3 ulaza i 8 izlaza. U datom trenutku na ulaz dekodera se dovodi binarna

kombinacija od 3 bita (kd neke informacije). U tom trenutku, u zavisnosti od toga koja je binarna

kombinacija na ulazu, aktivira se jedan i samo jedan izlaz i to onaj koji odgovara ulaznoj kombinaciji.

Sekvencijalna kola Sloena izraunavanja se obino razlau na sekvencu jednostavnih koraka. U tom sluaju, umjesto da

se rezultat dobije odjednom, u datom trenutku dobijamo samo mali dio tog rezultata. Isti princip

vai i kod digitalnih sistema, jer digitalna kola koja izvravaju specificirani zadatak obavljaju aktivnost

kao sekvencu koraka. Zbog toga za ova kola kaemo da su sekvencijalna.

Leevi Logiko kolo koje moe da memorie stanje na ulazu i ima dva izlaza koji su komplementarni jedan

drugom naziva se le. Svaka memorija u raunaru se sastoji od potrebnog broja leeva. Osnovni le

se realizuje unakrsnim povezivanjem dva NILI kola to je prikazano na sljedeoj slici.

Ako se sada ulaz R postavi na 1, izlaz G1 e se promijeniti na 0. Oba ulaza kola G2 bie na 0 tako da

e se njegov izlaz promijeniti na 1. Le kolo e sada postati stabilno sa Q=0 i Q'=1. Ponaanje le kola

moe se opisati logikom tabelom koja je data na slijedeem slajdu. Unakrsno NILI poznato je pod

nazivom RS le.

D Le

Jedan od naina da se eliminie neeljeno nedefinisano stanje kod RS lea je da se obezbjedi da ulazi

S i R nikada ne budu istovremeno jednaki 1. Ovaj postupak je prikazan na slijedecoj slici.

Ovaj le ima samo dva ulaza: D (Data -podaci) i C (Control -upravljaki). Sve dok je upravljaki ulaz

C=0 oba ulaza RS lea su postavljena na visok logiki nivo i kolo ne moe da promijeni svoje stanje

bez obzira na to ta dovedemo na ulaz D. Kada je C=1 tada je stanje na izlazu odreeno stanjem na

ulazu D. Ukoliko je D=1, Q se postavlja na 1 i kolo se nalazi u stanju set. Kada je D=0, izlaz je Q=0 i

kolo se nalazi u stanju reset.

Flip-Flop Flip-flop je okidno kolo sa dva stabilna stanja koja se koriste za memorisanje podataka u binarnom

obliku. Kao memorijski element on je jedno od osnovnih kola digitalne tehnike. Kako se bit

informacije prepoznaje / kodira jedan flip flop moe da pamti u odreenom vremenu samo jednu

informaciju odnosno jedan bit informacije. Informacije vee od jednog bita pamte se u ureenom

skupu flip-flopova koji se naziva registar. Ureeni skup registara ini veu memoriju.

Flip flop se definie kao bistabilno kolo koje koristi specijalni upravljaki signal C. Ovaj signal C se

koristi radi odreivanja trenutka u kojima se memorijski element odaziva na promjene ulaznih

podataka, te trenutka u kojima memorijski element mijenja svoje izlazno stanje. Signal C se jo

naziva i takt signal poto ima ulogu sinhronizacije.

Kada je logika nula na C promjene podataka na ulazu lea nemaju uticaj na promjene podataka na

izlazu. Iz ovih razloga za leeve kaemo da su osjetljivi na nivo (level sensistive) ili da se okidaju na

nivo (level triggered). Kod najveeg broja dananjih rjeenja flip-flopova koristi se tehnika okidanja

na ivicu (edge triggering).

Kombinacija leeva kod flip-flopova

Postoje dva naina kombinovanja leeva kod flip-flopova.

-Prvi nain: leevi se kombinuju tako da se:

-vaei ulazni podaci su samo oni koji su prisutni u trenutku kada je vaei i

upravljaki signal;

-stanje flip-flopa mijenja se samo kada stanje upravljakog impulsa nije aktivno.

Ovaj tip flip-flopa se naziva master-slave.

-Drugi nain:

flip-flop se okida samo u toku promjene taktnog impulsa sa 0 na 1 (ili sa 1 na 0), a u

ostatku perioda promjene nisu dozvoljene ukljuujui i period taktnog signala.

Ovaj flip-flop se naziva ivino-okidani flip-flop.

Master-slave JK flip-flop

Da bi se eliminisao neeljeni uslov koji dovodi do toga da izlazi RS flip-flopa budu nedefinisani koristi

se JK flip-flop. Kod ovog flip-flopa uslov kada su oba ulaza jednaka 1 ukazuje da izlaz primi

komplementarnu vrijednost.

Ivicno okidani D flip-flop

Flip-flop ine dvije cjeline: master dio, realizovan pomou D lea, i slave dio koji moe biti RS ili D le.

Na ulazu taktnog signala dodaje se invertor.

S obzirom da je master le D tipa, flip-flop ima osobinu da se okida na ivicu, a ne na nivo kao toje to

sluaj kod master-slave flip-flopa.

Kada je C=0, rad master lea je dozvoljen i on je transparentan, tj. njegov izlaz slijedi stanje na D

ulazu. Rad slave lea je zabranjen i on odrava nepromijenjeno stanje flip-flopa.

Kada se javi pozitivna ivica taktni ulaz se promijeni na 1. Rad, master lea se zabranjuje, njegov izlaz

"zamrzava", a slave leu je dozvoljen rad tako da on kopira na svom izlazu stanje koje je prisutno na

izlazu master lea.

Kada je C=1, rad master lea je zabranjen i njegovo stanje ne moe da se promijeni, tako da stanja

oba lea (i master-a i s/ave-a) ostaju nepromijenjena.

Konano, kada se C promijeni sa 1 na 0 rad slave-a se zabranjuje tako da bilo kakva promjena na

master-u nema efekta na izlaz slave-a. Zbog toga, vrijednost koja je memorisana u slave-u ostaje

nepromijenjena u toku ove promjene.

Ivino okidani D flip-flop moe se realizovati i pomou dva D lea i jednog invertora.

Flip-flopovi se obino projektuju sa jednim ili dva dodatna upravljaka ulaza koji su namijenjeni za

inicijalizaciju poetnog stanja flip-flopa.

Upravljaki signal koji dovodi flip-flop u stanje Q=0 naziva se clear (CLR) ulaz, a onaj koji postavlja

flip-flop u stanje Q=1 naziva se preset (PR) ulaz.

Uticaj ovih upravljakih signala je nezavisan od taktnog signala pa zbog toga kaemo da su ovi ulazi

asinhroni.

Nasuprot njima, D je ulaz koji je sinhron sa takt-signalom. Logiki simbol za D flip-flop koji se okida

pozitivnom ivicom sa Reset i Set ulazima.

Ivino okidani JK flip-flop

JK flip-flop se okida pozitivnom ivicom impulsa, a dobija se dodavanjem logike D flip-flopu koji se

okida pozitivnom ivicom taktnog impulsa.

T flip-flop

T flip-flop je poznat pod nazivom trigerski (trigger ili toggle), a karakterie se jedinstvenom ulaznom

linijom.

Ako je T=1 kada se taktni impuls mijenja sa 0 na 1, izlaz flip-flopa prelazi u komplementarno stanje u

odnosu na tekue, a kada je T=0 flip-flop ne mijenja svoje stanje.

T flip-flop se moe konstruisati od JK flip-flopa ili od D flip-flopa.

Treba naglasiti da T flip-flopovi nisu dostupni kao komponente nego se konstruiu od JK i D flip-

flopova