-
Analog Dialogue Volume 42 Number 4 3
ワイヤレス接続を 家庭で利用できるようにする 3Gフェムト基地局向け アナログ・フロントエンドThomas
Cameron、Peadar Forbes著
はじめに自宅で携帯電話用の高品質の受信を可能にするデバイスがあって、それによって安い月額料金で無制限に通話やデータの送受信ができるようになったらどうでしょう。一般にフェムトセルと呼ばれるフェムト基地局は、こうしたことをすべて、あるいはそれ以上のことを実現します。この小型の無線機を家庭やオフィスに配備すればローカル・ワイヤレスのカバー範囲を改善することになり、ワイヤレス・インフラストラクチャ環境を大きく変化させる可能性があります。
図1は、フェムトセルのコンセプトを示しています。従来の基地局は広い範囲をカバーしていますが、フェムトセルは住居など狭い場所でのワイヤレス範囲をカバーします。フェムトセルはモバイル通信データをユーザのブロードバンド・インターネット接続を介してネットワークに送信するため、無線ネットワークのトラフィック負荷が軽減します。フェムトセルによってネットワークの能力が向上すると同時に、オペレータ側ではバックホール、電力、維持費が削減できます。また、信号の受信範囲が限られている家庭に対するサービスをオペレータが競って提供することができます。報酬金付きのフェムトセルを提供する代わりに、顧客の毎月の携帯電話料金プランに追加額を上乗せします。フェムトセルのゾーンでは、モバイルの利用はすべて家庭向けの料金請求プランに含まれることになり、月ごとに多額の利用料金が請求されることなく、家庭で無制限に通話とデータを利用できます。フェムトセルの近辺では高品質の接続が可能ですが、同時に携帯電話のバッテリ使用量も低減します。フェムトセルには基地局からの3G信号が壁を通過するために課せられる制限がなく、インターネットのブラウズ、音楽のダウンロード、ビデオのストリーミングなどのモバイル・データ・サービスに携帯電話で高速にアクセスできるようになります。
フェムトセルは、Wi-Fiルータと同様、実証済みのワイヤレス・インフラストラクチャ規格（UMTS、CDMA）に基づいています。新しい規格にも準拠しながら、オペレータの持つスペクトルを使用して効率的で強固なワイヤレス接続を実現します。既存の携帯電話と互換性があるため、ユーザ側から見ればトランスペアレントな接続が可能です。数十または数百の基地局をコア・ネットワークに集約するマクロセル・ネットワークと異なり、フェムトセル・ゲートウェイの場合は数千ないし数百万ものフェムトセル・ノードを管理しなければなりません。
FEMTOCELL
MACROCELL BTS
RADIO NETWORKCONTROLLER
MONITOR
NETWORK
FEMTOCELL GATEWAY
BROADBANDACCESS
図1. マクロ基地局とフェムト基地局の比較
フェムトセルは基地局に期待される通信のサービス品質（QoS）を携帯電話と同様のコストで提供する必要があるため、無線の設計者はこの難問を克服しなければなりません。フェムトセルは、マクロノードの数分の1のコストで高品質の通話サービスと高速モバイル・データ・サービス（EVDOとHSPA）の両方を提供する必要があります。これらの課題に対処するために、フェムトセルの設計では低コストの製造技術と高集積回路を利用して、キャリブレーションとテスト時間を最小限に抑えなければなりません。フェムトセルは家庭に配備するものであるため、小型で低コスト、かつユーザが設置できるものでなければなりません。100mWほどの低電力で伝送されるフェムトセルは、ワイヤレス環境を認識し、電波干渉を軽減し、電波規格を満たさなければなりません。3Gフェムトセルは、UMTSチャンネルを監視して近くの基地局を検出すると同時に、GSMチャンネルを監視してユーザがフェムトセルのゾーンから離れたときにハンドオーバーが適切に行えるセルを確立する必要があります。
フェムトセルは、アナログ・フロントエンドとベースバンド・プロセッサという2つの異なる機能を担うと見ることができます。この記事ではフロントエンドについて論じますが、これはデジタル・データ・ストリームを送信系にてRF信号に変換し、また受信系でその反対に変換するものです。フロントエンドの設計では、集積化と性能のバランスを図る必要があります。ディスクリート・ソリューションは最高性能を発揮するように調整ができますが、フェムトセル設計には実現不可能なほどのコストがかかります。逆に、完全に集積化されたソリューションなら最小のコストを達成できますが、性能を満たすことができない可能性があります。
ADC
ADC
DAC
DAC
PLL/CLOCKDISTRIBUTION
FS = 19.2MHz
FS = 38.4MHz
MONITOR850MHz, 900MHz
MONITOR1800MHz, 1900MHz
3GPP BAND 1 UL AND BAND 1 DL MONITOR
3GPP BANK 1 DL
19.2MHz DLL
AD9863 ADF4602-1TRANSCEIVER
850 Rx
900 Rx
1800 Rx
1900 Rx
B1 DL
B1 UL
MATCH
MATCH
MATCH
B1 UL
PA
ADL5542
PA
ADL5320
DIGITALBASEBAND
26MHzVCTCXO
POWERDETECTOR
図2. アナログ・デバイセズのチップセットを用いた フェムトセルのアナログ・フロントエンドの実装
図2は、UMTS帯1のローカル基地局の動作に対応するとともに、850MHz、900MHz、1800MHz、1900MHz、2100MHz帯の信号
-
4 Analog Dialogue Volume 42 Number 4
を監視するために設計されたフェムトセルの概略ブロック図を示しています。AD98631ミックスド・シグナル・フロンドエンド（MxFE®）ベースバンド・トランシーバ、ADF4602-12内蔵の無線トランシーバ、ADL55423とADL53204のリニア・アンプ、スイッチ、フィルタ、その他の関連する補助回路が、フェムトセルのための高性能の小型フロンドエンドを構成しています。強調表示したブロックの詳細を以下に述べます。
送信系では、デジタル・ベースバンドが12ビットのパラレル・データ・ストリームをAD9863に供給し、AD9863がアナログ
I/Qベースバンド信号に変換します。ベースバンド信号は、ADF4602-1によってRFに変換され、ADL5542とADL5320のゲイン段によって増幅され、デュプレクサに送られます。パワー検出器がRF出力を監視します。単極6投（SP6T）スイッチが、送信または受信の監視チェーンを選択して単一のアンテナに接続します。このシグナル・チェーンは、RF出力コネクタ端で13dBmの出力パワーがありますが、3GPP規格TS25.104で定められている送信ACLR仕様を満たしています。
受信系は、メイン・パスを監視する弾性表面波（SAW）フィルタとSPDTスイッチがあります。マッチング・ブロックは、各受信ポートの単純な直列／シャント・インダクタで構成されます。ADF4602-1には3本の受信入力ピンがあり、1本はバンド1用、残りの2本はそれぞれハイバンドとローバンドの監視機能用になります。バンド1受信機能は、アップリンク信号を受信する1960MHzとダウンリンク周波数を監視する2140MHzとの間で切り替えることができます。ADF4602-1は、選択されたRF信号をベースバンド
I/Q信号にダウンコンバートし、フィルタ処理を行います。ベースバンド信号は、AD9863のデュアルADCによってサンプリングされ、デジタル・ベースバンド用のデュアル12ビット・パラレル・データ・ストリームに変換されます。
このように機能を分割することで、柔軟な設計が可能になり、シグナル・チェーンの高性能が保証され、さらにアプリケーションの要件に合わせてデータ・コンバータの速度と分解能を選択できるようになります。アナログ・デバイセズのソリューションによって、設計者はアナログ・フロントエンドと市販のベースバンド機能を組み合わせることができ、フェムトセル設計の開発時間が短縮すると同時に、フェムトセル市場の成熟にともなって将来アナログ・デバイセズの技術を統合していくこともできるようになります。
ADF4602-1内蔵無線トランシーバ図3に示すADF4602-1は、比類のない集積化を実現し、高性能3Gフェムトセルに最適な機能セットを提供する3Gトランシーバです。ダイレクト・コンバージョン・アーキテクチャをベースとするレシーバは、高集積広帯域CDMA（W-CDMA）に理想的な構成であり、段間フィルタをすべて完全に統合しているため部品数を削減します。受信ベースバンド・フィルタによって帯域幅を選択できるため、W-CDMAとGSM-EDGEの両方の無線信号を受信できます。選択可能な帯域幅にマルチバンドLNA入力構造を備えていることから、UMTS家庭用基地局の一部としてGSM/EDGE信号を監視できます。ADF4602-1は、送信と受信のローカル発振器（LO）信号を生成するために完全に統合されたプログラマブル周波数シンセサイザを2つ備えています。この設計では、低ノイズと高速ロック時間を実現するためにフラクショナルNアーキテクチャを使用しています。ループ・フィルタ、VCO、タンク部品など、必要な部品はすべて送受信両方のシンセサイザ用に完全に統合されています。VCOは、ハイバンド周波数の2倍、またローバンド周波数の4倍で動作し、必要な周波数でのVCOリーク・パワーを最小限に抑え、VCOのチューニング範囲の要件を低減します。VCOは、マルチバンド構造を使用して、広い動作周波数範囲に対応します。この設計は、周波数と振幅のキャリブレーションが組み込まれており、発振器が常に最適性能で動作するようにします。キャリブレーションは完全独立方式で、200μsのPLLロック時間中に行われ、ユーザが入力する必要はありません。オンチップVCO出力は、チューニング済みのバッファ段に送られた後、直交信号発生回路
に送られます。チューニング済みのバッファによって、VCOの伝送中に生成される電流とLO関連のノイズを最小限に抑えます。直交発生器は、変復調器の駆動に必要な高精度フェーズ信号を生成します。周波数二分割（FDD）システムに必要な送受信チェーン間のアイソレーションを設けるために、特別な配慮が行われています。
DA
C1
DA
C2
GPO
1 TO
4
Tx_PWR_CONTROL
Tx_PWR_CONTROL
TxBBIBTxBBI
TxBBQTxBBQB
VSUP7
VSUP6
RxBBIRxBBIB
VDD1
RxLBRF
RxHB2RF
RxHB1RF
TxLBRF
RxBBQRxBBQB
REFIN
DA
C1
DA
C2
GPO
[4:1
]
Tx_PWR_CONTROL
Tx_PWR_CONTROL
Tx_PWR_CONTROL
TxHBRF
LOOPFILTER
Rx PLL
Rx_LO_LB
SELECTABLE BANDWIDTH BASEBAND FILTERS
Rx_LO_LB
FRAC NSYNTHLO GENERATOR
LOOPFILTER
FRAC NSYNTHLO GENERATOR
DC OFFSETCORRECTION
SERIALINTERFACE
DC OFFSETCORRECTION
QCHAN-
NEL
ICHAN-
NEL
VSUP8
26MHz 19.2MHz
ADF4602-1
SEN
SCLK
SDA
TA
VIN
T
REF
CLK
CH
IPC
LK
Tx PLL
VSU
P4
LDO4
VSU
P5
LDO5
VSU
P3
LDO3
VSU
P2
LDO2
VSU
P1
LDO1
図3. ADF4602-1ブロック図
受信器のフロントエンドには3つの高性能シングルエンド低ノイズ・アンプ（LNA）があり、3バンドのアプリケーションに対応できます。2つは1800～
2170MHzのハイバンド動作に最適で、もう1つは824～
960MHzの動作に適しています。段間RFフィルタ処理が完全に統合されており、外部の帯域外ブロッカをミキサー段の前で適切に減衰します。シングルエンド50Ω入力構造によってインターフェース接続が容易になり、小型のシングルエンド・デュプレクサに必要なマッチング部品を削減します。直線性に秀でたデバイスであるため、広範囲のSAWフィルタとセラミック・フィルタのデュプレクサによって良好な性能が保証されます。
高い直線性のある復調回路を使用して、RF信号をベースバンドの同相成分と直交成分に変換します。復調器部は2つに分かれ、ハイバンドLNA出力用に最適化された部分とローバンド用に最適化された部分があります。ハイバンドとローバンドの出力は結合されて、ベースバンドのローパス・フィルタの第1段に直接送出され、ベースバンドを増幅する前にここで最も大きいブロッキング信号を低減します。受信器のシンセサイザ部は、VCO分配システムからミキサーへの直交LOドライブを提供します。プログラマブル・デバイダにより、同じVCOをハイバンドとローバンドの両方に使用できます。復調器およびVCO分配回路の正確な設計とレイアウトにより、90度直交位相と振幅の優れた一致が得られます。ベースバンド部には、分配ゲインとフィルタ処理があり、60dBの制御範囲で最大54dBゲインが得られるように設計されていま
-
Analog Dialogue Volume 42 Number 4 5
す。また、通過帯域リップル、群遅延、信号損失、消費電力は最小限に抑えられます。フィルタのキャリブレーションは、製造工程中に実施されており、高度な精度と使いやすさを実現しています。2つの7次ベースバンド・フィルタが利用でき、W-CDMA用の1.92MHzカットオフもしくはGSM用の100kHzカットオフを選択できます。
W-CDMAモードでは、ADF4602-1は90dBのゲイン制御範囲を受信シグナル・チェーン全体に配分して102dBのゲインを提供します。RFフロントエンドには、30dBの制御範囲があり、LNAが18dB、ミキサー相互コンダクタンス段が12dBになります。2つのベースバンドのアクティブ・フィルタ段は、それぞれ18dBゲインの制御範囲を6dBステップで提供します。これにより、12dBステップが3つ、合計36dBのゲイン制御範囲となります。可変ゲイン・アンプ（VGA）は、1dBステップで24dBのゲイン制御範囲を実装しています。プログラミングを簡単にし、最適なレシーバ性能とダイナミック・レンジを得るためには、ただ所望の受信ゲイン全体をプログラムするだけです。ADF4602-1のほうでゲイン設定をデコードし、さまざまなブロックにゲインを自動的に配分します。
送信器は、革新的なダイレクト・コンバージョン変調器を使用しており、高い直線性と低ノイズを実現します。また、外部送信SAWフィルタは必要ありません。I/Qチャンネル用のDC結合の差動ベースバンド・インターフェースは、1.05～
1.4Vの広範な入力同相電圧（VCM）に対応します。最大許容信号振幅は550mVピークで、IまたはQのいずれかのチャンネルの1.1Vp-pの差動範囲に相当します。直交変調器の前に、ベースバンド入力信号が4MHzのカットオフ周波数を備えた2次バターワース・フィルタを通り、帯域外スプリアスを抑制します。キャリブレーション手法により、周波数範囲とさまざまな環境条件の全域で正確な
I/Q平衡と位相を維持し、あらゆる条件下で十分な余裕をもって3GPPキャリア・リーク、EVM、ACLRの条件を満たします。ADF4602-1は、190MHzのオフセットでブロードバンドのノイズ・フロアを－163dBm/Hzとし、出力パワーを－8dBmとしながら、同時にEVMとACLRのTS25.104の条件を満たします。出力は50Ωにマッチングされており、パワーアンプに簡単に接続できます。
AD9863ミックスド・シグナル・フロントエンド・
ベースバンド・トランシーバ通信市場向け集積コンバータのMxFEファミリー製品のAD9863は、低コストの高性能フェムトセル・アプリケーションに最適です。デュアル12ビットA/Dコンバータ（ADC）とデュアル12ビットTxDAC®
D/Aコンバータ（DAC）を内蔵しています。ADCは、50MSPS以下でのサンプリングに最適化されています。DACは、最大200MHzの速度で動作し、バイパス可能な×2または×4のインターポレーション・フィルタを備えています。64ピンLFCSPパッケージのAD9863のサイズは、わずか9mm×9mm×0.9mmです。ここでは特にAD9863について述べましたが、設計にあたっては、その他のMxFEファミリー製品（AD9860、AD9861、AD9862）からも性能や制御回路の補助コンバータに応じて自由に選択することができます。
VIN+A Rx SYNC
FLEXIBLEI/O BUS [0:23]
Tx SYNC
OSC1CLKOUT1
VIN–AVIN+BVIN–B
SPIIOUT+A
IOUT–A
IOUT+B
IOUT–B
ADC
LATCHAND
DEMUX
2INTER-
POLATION
CLOCKDISTRIBUTION
PLL
SPIREGISTERS
I/O INTERFACECONFIGURATION
ADC
DAC
DAC
DATAMUXAND
LATCH
AD9863
図4. AD9863 MxFEブロック図
フレキシブルな双方向24ビットI/Oバスは、さまざまな市販のベースバンドASICやDSPに対応しています。半二重システムの場合、24ビットのパラレル伝送または12ビットのインターリーブ伝送のインターフェースが可能です。全二重システムでは、12ビットのインターリーブADCバスと12ビットのインターリーブDACバスに対応します。フレキシブルな
I/Oバスであるため、ピン数とパッケージ・サイズが低減します。周波数二重分割（FDD）W-CDMAでは、AD9863は送信チャンネルと受信チャンネルを同時に動作します。この場合、全二重モードで12ビットのインターリーブRxデータ・バスと12ビットのインターリーブTxデータ・バスを使用する必要があります。
DACコアは、12ビット・データを 2つの相補差動の電流出力に変換し、図
5に示すように抵抗ネットワークを使用してADF4602-1に供給します。RDCは
1.2Vの同相電圧の場合は120Ωに設定され、RLは1Vp-p差動入力スイングの場合に63Ωに設定されます。
I INPUT
Q INPUT
RDC
RDCRL
RDC
RDCRL
ADF4602-1
AD9863
DAC1
DAC2
図5. AD9863とADF4602-1の単純なインターフェース
DACには、プログラマブルなゲイン微調整とDCオフセット制御があり、これによって
IとQのチャンネル間のミスマッチを補正し、LOフィードスルーを抑制してEVM性能を向上します。10ビットのDCオフセット制御は単独で使用でき、最大±12％のオフセットを差動ピンのいずれかに供給することによってシステム・オフセットのキャリブレーションができます。
ADC入力は、2kΩの差動入力抵抗とスイッチド・キャパシタ回路で構成されています。入力は電源中央値に自己バイアスさせるか、外部のDCバイアスを受け入れるようにプログラムすることができます。このため、ADF4602-1受信べースバンド出力はAD9863のADC入力に直接接続することを推奨します。ADC入力のフルスケール・レベルは2Vp-p差動です。
フェムトセルのクロック・ソリューションフェムトセルには、3GPPの仕様を満たすために±0.1ppmという非常に正確な基準クロックが必要です。このような高精度クロック制御を実装する方法についてはこの記事の範囲外となりますが、監視レシーバを介したGSMマクロセル同期、GPS同期、IEEE1588高精度タイミング・プロトコルなどいくつかの方法があります。場合によっては、フェムトセル・ベンダーが上記の方法を組み合わせて実装することもあります。最終的には、基準タイミング制御回路が基準周波数源を調整します。アナログ・デバイセズの評価用ボード
5では、この 26MHz
VCTCXOをADF4602-1の基準として使用します。遅延ロック・ループ（DLL）は19.2MHzを生成しますが、これは3.84MHz
W-CDMAチップ・クロックの倍数です。この19.2MHzクロックがAD9863のクロック入力として使用されます。
AD9863は、多数の変数を備えた汎用性のあるクロッキング構成です。ADCクロック・レート、DACクロック・レート、PLL、インターポレータの設定はソフトウェアで制御でき、条件に応じてパワー対性能を最適化することができます。推奨構成では、PLL乗算器を×2に設定し、PLL出力周波数を38.4MHzにします。ADCのクロックはこの周波数の半分になります。送信側では、38.4MHzのPLL出力をDACのクロックに使用します。送信インターポレーションはDACイメージを抑制するために×2に設定します。クロック周波数のその他の組み合わせも可能です。AD9863のデータシートに動作モードの
-
6 Analog Dialogue Volume 42 Number 4
詳細が述べられています。上記のクロック方式を使用すれば、マクロセル基地局によく見られるディスクリートの周波数変換PLLがフェムトセルには不要になります。すべての周波数変換を集積することで、フェムトセルは市場で求められている価格レベルに対応できます。
RFアンプRFパワー段に選んだアンプは、InGaPプロセスで製造された低コストの高性能ブロードバンド・リニア・アンプです。これらのアンプはADF4602-1の出力を直線的に増幅し、RFデュプレクサとスイッチング・ネットワークでの損失を補償します。ADL5542は内部にバイアスとマッチングを備えています。ADL5320には外部マッチングが必要ですが、業界標準のプラスチックSOT-23パッケージを採用しています。どちらのアンプも5Vレールに直結されるため、外部バイアス回路は不要です。アンプの主な仕様を表1に示します。アナログ・デバイセズのRFアンプの設計に適用された独自の手法により、優れた直線性対電源電流が実現します。
表1. ADF5542とADL5320の主な仕様（＠2GHz）
仕様 ADL5542 ADL5320ゲイン 19dB 13.2dBP1dB 18.9dBm 25.7dBm出力IP3 37dBm
42dBmノイズ指数 3.1dB 4.4dB電源電流（5V電源） 97mA 104mA
送信出力パワーと干渉の緩和干渉を緩和するには、同じ周波数で動作する複数のフェムトセルが互いに接近して配置されている場合（たとえば集合団地などに配備される場合）に対応できるように、フェムトセルがその出力パワーをフレキシブルかつインテリジェントに設定できなければなりません。この場合、各フェムトセルが出力パワーを低く送信して同じ周波数の干渉を回避する必要があります。また、フェムトセルが隣接チャンネルで動作する地理的に近いマクロセル基地局の干渉の原因になると、マクロセル・ネットワークに接続された近くの携帯電話に通信不能な場所を作ることになってしまうため、これも避けなければなりません。このため、フェムトセルには隣接チャンネルの保護が求められることになり、マクロセルの信号
iを妨害しないよう隣接ダウンリンク・チャンネルのパワーを測定し、所定の式に従って自分のパワーを設定しなければなりません。
フェムトセルが求められる価格レベルを達成し、また顧客が簡単に設置できるようにするには、これらの干渉を抑える方法を自動化し、訓練を積んだ現場技術者や家庭で使用するユーザが入力しないで済むようにする必要があります。まずユーザがボックスの電源をオンにしたときにこのプロセスが自動的に開始され、その後定期的に更新されるようにしなければなりません。アナログ・デバイセズの設計のバンド1の監視レシーバと、ADF4602-1で利用できる広い送信ダイナミック・レンジにより、フェムトセル・ベンダーはこれらの干渉を抑える方法を外部入力なしに自動的に実行できるようになります。監視レシーバが隣接チャンネルのパワーを正確に測定し、出力パワーをそれに応じて調整できるようにします。送信パワーの必要なダイナミック・レンジは、合計で約30dBになるでしょう。
無線性能の測定TS25.104無線システム仕様によってトランシーバのチップセットを評価するために、上述のトランシーバのラインアップを評価用ボードの設計に入れました。図6に示す評価用プラットフォームでは、送信チェーンと受信チェーンを別々にテストでき、さらに個別の部品テストも可能です。評価用ボードは、図1のブロック図の機能のほか、電力調整機能を備えています。ADF4602、
AD9863、ADL5542、ADL5320、VCTCXO、そして関連するすべてのフロントエンド・スイッチとフィルタなどの無線部は、ボードの1インチ×2インチのスペースを占めます。このボードは、テスト用に用意されたものであり、特に省スペースの最適化は行われていません。実際の生産時には、もっとコンパクトな設計にすることが可能です。評価用ボード上のアナログ・デバイセズのチップセットの性能を示すため、TS25.104仕様に基づく主なテスト結果の一部を以下に記載します。
ADF4602-1
AD9863
図6. ADF4602-1/AD9863評価用ボード
図7は、バンド1レシーバの測定感度を示しています。レシーバ感度は、レシーバがどれほど低いレベルの信号を検出できるかの目安となるものであり、レシーバのノイズ指数の指標になります。この測定では、12.2kHzの基準信号を使用しています。ADF4602-1のゲインは80dBに設定されています。レシーバ感度は、バンド全体にわたってTS25.104の仕様を6dB以上、上回っています。
–99
–101
–103
–105
–107
–109
–111
–113
–115
–117
–1191918 1928 1938 1948 1958 1968 1978
SEN
SITI
VITY
(dB
m)
FREQUENCY (MHz)
TS25.104 LIMIT
図7. バンド1のレシーバ感度
レシーバのもう1つの重要な仕様は、ブロッキング状態での性能です。ブロッキング・テストは、隣接チャンネルに不要な大信号が存在する中で所望の信号を受信する能力をシミュレートするものです。UL
12.2kHzの基準信号は－101dBmに設定され、10－3のBERが測定されるまでブロッキング信号が注入されます。表2に示すように、ADF4602-1は3つの事例のすべてにおいてTS25.104をいくらかの余裕をもって上回っています。
i TSG R4#48—TSG-RAN作業部会（無線）会議#48、2008年10月
-
Analog Dialogue Volume 42 Number 4 7
表2. TS25.104仕様と比較したレシーバのブロッキング・ テスト結果の概要
レシーバの ブロッキング仕様
TS25.104 仕様の限界値
ADF4602評価用 ボードのテスト結果
隣接チャンネル選択度 –38dBm –31dBm （7dBのマージン）
10MHz W-CDMA ブロッカ
–30dBm –21dBm （9dBのマージン）
20MHz帯域外 CWブロッカ（1900MHz）
–15dBm –11dBm （4dBのマージン）
送信チェーン品質の主要な指標は、隣接チャンネル漏れ率（ACLR）とエラー・ベクトル振幅（EVM）です。どちらの場合も、これらのテストは組み合わさった送信チェーンの直線性を示す主要な指標になります。表3は、アナログ・デバイセズ評価用ボードで取得した測定値をTS25.104仕様と比較したものです。この表には、ピーク・コード・ドメイン・エラー、すなわちコード・ドメイン全体にわたってエラーを均一に分布させるようにするEVM測定値も含まれています
ii。あらゆる点で、ADF4602-1評価用ボードはTS25.104仕様を余裕をもって上回っています。ACLRの測定に使用した出力スペクトルのグラフを図8に示します。
表3. TS25.104仕様と比較したトランスミッタの テスト結果の概要
トランスミッタの 仕様
TS25.104 仕様の限界値
ADF4602評価用 ボードのテスト結果
エラー・ベクトル振幅（EVM）
