Curs_circuite Integrate Digitale

5/11/2018 Curs_circuite Integrate Digitale - slidepdf.com

http://slidepdf.com/reader/full/curscircuite-integrate-digitale 1/62

1

C U R S

CIRCUITE INTEGRATE DIGITALE

1.1. Sisteme numerice. Generalităţi

Sistemele numerice servesc la prelucrarea informaţiei numerice efectuând asupra ei osuccesiune de operaţii logice şi aritmetice indicată printru-un algoritm. Pot avea o funcţionare

sincronă sau asincronă.

Sistemele sincrone se caracterizează prin faptul că fiecare operaţie logică elementară

efectuată asupra informaţiei se efectuează într-un interval de timp bine determinat. Sistemul poate

efectua o operaţie elementară asupra informaţiei. Sistemele numerice sincrone au o complexitate

mai mare şi o viteză de lucru mai mică decât cele asincrone.

În cazul sistemelor numerice asincrone lipsesc impulsurile de tact, funcţionarea decurge tot

în conformitate cu un algoritm care emite un semnal care declanşează operaţia următoare deci ele

sunt mai rapide dar au dezavantajul unei complexităţi mai mari a proiectării. Din acest motiv

sistemele numerice funcţionează sincron sau cvasisincron.

Ansamblul de elemente de circuit care serveşte pentru efectuarea unor operaţii logice

elementare este denumit circuit logic sau poartă. Efectuarea unor operaţii mai complexe se

realizează cu blocuri funcţionale care conţin un număr mare de circuite logice. Blocurile funcţionale

conţin circuite combinaţionale (când variabilele de ieşire depind numai de valoarea momentană a

variabilelor binare de intrare) şi blocurile secvenţiale (când variabilele binare de ieşire depind atât

de variabilele de intrare cât şi de starea anterioară a circuitului). Starea anterioară se memorează cu

ajutorul unor celule de memorare.Există elemente de memorare statice sau dinamice.

1.2. Circuite logice elementare



2

Circuitele logice funcţionează în manieră binară şi servesc pentru implementarea ecuaţiilor

algebrice logice ( booleene ). Prin implementare se înţelege realizarea fizică a unui circuit care

poate realiza o anumită funcţie logică.

Algebra booleană presupune existenţa a două cifre, 0 şi 1 deci pentru implementare se

utilizează elemente cu două stări distincte.

În general se vorbeşte despre o logică de nivel sau impuls .În cazul logicii de nivel există

două nivele, unul mai ridicat şi altul mai scăzut, fiecărui nivel ataşându-i-se o cifră binară. În logica

pozitivă nivelului mai ridicat i se ataşază cifra 1 iar celui mai scăzut cifra 0. La logica negativă

situaţia este inversă. De cele mai multe ori, în practică se utilizează logica pozitivă.

Se mai utilizează în practică logica de impuls. Prezenţa unui impuls semnifică cifra 1 iar

absenţa impulsului cifra 0.

Se pot utiliza în practică impulsuri pozitive ( logica de impuls pozitivă ) sau impulsuri

negative ( logică de impuls negativă ).Cele două nivele logice se indică prin intervale de tensiune datorită dispersiei de fabricaţie

.Pentru 1 avem V VM m

' '− iar pentru 0 logic avem V V

M m

0 0−

' .

1.2.1. Funcţii logice elementare

Orice circuit logic se realizează prin interconectarea a trei tipuri de circuite logice simple

elementare : SAU , ŞI , NU .

a) Circuitul SAU - este un circuit cu două sau mai multe intrări şi cu o singură ieşire .El

realizează funcţia de disjuncţie sau de sumă logică.

Funcţionarea: ieşirea circuitului SAU este pe 1 logic atunci când cel puţin una din intrări este

pe 1 logic.

Schema simbolică Tabelul de adevăr

Y=A+B+C

A B C Y0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

1

1

1

1

1Cea mai simplă schemă de circuit SAU este cu diodă şi rezistoare.

A

B

C

Y



3

La intrare s-a specificat logica folosită. (logică pozitivă).

V

V V01

0

5

≅

≅

b) Circuitul ŞI - este un circuit cu două sau mai multe intrări şi o singură ieşire .El realizează

funcţia de conjuncţie sau de produs logic.

Funcţionarea : Ieşirea circuitului ŞI este pe 1 logic numai dacă toate intrările sunt pe 1 logic.

Schema simbolică Tabelul de adevăr

Y=ABC

A B C Y0

0

00

1

1

1

1

0

0

11

0

0

1

1

0

1

01

0

1

0

1

0

0

00

0

0

0

1

Exemplu de realizare :

da

v0

A

B

C

db

dc

R

Y

v0

v1

A

B

C

Y



4

c) Circuitul NU - este3 un circuit cu o singură intrare şi o singură ieşire şi realizează funcţia de

reglare sau complementare.

Ieşirea este pe 1 logic atunci şi numai atunci când intrarea nu este pe 1.

Schema simbolică

Y = A

Exemplul de realizare

Rezistenţa2

BR are rolul de a asigura blocarea formă a tranzistorului T în condiţiile unei

rezistenţe mari de ieşire a sursei de semnal şi permite evitarea trecerii curentului ICBO prin acesta.

Rezistenţa1B

R are rolul de a proteja joncţiunea BE a tranzistorului T.

v0

A

B

C

da

db

dc

R

Y

v0

v1

v1

A Y

v0

T1

Rc

v1

Y

RB2

Vb

-

RB1

vi

v0

v1

Ca ICB0



5

Condensatorul Ca foloseşte la accelerarea comutării la apariţia unui semnal treaptă la intrare.

V b se utilizează pentru cazul când la intrare tensiunea ar fi Vi =0 să se permită blocarea

tranzistorului cu o tensiune suficient de mare pentru a asigura marginea de zgomot.

1.2.2. Funcţii logice de două variabile

Principalele funcţii logice de două variabile (care includ şi funcţiile logice elementare) sunt:

a) Negaţia NU (NOT)

Y A=

b) Conjuncţia ŞI ( AND)

( )

Y A B

Y A B

= ⋅

= ∧

c) Disjuncţia SAU (OR)

Y A B= +

Y A B= ∨

d) Negarea conju ncţiei ŞI - NU (NAND)

B AY ⋅=

B AY ∧=

e) Negarea disjuncţiei SAU - NU (NOR)

B AY +=

B AY ∨=

vi

ib

t

t

v0

v1

A Y

A

B

C

Y

A

B

C

Y

YA

B

A

B

Y



6

f) Negarea echivalenţei SAU -EXCLUSIV ( XOR )

B AY ≈=

Y = A ⊕ B

A B Y0

0

1

1

0

1

0

1

0

1

1

0

1.2.3. Relaţii elementareFie A, B, C, deci variabile binare :

A A+ =0 A ⋅ =0 0 A A=

A + =1 1 A A⋅ =1

A A A+ = A A A⋅ =

A A+ = 1 A A⋅ = 0

( ) ( )

( ) ( )

( )

A B C A B C

A B C A B C

A B B A

A B B A

A B C A B A C

+ + = + +

⋅ ⋅ = ⋅ ⋅

+ = +

⋅ = ⋅

⋅ + = ⋅ + ⋅

Legile lui DeMorgan :

A B C A B C

A B C A B C

+ + = ⋅ ⋅

⋅ ⋅ = ⋅ ⋅

Negând încă o dată :A B C A B C+ + = ⋅ ⋅

⇔

A B C A B C⋅ ⋅ = + +

AB

Y

A

BC

Y

A

BC

Y



7

⇔

2. Famili de circuite integrate pe scară redusă2.1 Parametrii circuitelor logice - se pot împărţi în două categorii :

- caracteristici electrice statice;

- caracteristici electrice dinamice.

Caracteristicile electrice statice descriu comportarea circuitelor logice în curent continuu sau

la variaţii lente în timp a tensiunilor şi curenţilor prin circuit.

Caracteristicile electrice dinamice descriu comportarea circuitelor logice la tranziţii rapide asemnalelor.

2.1.1. Caracteristici electrice statice

a) Nivelele logice de ( tensiune ) intrare - reprezintă intervalele de tensiune pentru care se

atribuie nivel logic 0 şi nivel logic 1 la intrarea unui circuit.

b) Nivelele logice de ieşire - reprezintă intervalele de tensiune pentru care se atribuie nivel

logic 0 şi nivel logic 1 la ieşirea unui circuit.

c) Curenţii de intrare - reprezintă curenţii care se pot închide prin intrarea circuitului logic

pentru nivelele de intrare V IL şi V IH . Curenţii corespunzători nivelelor V IL şi V IH ( I IL şi I IH ) sunt în

general diferiţi putând avea şi sensuri diferite.

d) Curenţii de ieşire - reprezintă curenţii care se pot închide prin ieşirea circuitului logic

pentru nivelele logice de ieşire V OL şi V OH .e) Capacitatea de intrare - este un parametru care caracterizează intrările în circuite logice

cu tranzistoare MOS şi reprezintă capacitatea măsurată între intrarea circuitului şi borna comună.

2.1.2. Caracteristicile electrice dinamice

a) Timpul de propagare - reprezintă intervalul de timp scurs între aplicarea semnalului la

intrare şi obţinerea răspunsului la ieşirea circuitului logic.

b) Timpul de tranziţie - al semnalului de la ieşire pentru tranziţii de la nivel logic L (Low)

şi H (High) respectiv invers. În figura următoare sunt prezentaţi timpii de programare şi de tranziţie

pentru un inversor logic.

A

B

C

Y A

B

C

Y



8

2.2. Familia DTLPoarta fundamentală a familiei DTL îndeplineşte funcţia ŞI - NU . În practică, la realizarea

circuitelor integrate există o serie de restricţii :

- rezistenţele integrate au valori relativ mici.

- nu se integrează condensatoare ( de exemplu condensatoare de accelerare).

- extensia marginii de zgomot nu se face cu surse suplimentare rezultând condiţia

alimentării integratului cu o singură sursă.

În analiza funcţionării porţii se fac următoarele ipoteze:

- tensiunea de deschidere a diodelor : V do = 0.6 V .

- tensiunea pe o diodă deschisă: V d = 0.7 V.- tensiunea pe joncţiunea B-E a tranzistorului la deschidere: V beγ = 0.5 V.

- tensiunea pe joncţiunea B-E a tranzistorului la saturaţie: V besat = 0.8 V.- tensiunea între colector şi emitor la saturaţie: V ces = 0.2 V.

- tensiunea pentru nivel 1 logic: V H = 5 V.- tensiunea pentru nivel logic 0 logic: V L= 0.2 V.Schema porţii fundamentale DTL este:

a) Funcţionarea porţii fundamentale

90%50%10%90

%50%10%

tTH

L

t pH

L

tTL

H

t pL

H

v0

T

Rc

v1

Y

Rbv0

v1

2,2k Ω

5k Ω

IB

IRB

d2d1

da

A

B

C

db

dc

R5k Ω

IR

v1

SI NU

P



9

Diodele d 1 şi d 2 au rolul de a creşte insensibilitatea la zgomot a etajului. Analiza funcţionării

porţii se face analizând situaţia de la ieşire.

Cazul I :

Presupunem că cel puţin o intrare este pe 0 logic.

⇒ A = 0 ; B = C = 1 ⇒ la intrarea A s-a aplicat ILV .

V P = V L + V d = 0.2 + 0.7 = 0.9 V Tensiunea necesară în punctul P pentru a se deschide tranzistorul T este:

V P = V beγ + 2 V d γ = 0.5 + 1.2 = 1.7 V > V p .Rezultă că tranzistorul T este blocat şi tensiunea la ieşire este V 0 = V + = V H .

Concluzie : dacă cel puţin o intrare este pe 0 logic ieşirea porţii este pe 1 logic.

Cazul II :

Presupunem că toate intrările sunt pe 1 logic ⇒ A = B = C = 1

Diodele d a , d b , d c , sunt blocate , curentul închizându-se prin R , d 1 , d 2 , R B şi joncţiunea BE a tranzistorului .

Considerând tranzistorul saturat :

V P = V besat + 2V d = 0.8 + 1.4 = 2.2 V Se observă că diodele de la intrare sunt blocate deoarece potenţialul între anodul şi catodul

diodelor este :

V ac = V P - V H = 2.2 - 5 = - 2.8 V

Concluzii : dacă toate intrările sunt pe 1 logic ieşirea porţii e pe 0 logic .

b) Determinarea valorii minimă a factorului de amplificare static h21e

mA . I I I I I I

mA . K

V .

R

V I

mA . . .

R

V V I

B B

B

R R B B R R

b

bcs R

P R

40

1605

80

5605

82

5

225

=

=Ω

===+



10

Valoarea minimă a lui h21E astfel încât T să fie saturat :

552240

8421

21

. . .

.

I R

V V h

V I h RV

BC

cesmin E

ces Bmin E C

≅⋅⋅−

=

+

+

+

c) Determinarea factorului de branşament

La ieşirea unui circuit de acest tip se conectează intrările unor circuite similare. Dacă ieşirea

este în stare V L, pe lângă curentul de saturaţie I CS se vor trece şi curenţii de intrare a intrărilor

conectate la ieşirea lui. Acest fapt limitează numărul maxim de intrări conectabile la ieşire.

Cazul cel mai de favorabil este când intrare conectată este pe 0 logic şi celelalte intrări a

circuitului care conţine intrarea respectivă sunt pe 1 logic .În acest caz curentul de intrare al intrării

respective va avea valoarea maximă.( ) mA .

. .

RV V V I Ldai 820

5

207051==+

În funcţie de valoarea minimă a factorului de amplificare (prin tehnologia folosită) se poate

determina factorul de branşament. De exemplu presupunând că se poate garanta h21E = 30 se obţine :

mA . .

.

R

V V I

unde I N I I h

C

L

Csat

i Csat B E

2222

205

21

≅−=−=

⋅

+

⇒ ≅ N 12 deci în cazul cel mai defavorabil se pot conecta la ieşire 12 intrări.d) Determinarea marginii de zgomot

În practică o poartă poate funcţiona în condiţiile în care la intrare se pot introduce tensiuni parazite. Marginea de zgomot se determină în două cazuri :

1. Ieşirea porţii este pe 1 logic şi numai o intrare e pe 0 logic.Am arătat că :

V P = V d +V L = 0.9 V din aceste relaţii rezultă că o tensiune indusă:

V '' P =1.7V

V +

z =V '

P - V P = 0.8 V poate bloca dioda tranzistorului T , ieşirea trecând în starea 1 logic.În practică, cu cât marginea de zgomot este mai mare, circuitul funcţionează în condiţii

industriale mai eficiente.Se fabrică circuite logice ŞI-NU cu factorul de branşament ridicat prin intercalarea încă a

unui tranzistor care măreşte curentul de bază.Se fabrică şi circuite din familia HDTL cu nivele mai mari a tensiunilor de alimentare

( +15V ) şi margine de zgomot tipică ± 7V.Structura porţii este asemănătoare dar cele două diode sunt completate cu o diodă Zener.e) Posibilităţi de obţinere a unor funcţii logice suplimentare prin cablarea mai multor

circuite logice DTL.Un exemplu de cuplare a ieşirilor a două porţi este :



11

Y1 Y2 Y0

0

1

1

0

1

0

1

0

0

0

1

21Y Y Y ⋅

Considerând că avem interconectate M circuite similare şi situaţia când numai o ieşire este

pe 0 logic şi M - 1 ieşiri sunt pe 1 logic.În acest caz , rezistenţa echivalentă din colectorul tranzistorului care conduce numai este

RC =2.2 k Ω ci M

R R C '

C = .

Curentul de colector creşte foarte mult şi poate duce la distrugerea tranzistorului.

În practică se verifică dacă :

- puterea disipată pe tranzistor nu depăşeşte P dmax .

- curentul de colector poate fi acoperit de curentul bazei.

Dacă condiţiile nu sunt îndeplinite nu se poate utiliza schema prezentată. Pentru realizarea

cablării se fabrică circuite cu ieşirea cu colectorul în gol la care rezistenţa de colector se pune deutilizator şi se poate determina prin calcul funcţie de număr de ieşiri ce trebuie cablate.

Schema porţii Reprezentarea simbolică :

T1

Rc

V+

T2

Rc

V+

Y1

Y2

Y



12

Unul din parametrii cei mai importanţi este timpul de propagare.Există - t pHL şi t pLH al ieşirii .

De obicei t pLH > t pHL.

Se consideră2

pHL pLH

p

t t t

+= .

Uzual t p pentru familia DTL este 30 ns.Principalul dezavantaj al circuitelor din familia DTL este timpul de propagare mare datorită

încărcării lente a capacităţii parazite de la ieşire prin RC şi comutări lente inverse a tranzistorului

datorită lui R B mare.

2.3. Familia TTL.

Principalele avantaje ale circuitelor integrate din familia TTL sunt :- viteza de comutaţie mai mare.- tehnologia de realizare a circuitelor este mai simplă.- preţ de cost redus.

2.3.1. Poarta TTL elementarăSchema unei porţi TTL elementare ŞI - NU este :

Rolul tranzistorului T 2 este de amări factorul de branşament al porţii .

a) Analiza funcţionăriiporţii - se face analizând situaţiade la ieşire.Cazul IPresupunem că toate intrărilesunt pe 1 logic. A =B = C = 1.Curentul se va închide prin

Rc

T

RB

V+

X



13

rezistenţa R , joncţiunea BC a lui T 1 , joncţiunile BE a lui T 2 şi T 3 rezultând faptul că T 2 şi T 3 suntsaturate .

Potenţialul punctului P se poate determina astfel :V P = 2V bes +V d = 2 ⋅ 0.8 + 0.7 =2.3 V

Tensiunea la ieşire este V 0 = Vces 3 =0.2V = V L ( dacă există rezistenţă conectată în colectorullui T 3 ).

Se observă că dacă toate intrările sunt pe 1 logic , ieşirea Y este pe 0 logic .Cazul IIPresupunem că cel puţin o intrare este pe 0 logic ⇒ A = 0 ; B = C = 1.Potenţialul punctului P va fi :

V . . .V V V be L

'

P 907020 =Pentru a se deschide cele trei joncţiuni înseriate ar trebui ca potenţialul în punctul P să fie :

P bed

'

P V V . .V V V >γ 611602

Rezultă că tranzistoarele T 2 şi T 3 sunt blocate.

Dacă rezistenţa RC3 este conectată se obţine la ieşirea tensiunea150

=+ Y V V V V H

b) Funcţionarea în regimul de comutaţieÎn perioada de comutaţie a ieşirii de la starea V L la V H într-un timp foarte scurt, T 1

funcţionează ca tranzistor facilitând comutarea inversă rapidă a tranzistoarelor T 2 şi T 3.Presupunând că cele 3 intrări sunt iniţiale în starea 1 rezultă Y = 0 .Dacă intrarea A trece

rapid în 0 logic. Tranzistoarele T 2 şi T 3 nu comută imediat în starea de blocare dorită sarcinilor stocate în bazele lor.

În timpul procesului tranzitoriu joncţiunea BE a tranzistorului T 1 este polarizată direct ( 0.7 V ) în timp ce joncţiunea BC este polarizată invers , rezultând că T 1 pe durata procesului tranzitoriufuncţionează în regiunea activă. În acest caz prin circuitul de colector a lui T 1 circulă cu curent marecare descarcă rapid sarcina acumulată în bazele lui T 2 şi T 3 comutându-le invers foarte repede şiavând ca rezultat îmbunătăţirea timpului de comutaţie. Acest circuit se fabrică în varianta OC (open colector / colector în gol ) .

Schema anterioară prezintă în continuare timp de propagare relativ mare şi putereaconsumată de la sursă de asemenea relativ mare.

O sursă importantă de disipare de energie este RC3. S-a pus problema înlocuirii ei cu untranzistor sau a creşterii valorii ei.

T1

A T2

T3

5V

0,2V

1,6V

2,3 V

0,9 V



14

În afară de întârzierea datorită saturaţiei , timpul de propagare este afectat şi de existenţacapacităţii parazite date de intrările circuitelor care se conectează la ieşire. Cu cât numărul de intrărieste mai mare , capacitatea parazită este mai mare.

Cazul ILa comutarea V H → V L ; condensatorul era încărcat inţial la 5V . În momentul comutării

capacitatea C P se descarcă peste tranzistorul T 3 saturat( foarte rapid ) .Cazul II

La comutarea V L → V H , condensatorul era încărcat iniţial la 0.2V . Încărcarea la valoarea 5V se face prin rezistenţa RC cu constanta de timp dată de τ = RC .C P care duce la creştereatimpului de propagare. Scăderea foarte mult a lui RC duce la creşterea consumului porţii , RC

rămânând la valoarea minimă n× 100 →1k

2.3.2. Seria TTL standard ( normală )

Rolul diodelor D1 , D2 , D3 este de a proteja joncţiunea BE la semnale de intrare negative.

T3

R C

Y

V+

C p

I II

R C2

Y

V+=5V

C p

T4

T3

DT2

v0

R E

R C4

T1

1,6 K

0,1 K 4 K R

1K

D3

D2

D1



15

a) Analiza funcţionării porţii :

Cazul IPresupunem că A = B = C = 1 ⇒ joncţiunea BE a lui T 1 este blocată , tranzistoarele T 2 şi T 3

sunt saturate deci V 0 ≅

0.2 V = V 0L ⇒

Y=0.Tensiunea în baza lui T 4 este :V . .V V V cesbesb 12080

234

=

Tensiunea necesare pentru deschiderea lui T 4 :V . . . .V V V V cesd be

'

b 31206050344

=γ

rezultă că tranzistorul T 4 este blocat.

Cazul II

Presupunem că cel puţin una dintre intrări este pe 0 logic : A = 0 ; B = C = X.În acest caz T 2 şi T 3 sunt blocate ⇒ V 0 =V H = 5V . În regim staţionar cu ieşirea în gol ,

tranzistorul T 4 şi dioda D vor fi la limita conducţiei .Se obţine :V . . .V V V V

d be9360505

40=

γ

+

b) Funcţionarea în regim de comutaţie

Presupunând cazul când tensiunea de la ieşirea porţii trece din 0 logic în 1 logic valoareainiţială a curentului de colector debitat de T 4 pentru încărcarea capacităţii parazite C P va fi :

mA .

. . .

R

V V V V i

C

Ld cesC 39

10

2070205

4

4

4===

+

În continuare tensiunea de ieşire creşte, curentul prin T4 scade şi T4 iese din saturaţie, lasfârşitul perioadei de încărcare T4 şi dioda D ajungând la limita de conducţie.Reducerea la 0 a lui RC4 ( pentru creşterea curentului de încărcare a capacităţii parazite C P )

nu este posibilă deoarece în momentul comutaţiei există un interval foarte scurt de timp în care atâtT 4 cât şi T 3 conduc simultan ( T 4 intră mai repede în conducţie decât iese din conducţie T 3 ), RC4

limitând curentul de scurtcircuit. Această ieşire se numeşte totem - pole ( sau legată ). Sursa dealimentare este solicitată la impulsuri de curent în timpul comutării ieşirii din stare Low în High. Sefolosesc condensatoare de decuplare pe grupuri de circuite integrate.

Performanţele obţinute sunt : - t p = 10 ns.- P C = 10mW/circuit

Circuitele cu ieşire totem - pole nu pot fi cablate la ieşire deoarece dacă unul are ieşire pe 0

logic şi altul pe 1 logic ar fi cvasicircuit.

2.3.3. Seria TTL rapidă

R 3

Y

V+=5V

T5

T4

T2

v0

R e

T1

0,8 K 2,4 K R

D1

R 4

3,5 K

T3

R C40,05

K

R 1

R 2

T6

0,5 K 0,25 K

VL

VH



16

Pentru reducerea în continuare a timpilor de propagare se poate :- creşte amplificarea circuitului prin închiderea unui tranzistor suplimentar ;- folosi un rezistor de valoare mai mică în scopul supracomandării prin curent a

tranzistorului , procedeu care duce la creşterea vitezei de comutaţie.

- utilizarea rezistenţei neliniare în scopul evitării saturaţiei profunde a lui T 3 .Schema porţii fundamentale pentru seria TTL rapidă este :Tranzistorul T 6 , R1 şi R2 joacă rolul unei rezistenţe Re ( neliniare ). Tranzistorul T 5 este un

amplificator suplimentar de curent şi duce la micşorarea rezistenţei de ieşire a circuitului. Prinintroducerea joncţiunii bază - emitor a lui T 5, dioda D nu mai este necesară, rolul ei fiind preluat de joncţiune.

Utilizarea rezistenţei neliniare Re prezintă două avantaje bazate pe faptul că valoarea eidepinde de tensiunea V be3 .

• Considerând că tranzistorul T 3 trece din starea blocatîn saturat la valori mici a lui V be3, curentul din emitorul lui T 2 sedistribuie preponderent spre T 3 accelerând ieşirea din starea de blocare, Re fiind mare. Când procesul de comutaţie este terminatT 3 intră în saturaţie, Re are valoarea mică şi o parte mai mică din

curentul de emitor a lui T 2 revine tranzistorului T 3 împiedicândintrarea profundă în saturaţie a lui T 3 .

• Al doilea avantaj al folosirii Re este îmbunătăţirea caracteristicii de transfer.Această variantă constructivă permite obţinerea timpilor de propagare de ordinul t p ≅ 6ns dar audezavantajul puterii consumate de 30 - 60 mw / circ.

2.3.4. Seria TTL Schottoky

Circuitele din familia TTL funcţionau cu tranzistoare în regim de saturaţie. Creşterea încontinuare a frecvenţei la care pot fi utilizate se poate face prin evitarea intrării în saturaţie a

R e

V be3



17

tranzistoarelor. Se poate ajunge la valori ale timpilor de propagare de ≅ 3 ns, cu puteri disipate de30 ÷ 60 mW/circuit.

Schema unui circuit logic ŞI - NU din seria Schottky este practic identică cu schema dinseria rapidă cu deosebirea că toate tranzistoarelor care se pot satura în timpul funcţionării se

înlocuiesc cu tranzistoare Schottky iar diodele se înlocuiesc cu diode Schottky.Dioda Schottky este contact între un metal şi un semiconductor de tip n având ca proprietăţitimpul de stocare foarte mic ( t s ≅ 1ns )şi faptul că la conducţie tensiunea anod - catod arevaloarea mai redusă decât cele cu Si ( ≅ 0.4V ).

Tranzistorul Schottky este compus dintr-untranzistor npn şi o diodă Schottky. La creşterea tensiuniiU cd , tensiunea bază - colector este limitată la maxim 0.4V deci tensiunea U CE a tranzistorului nu poate depăşi valoareaV be - V ds deci tranzistorul T nu are cum să se satureze.

Din punct de vedere tehnologic, realizarea diodei Schottkyse face prin punerea în legătură a contactului de aluminiu al bazeicu colectorul. Simbolul tranzistorului Schottky este :

2.3.5. Circuitul logic cu 3 stări

Din cele prezentate anterior rezultă că circuitele cu un tranzistor la ieşire are viteza defuncţionare mică însă pot fi cablate la ieşire spre deosebire de circuitul cu două tranzistoare la ieşire( totem-pole ) a cărui viteză de funcţionare este mai mare însă nu poate fi cablat la ieşire .

Circuitul logic 3 stări combină viteza mare de funcţionare cu posibilitatea utilizării ieşiriicablate. Există circuite cu 3 stări în serii normale, rapide sau Schottky.

Circuitul are o intrare în plus numită intrare de validare E ( Enable ) cu ajutorul căreia se

pot comanda stările circuitului.Pentru valoarea E = 0 circuitului funcţionează ca un circuit ŞI - NU cu ieşiri legate ( totem -

pole ) , ieşirea circuitului putând avea valorile 1 sau 0 .Pentru valoarea E = 0 circuitul prezintă la ieşire impedanţă ridicată, el fiind practic

deconectat de la magistrala de ieşire.Schema unei porţi elementare este :

ts

i

t

T

R

V+

Ucd

d

icd

O

E

BA

C

5V

0,1V

T2

T4

D

T3

U0

V+ =5V

R c4

d

Y

V

L

VH

R c2R

R ET2



18

O este un amplificator cu particularitatea că la ieşire are un tranzistor astfel încât nivelele deieşire se pot modifica între 5V şi 0.1 V.

Intrarea C este intrarea de comandă.a) Analiza funcţionării porţii

Cazul I : E = 1La ieşirea lui O avem 5 V deci joncţiunea corespunzătoare intrării C nu conduce şi nu are

influenţă asupra lui T 1 .Dioda d va fi blocată rezultând că circuitul funcţionează normal ca la schemele descrise

anterior, realizând funcţia ŞI - NU .Cazul II : E = 0Ieşirea operatorului O este pe 0.1 V deci intrarea C se pune practic la masă, T 2 fiind blocat,

T 3 este blocat ( nu trece curent prin rezistenţa R ET2 )Potenţialul bazei lui T 4 va fi :

V .V . .V V Bd B

11801044<

adică tensiunea necesară deschiderii a două joncţiunii.

Rezultă că T 4 este blocat deci impedanţa măsurată la ieşirea circuitului între ieşiri şi masăeste foarte mare, circuitul fiind practic deconectat de la alte circuite în ce priveşte ieşirea.

Reprezentarea simbolică

Poarta cu intrare Poartă cu intrarede validare activă pe 1 de validare activă pe 0

Tipuri de operatori fabricaţi :

Variante neinversoare Variante inversoare

2.4. Familia ECL ( logică cuplată prin emitor )

AB

E

AB

E

A

AE

E

Y

Y A

AE

E

Y

Y



19

Performanţele obţinute de circuitele din această familie constau în timpii de propagare 1÷ 4 µ s la puteri disipate pe poartă de până la 40mw.

Circuitul conţine numai rezistoare şi tranzistoare, poarta fundamentală fiind poarta SAU sau SAU - NU .

Viteza de funcţionare mai ridicată se datorează :- comutaţiei de curent;- valorii reduse a variaţiilor de nivel la ieşire;- funcţionarea tranzistoarelor care conduc numai în zona activă.Pentru asigurarea compatibilităţii de nivele de ieşire, anumite valori de tensiuni şi

rezistenţelor trebuie respectate cu precizie.

Funcţia logică realizată Y = A + B + C

Alimentarea cu tensiuni negative se face pentru :- micşorarea influenţei asupra circuitului a variaţiei sursei de alimentare ;

- evitarea distrugerii circuitului în cazul scurtcircuitului unei ieşiri la masă;

a) Analiza funcţionării porţii logiceCazul I :Presupunem că A = B = C = 0 = V OL . Presupunem că T 1 , T ' 1 , T '' 1 sunt blocate. În acest caz

conduce T 2 care este alimentat în bază cu o tensiune obţinută de la un divizor compensat cutemperatura şi în ipoteza că T 2 funcţionează în zona activă se obţine :

V E = V b - 0.7 V = - 1.85 V Curentul de emitor va avea valoarea :

mA . .

.

.

. .

R

V V I

E

E E 842

181

353

181

85125==

Dacă se presupune că T 2 are câştig de curent suficient de mare şi I b2 este neglijabil rezultă că I E2 ≅ I C2 .

V . . . R I V C E C

8508423022

−

Se observă că T 3 conduce şi V be3 ≅ 0.7 V

A T1

BT’

1

CT’’

1

V b

=- 1,15V

T3

R C2R

C1

0,27 k Ω 0,3 k ΩV

C2V

C1

T4

V02

V01

VE

=- 5,2V

V0L

V0H

R E

1,18 k Ω 1,5 k Ω

R E4

Y Y



20

V .V

V . . .V V V

OH

beC

551

551708503201

−

−

Dacă T 1 , T ' 1 , T '' 1 sunt blocate, prin RC1 trece numai curentul rezidual a lui T 1 , T ' 1 , T '' 1

obţinând :( )

V .V

V . . .V R I V

OH

beC r

750

750700504102

−

−

Excursia de tensiune la ieşire între cele două stări este V OH - V OL = 0.8 V rezultând un timpmai redus la comutarea circuitului.

Verificarea ipotezelor făcute se face în următoarele cazuri :1. T 1 , T ' 1 , T '' 1 blocate

Marginea de zgomot pentru semnale pozitive este :V . . .V V V bebe z 203050 =

γ

+

Se observă că joncţiunea colector - bază nu e deschisă deci tranzistorul T 2 nu este saturat.

Cazul II :

Presupunem că cel puţin una din intrările T 1 , T ' 1 , T '' 1 este în conducţie deci se aplică V OH . A = 1 , V OH = -0.75V , rezultă că T 1 conduce în zona activă , B = C = X.

Facem ipoteza că T 2 este blocat

mA . .

. .

R

V V I

V . . .V V V

E

E E

beOH E

173181

45125

451707501

===

−

Considerând curentul de bază neglijabil i b1 ≅ 0.

OH C r be

OLbeC O

C E C

V V . R I V V

V V . . .V V V

V . . . R I V

=

=

−

75

0

55170850

850270173

2201

412

11

Verificarea ipotezelor făcute se face în următoarele cazuri :

1. T 2 este blocat Marginea de zgomot pentrusemnale negative este :

⇒ T 2 este blocat V ,V V V bebe Z 20γ

2. Verificăm că T1 nu este saturat :Joncţiunea BC este polarizată direct dar nu este

deschisă deci T1 nu este saturat.

V0L

-1,85V0,3V -1,85V

T1

VC2

-1,15V0,3V

-0,85V

T2

V b

= -1,15 V

-1,45V

0,3V

T2

-0,75V

0,1V-0,85V



21

Tranzistoarele T 3 şi T 4 au rolul de a mării factorul de branşament la ieşire şi prin căderea detensiune pe joncţiune BE asigură compatibilitatea nivelelor de ieşire cu cele de intrare.Curentul absorbit de la sursă variază foarte puţin la comutarea dintr-o stare în alta deci nu

apar vârfuri de curent la comutare.

Reprezentarea simbolică :

b) Realizarea logicii cablate

Y1 Y2 Y001

1

010

1

011

1

Y = Y 1 + Y 2

Apar problemele de la familia TTL cu un singur tranzistor la ieşire deoarece dacă Y 1 = 0 şiY 2 = 1 ⇒ curentul trece prin 2 rezistenţe în paralel deci ieşirea circuitului se încarcă foarte mult.

Se fabrică circuite cu emitorul în gol, utilizatorul conectând o singură rezistenţă de emitor corespunzătoare mai multor ieşiri interconectate.

c) Avantaje

o

timp de propagare mic t p =1 ÷ 4 ns.o existenţa ieşirilor complementare.o inexistenţa vârfurilor de curent la comutare.o rezistenţă de intrare mare.o rezistenţă de ieşire mică.o factor de branşament mare.

d) Dezavantaje

o margine de zgomot mică.o variaţie mică între cele două nivele logice.

Y

Y

A

B

C

Y1

Y2

VE



22

o incompatibilitatea nivelelor de ieşire cu alte familii de circuiteintegrate.

2.5. Familia I 2

L ( Integrated Injection Logic ) - 1972Principalul avantaj al acestei familii este faptul că conţine numai tranzistoare, structură ce

asigură o tehnologie simplă, fără insule de izolare, o densitate de integrare de aproximativ 10 ori

mai mare ca la familia TTL la viteze comparabile.

Circuitul fundamental este inversor cu ieşiri multicolector.

a) Analiza funcţionării circuitului : I. Presupunem că T ' 2 este saturat,

rezultă V ces2 ≅ 0,1 V .

În acest caz tranzistorul T 2este blocat deoarece

2beV = V ces .

Tranzistorul T 1 funcţionează ca

tranzistor în zona activă pentru că este

nesaturat şi dă curentul de colector al

tranzistorului T 2' .Intrarea A e pe 0 logic ⇒ V OL = 0,1 V.

II. Presupunem că T ' 2 este blocat. În acest caz T 2 conduce, V be2 = 0,7V. Tranzistorul T 1 este saturat şi injectează curent în baza lui T 2 . Rezultă că nivelul logic ridicat

este V OH = 0,7 V. Prezenţa tranzistorului T 1 de tip PNP are dezavantajul micşorării vitezei de funcţionare.

Comparaţii între familia I 2 L TTL- timp de propagare t p [ ns ] 25 -250 10- densitate de integrare ( tranz./mm2 ) 200 20- putere consumată 6nW - 70µW 10mW - tensiune de alimentare 1 - 15V 5 V La familia I 2 L diferenţa dintre V OH şi V OL este relativ mică deci cele două familii nu sunt

compatibile.Marginea de zgomot este mai puţin bună ca la familia TTL .

Ca exemplu de realizare a altor funcţii logice cu ajutorul acestor tipuri de circuite este

prezentată schema de mai jos :

T’1

T2’

2

A

AAA

C

1C2C

3T2

T1

V

be

2

<<I

0

I1

A ⋅ B = A +B

<<

I0

A

I3

A ⋅ B

(B)

V+

A

B



23

2.6. Circuite integrate logice cu tranzistoare MOS.Avantajele tehnologiei MOS faţă de tranzistoarele bipolare sunt :

• densitatea de integrare mult mai mare ( se utilizează numai tranzistoare ).

• puterea consumată de la sursă este relativ mică.• tensiunea de alimentare poate lua valori într-un interval larg, existând posibilitatea ca

prin alegerea tensiunii de alimentare să se realizeze compatibilitatea între familia MOS şi

celelalte familii.

• curent de intrare foarte mic.

• dimensiuni reduse.

Principalul dezavantaj este viteza de funcţionare cu un ordin de mărime mai mică decât în

tehnologia cu tranzistoare bipolare datorită capacităţilor parazite de substrat şi capacităţilor parazite

de ieşire. Se obţin timpi de propagare de ordinul

t p = ( nx10 ÷ nx100 ) ns

2.6.1. Familia MOS.De obicei în cadrul acestei familii se

folosesc tranzistoare MOS cu canal n care

permit alimentarea cu tensiuni pozitive faţă

de masă, şi fiind vorba de tranzistoare care

funcţionează prin îmbogăţire de purtători

au caracteristica prezentând avantajul

blocării prin aplicarea unei tensiuni nule pegrilă.

Circuitul fundamental este inversorul

care cuprinde două tranzistoare, unul de comandă şi unul de sarcină, ambele cu canal n.Tranzistorul T 2 este în permanenţă în conducţie şi prezintă o rezistenţă între sursă şi drenă

dependentă de dimensiunile canalului.

VGS

Id

V p



24

Analiza funcţionării în regim de

comutaţie se face ţinând seama de capacitatea

parazită C p .1. Presupunem că ieşirea trece din stare

V OH → V OL. Aceasta se face prin intrarea în

conducţie a lui T 1 şi prin descărcarea relativ

rapidă a capacităţii C P peste Rds1 ( r ON1 ).

Timpul de descărcare t d = C p ⋅ r ON este de

obicei mic pentru că r ON este mică.

2. Presupunem că ieşirea trece din starea V OL în V OH . Tranzistorul T 1 se blochează iar

capacitatea parazită se încarcă prin intermediul rezistenţei r ON2 de valoare mare. Timpul de încărcaret d = C p ⋅ r ON2 este mai mare deci comutarea jos→sus se face mult mai încet.

a) Realizarea altor funcţii logice cu ajutorul porţii fundamentale.

1. Circuitul ŞI -NU.

A B Y0

0

1

0

1

0

1

1

1

Vi

V0

t

t

V

Vi

V0

C p

T2

T1

V+

D

VG V

D

T2

Y = A⋅ B

T’1

T1



25

1 1 0

Tensiunea V G se ia mai mare ca V D pentru a determina o excursie mare de tensiune la ieşire

când T 1 , T 1' sunt blocate.

V OL corespunde tensiunii pe ambele tranzistoare în conducţie deci constructiv se alege

raportul L

Z mai mare pentru ca V OL să fie cât mai mic.

2. Circuitul SAU - NU.

În mod uzual timpul de propagare la un

inversor din familia MOS este

t p = 300 ns datorită frontului crescător al tensiunii de

ieşire.

Puterea consumată este tipic 1mW.

Dezavantajele:- putere relativ mare consumată ( faţă de familia CMOS, I 2 L)

- viteza de funcţionare relativ mai scăzută.

Toate circuitele din familia MOS - CMOS sunt prevăzute la intrare cu diode care protejează

stratul grilă - substrat de străpungere în cazul încărcării electrostatice a grilei şi de asemenea se

protejează intrarea în cazul aplicării accidentale a unor tensiuni negative.

2.6.2. Familia CMOS.- puterea consumată mult mai mică ( nx1µW ) în regim static.

- timpi de propagare mai redus ( 50ns ).Poarta fundamentală este intervalul care utilizează tranzistoare complementare ( primul cu

canal n şi al doilea cu canal p ).

A B Y

00

1

1

01

0

1

10

0

0

VG

VD

A BT1 T’

1

Y = A+B

Y

Vi

C p

T2

n

V+

D

T1

p

D2

D1

A

Id



26

Diodele D1 şi D2 protejează intrările. D2 protejează tranzistorul T 2 în cazul aplicării unei

tensiuni de intrare V i > V + D . Ca şi la tranzistoarele bipolare la, aceeaşi geometrie a canalului,

tranzistoarele de tip n se comportă mai bine decât cele de tip p în ce priveşte :

- comportarea cu frecvenţa.

- conductanţa de transfer.

- rezistenţa în stare de conducţie mare.

În practică12

3

T T L Z

L Z

=

a) Funcţionarea porţii fundamentale1. Presupunem că A = 1 ⇒ V i ≅ V + D , tranzistorul T 1 este în conducţie, T 2 blocat şi

tensiunea de la ieşire V 0 = V OL ≅ 0; Y = 0.Presupunem că A = 0 ⇒ V i ≅ 0 ; T 2 conduce, V 0 = V OH ≅ V D ; Y = 1.

Se observă că AY =

Se observă că în regim static nu există situaţie în care să conducă ambele tranzistoare, deci

să se consume putere de la sursă. Practic în acest caz puterea consumată este doar cea necesarăîncărcării capacităţilor parazite de la ieşire ( când T 2 conduce ).

În regim dinamic există un interval de timp ( de ordin ns ) când conduc ambele

tranzistoare .Aceasta explică creşterea puterii consumate de la sursă odată cu creşterea frecvenţei

impulsurilor de la intrare.Alt avantaj al acestei familii este faptul că încărcarea şi descărcarea

capacităţii parazite se face prin rezistenţe drenă - sursă aproximativ egale şi de valori mici ceea ce

micşorează constanta de timp faţă de familia MOS la trecerea jos - sus a ieşirii

b) Realizarea altor funcţii logice cu ajutorul porţii fundamentale .

V0

VGS

V pp V pm



27

1. Circuitul ŞI - NU.

B AY ⋅

2. Circuitul SAU - NU.

B AY +

Notând cu n numărul de intrări ai unei

porţi, pentru circuitele din familia MOS se folosesc n + 1 tranzistoare iar pentru

circuitele din familia CMOS se folosesc

2n tranzistoare.

3. NUMĂRĂTOARE

A B Y0

0

1

1

0

1

0

1

1

1

1

0

A B Y0

0

1

1

0

1

0

1

1

0

0

0

V+

D

T’

2T

2

T1

T’

1

B

A

Y = A⋅ B

T2

T’2

T’1T

1

A B

Y = A+B

V+D



28

3.1. Generalităţi. Definiţii

Un numărător este un circuit electronic care numără impulsurile aplicate la intrarea sa.

Aceste circuite pot fi clasificate după mai multe criterii :

a) după modul în care îşi modifică conţinutul există :- numărătoare directe caracterizate prin faptul că îşi cresc conţinutul cu câte o unitate

la fiecare impuls aplicat la intrare.

- numărătoare inverse la care conţinutul scade cu câte o unitate la fiecare impuls

aplicat la intrare.

- numărătoare reversibile care numără în sens direct sau invers în funcţie de o

comandă aplicată din exterior.

b) după modul de funcţionare există :

- numărătoare asincrone caracterizate prin faptul că celulele binare din

care sunt constituite nu comută simultan sub acţiunea unui impuls de tact aplicat tuturor celulelor.

- numărătoare sincrone caracterizate prin faptul că toate celulele binare din care este

constituit numărătorul comută simultan sub acţiunea unui impuls de tact aplicat tuturor celulelor.

În general, numărătoarele se realizează cu celule binare de tip T care au proprietatea

esenţială că realizează o divizare cu 2. Prin interconectarea adecvată a n astfel de celule se obţine

schema unui numărător care poate fi privit şi ca un circuit secvenţial cu un număr de stări distincte.

Fiecărei stări i se poate asocia un cod binar de lungime n, reprezentând conţinutul celor n celule

binare pentru starea dată a numărătorului.

Numărul stărilor distincte posibile ale unui numărător format din n celule binare este 2

n

. Demulte ori însă din cele 2n stări posibile se sar un număr de k stări rezultând un numărător cu p= 2n - k stări distincte.

Capacitatea unui numărător reprezintă numărul de stări distincte pe care le are.

Revenirea numărătorului în starea iniţială 0 este însoţită de apariţia unui impuls pe ieşirea

acestuia. Se defineşte factorul de divizare al numărătorului prin raportul dintre numărul impulsurilor

de la intrare şi numărul impulsurilor de la ieşire.

3.2. Registre de deplasare

Aşa cum bistabilul este o celulă elementară de memorie pentru un bit, pentru memorarea mai

multor cuvinte binare se pot utiliza mai multe bistabile interconectate. Necesitatea interconectării

apare pentru a facilita înscrierea şi citirea informaţiei dintr-un astfel de registru.

Citirea în serie necesită citirea bit cu bit a informaţiei înregistrate, deci o deplasare bit cu bit.

Citirea paralel este mai simplă deoarece la un moment se pot citi toţi biţii o dată, existând

accesul simultan la fiecare bit.



29

Se prezintă de exemplu un registru de deplasare de la stânga la dreapta în care se consideră

că este vorba de un registru de un cuvânt binar de 8 biţi. Schema registrului este :

Fig. 3.1.

Notând Q0 , Q1 , Q2 , Q3 , Q4 ieşirile de date, se observă că, deoarece Q4 este un bistabil detip D şi Q3 , Q2 , Q1 , Q0 sunt bistabili JK - MS sensul de transfer al datelor la fiecare impuls de tacteste de la stânga la dreapta.

Înscrierea datelor se poate face fie prin format paralel ( se înscrie informaţia de la unităţile Pr 4 , Pr 3 , Pr 2 , Pr 1 , Pr 0 ) în condiţiile în care intrarea l C este pe 1 logic şi apare frontuldescrescător al semnalului de tact Tk , fie în format serie.

Cuvântul de ieşire paralel poate fi citit oricând.Pentru înscrierea în format serie a datelor se procedează în modul următor:

- se aplică un impuls de ştergere l C = 0.- se aplică la intrarea serie a registrului bit cu bit, în tacte succesive începând cu cel mai

puţin semnificativ bit, cuvântul binar ce urmează a fi memorat.- sincron cu aplicarea celor n biţi, la intrarea de tact se aplică câte un impuls de tact pentru

fiecare din cei n biţi.Înscrierea datelor se face astfel :- pe frontul ridicător al impulsului de tact informaţia trece în secţiunea Master.- pe frontul coborâtor, informaţia trece din secţiunea Master în secţiunea Slave, fiind

prezentă la ieşire.Considerând că se doreşte să se înscrie în registru în modul serial numărul 10011 ← LSB.Tabelul care prezintă starea ieşirilor şi datele de la intrarea serială în funcţie de numărul

tactului prezent la intrarea de tact este prezentat în continuare.

Numărulde tact

Bitintrare

Q4 Q3 Q2 Q1 Q0

0 0 0 0 0 0 01 1 1 0 0 0 02 1 1 1 0 0 03 0 0 1 1 0 04 0 0 0 1 1 0

Intrar e

serie

TK

SJ

K

TK

Q4

Q4

R

Pr4

Q4

SJ

K

TK

Q3

Q3

R

Pr3

Q3

SJ

K

TK

Q2

Q2

R

Pr2

Q2

SJ

K

TK

Q1

Q1

R

Pr1

Q1

SJ

K

TK

Q0

Q0

R

Pr0

Q0

Ieşireserie

Cl

Validar e



30

5 1 1 0 0 1 1

Utilizări:- memorarea unui număr binar cu un număr de biţi corespunzător lungimii registrului,- conversia informaţiei paralel-serie şi serie-paralel,- întârzierea cu ∆ t =(n-1)⋅ T în transmiterea unui cuvânt, unde n reprezintă numărul de

biţi al registrului,- se pot realiza numărătoare sau divizoare de frecvenţă,- există posibilitatea comandării sensului de deplasare a datelor cu ajutorul unui semnal

exterior,- dacă se leagă ieşirea Q0 la intrarea serie al registrului şi se aplică în permanenţă

impulsuri de tact se obţine o memorie pentru un circuit cu reciclarea informaţiei.De exemplu se prezintă numărătorul în inel :

Fig. 3.2.Iniţial se înscrie în registru informaţia 00001. Din momentul aplicării impulsurilor de tact

informaţia începe să se recircule, starea numărătorului fiind descrisă de tabelul de funcţionare:

Tk Q4 Q3 Q2 Q1 Q0

1 0 0 0 0 12 1 0 0 0 03 0 1 0 0 04 0 0 1 0 05 0 0 0 1 06 0 0 0 0 1

Se observă că după 5 impulsuri de tact numărătorul revine în starea iniţială. La fiecare

ieşire se obţine 1 logic un interval de timp egal cu perioada impulsurilor de tact şi care se

repetă cu o perioadă egală cu de 5 ori perioada impulsurilor de tact .Dacă f Tk este frecvenţa impulsurilor de tact, la orice ieşire a circuitului se obţin impulsuri cu

o frecvenţă de f =n

f Tk (n=5). În practică se mai utilizează numărătorul în inel Johnson, care

are în principiu aceeaşi structură cu cea a numărătorului în inel cu deosebirea că la intrarea serie seleagă ieşirea 0

Q iar starea iniţială este 00000.Tabelul de funcţionare corespunzător este:

Tk Q4 Q3 Q2 Q1 Q0

01

01

00

00

00

00

Q4

SJ

K

TK

Q

QR

Q3 S

J

K

TK

Q

QR

Q2 S

J

K

TK

Q

QR

Q1 S

J

K

TK

Q

QR

Q0

Q3 Q

2Q

1Q

0

SJ

K

TK

Q

QR

Q4



31

2345

678910

1111

00000

1111

10000

0111

11000

0011

11100

0001

11110

Se observă că numărătorul prezentat realizează o divizare a semnalelor de tact cu 10. Dezavantajele numărătoarelor în inel constă în utilizarea ineficientă a bistabilelor în sensul

că un astfel de numărător poate fi folosit pentru numărarea până la 5 sau 10 în timp ce cu ajutorul a5 bistabile se pot obţine 25 stări distincte ale ansamblului .

3.3. Numărătoare binare asincrone

Numărătoarele binare asincrone se realizează cu celule binare de tip T şi se bazează pe proprietatea acestora de a divide cu 2 tranziţiile active ( 1 → 0 ) aplicate la intrare. Impulsurile detact nu se aplică simultan tuturor bistabilelor ci doar primului bistabil, tactul bistabilelor următoarefiind determinat de ieşirile bistabilelor anterioare.

3.3.1. Numărător binar asincron direct

Numărătorul binar asincron direct se obţine prin interconectarea mai multor celule de tip T în care ieşirea Qi a uneia este legată la intrarea de tact a celulei următoare.

Pentru exemplificare se prezintă schema unui numărător binar asincron realizat cu 4 bistabile.

Intrarea Clear , activă pe o logic este utilizată pentru aducerea la 0 a numărătorului.Există numărătoare cu posibilitatea încărcării în paralel ( iniţializare ) astfel ca în momentul

începerii numărării, numărarea să se facă începând de la o anumită valoare prestabilită.

Fig. 3.3.

Modificarea stării la ieşire a unui bistabil are loc doar pe tranziţia SUS → JOS a semnaluluiaplicat la intrarea de date. La tranziţia JOS → SUS are loc înscrierea bitului corespunzător de laintrarea bistabilului în secţiunea Master.

Considerând că iniţial, înainte de aplicarea primului impuls de tact a fost activat semnalulClear , tabelul de funcţionare care caracterizează funcţionarea numărătorului este:

Numărul Q3 Q2 Q1 Q0

Q3

J

K

CK

Q0

R

Q0

J

K

CK

Q0

R

Q1

J

K

CK

Q0

R

Q2

J

K

CK

Q0

R

Tk

Clear

T =“1”



32

impulsului de tact012

345678910111213141516

000

00000111111110

000

01111000011110

001

10011001100110

010

10101010101010

Se observă că tranziţia 0 →1 a unei ieşiri nu afectează starea bistabilului următor în timp cetranziţia din 1 → 0 a unei ieşiri comandă schimbarea stării bistabilului următor. În figura 5.4 sunt prezentate diagramele de timp corespunzătoare funcţionării numărătorului.

Fig. 3.4.

Din examinarea diagramelor temporale se observă că numărul de impulsuri prezente

la intrarea de tact până la un moment dat este dat de relaţia :0

0

1

1

2

2

3

32222 ⋅QQQQ N

x

Numărătorul reprezentat are 4 bistabili deci va avea 24 = 16 stări distincte.

t

t

t

t

t

Tk

Q0

Q1

Q2

Q3



33

Citirea stării numărătorului se poate face fie direct în binar, fie utilizând un decodificator binar - zecimal.

Structura numărătorului poate fi privită şi ca un circuit de divizare dacă se urmăreştesemnalul de pe o singură ieşire. Astfel se observă că semnalul de la ieşirea Q0 este semnalul de tact

divizat cu 2, semnalul de la ieşirea Q1 este semnalul de tact divizat cu 4 , de la ieşirea Q2 estesemnalul de tact divizat cu 8 şi cel de la ieşirea Q3 este semnalul de tact divizat cu 16.

3.3.2. Numărător binar asincron invers

Numărătorul binar asincron invers se obţine prin interconectarea mai multor bistabili de tipT în care ieşirile i

Q se conectează la intrările de tact a celulelor următoare.Pentru exemplificare se prezintă schema unui numărător binar asincron invers cu trei

bistabili, care are deci numărul de stări distincte 23 = 8 stări.

Fig. 3.5.Fig. 3.6.

Deosebirea faţă de numărătorul direct este doar faptul că legătura de la o celulă la alta seface la ieşirea i

Q la intrarea de tact în timp ce citirea datelor se face la fel ca înainte, de la ieşirile bistabilului.

t

t

t

t

Q0

Q1

Q2

Q3

J

K

TK

Q

R

Q0

J

K

TK

Q

R

Q1

J

K

TK

Q

R

Q2

Q Q Q

TK

“1”

Clear



34

Diagramele de timp corespunzătoare funcţionării numărătorului sunt prezentate în figuraurmătoare.

2Q 1

Q 0Q 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Q2 Q1 Q0 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 10 7 6 5 4 3 2 1 0

3.3.3. Numărătorul binar asincron reversibil

Schema de numărătoare direct şi invers prezente anterior pot fi cuplate într-o singură schemă prin intercalare unor multiplexoare cu două intrări şi o intrare de selecţie între celulele binare( bistabile ).

La intrările multiplexoarelor se aduc semnalele Qi şi i Q , ieşirea lor conectându-se la

intrarea de tact a celulei următoare. Pentru exemplificare se prezintă schema unui numărător asincron reversibil cu trei celule:

Fig. 3.7.

Rolul multiplexoarelor MUX este de a conecta la intrările de tact a celulelor următoarele fieieşirea Q fie Q ( în funcţie de codul de selecţie A ) a circuitelor bistabile precedente.

Dacă intrarea de comandă JOS / SUS este pe nivel 0 logic, multiplexoarele selecteazăcanalul 0 la ieşire deci ieşirile Q vor fi conectate la intrările de tact următoarele şi deci numărătorulva funcţiona în sens direct.

Dacă intrarea de comandă este pe 1 logic, este selectat canalul 1 deci ieşirileQ

vor ficonectate la intrările de tact a celulelor următoare deci numărătorul va funcţiona invers.

3.4. Numărătoare binare sincrone

La aceste numărătoare toate celulele binare componente comută simultan la acţiunea unuiimpuls de tact comun aplicat tuturor celulelor. În cazul numărătoarelor asincrone, frecvenţa maximăde lucru depinde de timpul de propagare a transportului de la intrare la ieşire. Intervalul de timp dela aplicarea unui impuls de tact şi până la stabilirea stării finale a numărătorului este denumit timpde propagare. Deoarece în cazul numărătoarelor asincrone impulsul de tact nu se aplică simultan latoate bistabilele ci numai la primul bistabil, pentru celelalte, semnalul de tac este furnizat de ieşirea

Clear

SUS/JOS

Q2Q0

TK

“1”

J

K

TK

Q0

Q0

MUX

1

0

A

J

K

TK

Q1

Q1

Q1

MUX

1

0

A

J

K

TK

Q2

Q2



35

celui anterior, procesul tranzitoriu de stabilirea stării finale a numărătorului depinzând de numărulde bistabile basculante şi de întârzierile între ieşirea Q şi intrarea T K a fiecărui bistabil.

În cazul cel mai defavorabil, durata maximă a procesului tranzitoriu pentru 4 bistabile estemaxim dacă înainte de aplicarea impulsurilor de tact toate bistabilele erau pe 1, ele trecând pe 0

logic. În acest caz timpul total de propagare este maxim :t p = 4T P ( Tk - Q )

Dacă frecvenţa impulsurilor de tact creşte, se poate ajunge la situaţia în care în momentul încare se aplică un impuls de tact, procesul de stabilire a tării finale a numărătorului în urma aplicăriiimpulsului de tact precedent să nu fie terminat, deci să fie imposibilă citirea stării numărătoruluiîntre două impulsuri de tact.

În cazul numărătoarelor sincrone, datorită faptului că impulsurile de tact se aplică simultanla toate bistabilele, rezultă că durata procesului tranzitoriu de stabilire a stării finale a numărătoruluieste determinată de timpul de propagare al unui singur bistabil şi de timpul de propagare acircuitelor suplimentare folosite.

În practică se utilizează două tipuri de numărătoare sincrone.

a) numărătoare sincrone cu propagarea transportului în serie.b) numărătoare sincrone cu propagarea transportului în paralel ( mai rapide ).

3.4.1. Numărător binar sincron de tip serie.

Schema acestui numărător împreună cu tabelul de adevăr pe care îl realizează suntreprezentate în figura următoare.

Fig. 5.8.

Din examinarea celulei de tip T se ştie că acestea basculează dacă are întrările pe 1 logic( J = K = 1 ) şi i se aplică un impuls de tact.

În această schemă intrările de tact ale bistabilelor au fost legate împreună formând

intrarea numărătorului. Tabelul de adevăr rezultat este :

Numărimpuls Q3 Q2 Q1 Q0

01

00

00

00

01

“1”

Tact

J0

K 0

CBB0

Q0

CK

Q0

J1

K 1

CBB1

Q1

CK

Q1

J2

K 2

CBB2

Q2

CK

Q2

J3

K 3

CBB3

Q3

CK

Q3

P1

P2



36

2345

678910111213141516

0000

00111111110

0011

11000011110

1100

11001100110

0101

01010101010

Din tabelul de adevăr rezultă că :- CBB0 trebuie să basculeze la fiecare impuls aplicat la intrare, deci intrările sale trebuie să

fie pe 1 logic.- CBB1 basculează din două în două impulsuri aplicate la intrare adică numai când coloana

Q0 = 1. În consecinţă rezultă necesitatea legării intrărilor J 1 şi K 1 la intrarea Q0.- CBB2 basculează din patru în patru impulsuri aplicate la intrare adică atunci când atât Q0

cât şi Q1 sunt în stare 1. Acesta este asigurată de poarta P 1 la ieşirea căreia se leagă intrările J 2 şi K 2 .- în mod asemănător rezultă că CBB3 va bascula când Q0 = Q1 = Q2 = 1, comanda asigurată

de poarta P 2 .Întârzierea totală în răspunsul numărătorului sincron de tip serie se poate determina astfel :- pentru un singur bistabil, timpul de propagare este intervalul de timp dintre apariţia

frontului crescător al tactului şi momentul stabilirii ieşirii pe valoarea corespunzătoare T P ( Tk → Q ) .- în total existând n - 2 bistabile a căror intrări sunt ieşirile unor porţi ŞI , rezultând căîntârzierea totală în răspuns este dată de relaţia :

T tranz = T P ( Tk → Q ) + ( n - 2 )T poartă ,valoarea care limitează frecvenţa maximă de lucru.

Se observă că cu cât reprezentarea se face cu un număr mai mare de biţi ( creşte ), frecvenţamaximă de lucru scade. Creşterea vitezei de lucru, în continuare se poate face prin creştereacomplexităţii schemei acestuia.

3.4.2. Numărător binar sincron de tip paralel

Mărirea suplimentară a vitezei de lucru a numărătorului sincron se poate obţine dacă porţileŞI dintre celule nu se mai leagă în cascadă ca în schema de tip serie ci fiecare poartă ŞI este cuplatădirect la ieşirile bistabilelor care condiţionează structura :

Fig. 3.9. Fig. 3.10.

Schema rezultată a numărătorului este prezentată în figura următoare.În acest caz întârzierea totală este dată de relaţia :

Q0

Q1

Q0

Q1

Q2

la J3, K

3

P1

P2

la J2, K

2



37

T tranz = T P ( Tk → Q ) + T poartă

Fig. 3.11.

Acest tip de numărător este cel mai rapid dintre toate cele examinate până acum.

Dezavantajul schemei constă în faptul că porţile ŞI consecutive au câte o intrare în plus iar

fiecare poartă de comandă nou introdusă măreşte cu câte o unitate gradul de încărcare a

bistabilelor.

Fiecare încărcare suplimentară a bistabilelor măreşte timpul lor de basculare deci va

reduce frecvenţa de lucru a numărătorului.

3.4.3. Numărător binar sincron reversibil

Nămărătorul binar sincron se fabrică în general sub formă de numărătoare reversibile.

Faţă de schemele de numărătoare sincrone precedente apar următoarele modificări:

- intrările J,K ale tuturor bistabilelor sunt la nivel logic 1 iar impulsul de tact este dirijat

prin intermediul unor porţi spre celulele ce trebuie să basculeze conform tabelelei de funcţionare.

Tact

“1” J0

K 0

Q0

CK

Q0

J1

K 1

Q1

CK

Q1

J2

K 2

Q2

CK

Q2

J3

K 3

Q3

CK

Q3

P1

P2



38

- bascularea celulelor binare se produce la tranziţia 0 → 1 a semnalului pe una din intrările

de tact CU ( COUNT UP ) pentru numărare directă respectiv CD ( COUNT DOWN ) pentru

numărare inversă.

Schema numărătorului reversibil este următoarea.

Fig. 3.12.

Sensul de numărare este determinat de intrarea activă în timp ce cealaltă intrare este pe 1logic.

Ca exemplu se consideră cazul numărării directe, pe borna CD se aplică semnalul 1. După

negarea semnalului de către inversorul I 2 se obţine 0 logic, care blochează porţiile P 2 , P 4 , şi P 6

( ieşirile porţilor trec pe 0 logic ) deci porţile SAU ( S 1 , S 2 , S 3 , S 4 ) vor fi deschise.

Impulsurile ce urmează a fi numărate se aplică la borna CU , sunt negate de inversorul I 1 şiaplicate porţilor P 1 , P 3 şi P 5. Înainte de aplicarea primului impuls toate ieşirile bistabilelor vor fi pe

0 logic, deci ieşirile porţilor P 1 , P 3 şi P 5 vor fi blocate.

În momentul tranziţiei din 0 → 1 a primului impuls aplicat pe intrare, inversată de circuitul

I 1 se aplică primului bistabil prin poarta S 1 . Primul bistabil basculează, trecând în starea Q0 = 1. Al

doilea impuls aplicat la intrare se va dirija atât spre primul bistabil prin S 1 cât şi spre cel de al doilea

prin poarta P 1 (deschisă de Q0 ) şi S 2 . În consecinţă starea numărătorului va fi:

Q0 = 0; Q1 = 1; Q2 = 0; Q3 = 0. Numărătorul mai este prevăzut cu două porţi suplimentare de tip ŞI - NU ( P 7 şi P 8 ) pentru

generarea comenzilor:- CARRY ( CY ) - când numărătorul se umple.

Q0 = Q1 = Q2 =Q3 = 1.- BORROW ( BR ) - când numărătorul se goleşte.

Q0 = Q1 = Q2 =Q3 = 0.Petru a oferi o flexibilitate maximă a schemei, celulele de bază sunt bistabile JK-MS cu

intrări prioritare de preselecţie şi de ştergere.

PJ Q

0

Ck

K Q0

R

PJ Q

1

Ck

K Q1

R

PJ Q

2

Ck

K Q2

R

PJ Q

3

Ck

K Q3

R

S1 S

2S

3S

4

Q0

Q0

Q1

Q0

Q1

Q2

Q0Q1Q2Q3

CY

CD

CU

I1

I2

Q0 Q0Q1

Q0Q1Q

2

Q0Q1Q2

Q3

P1

P2

P3

P4

P5

P6

P7

P8

1

1

1

1

1

1

1

1

BR



39

Folosind aceste intrări într-o conexiune ca în figura de mai jos, se poate realiza atât

încărcarea paralelă a bistabilelor numărărtorului cu o valoare iniţială, cât şi ştergerea numărătorului.

Fig. 3.13.

Operaţia de încărcare este independentă de intrările de tact şi se realizează dacă intrarea de

încărcare ( LOAD ) este pe 0 logic. Circuitul mai este prevăzut şi cu o intrare prioritară de ştergere ( CLEAR ) care forţează ieşirea în starea Q = 0 atunci când pe această bornă se aplică nivel 1.

Schema bloc completă a numărătorului binar sincron reversibil este:

Fig. 3.14.

3.5. Numărătoare modulo p ≠ 2n

3.5.1. Snteza numărătorului modulo p ≠ 2n

Numărătoarele prezentate anterior erau numărătoare modulo 2n, caracterizate prin faptul că

plecând dintr-o stare iniţial arbitrară acesta va evolua astfel încât va trece prin toate cele 2n stări posibile.

În cazul în care se doreşte realizarea unui numărător modulo p se procedează astfel:

- se determină numărul minim de celule binare necesare pentru realizarea numărătorului cu

relaţia:

2n ≥ p

- se interconeactează celulele numărătorului astfel încât din cele 2n stări posibile să se omită

2n - p stări.

P1

P2

P3

PRESET (P)

Load

Intrare paralelă

Clear RESET (R)

CU AI

BI

CI

DI

CYCDLOADCLEAR

BY Q0

Q1

Q2

Q3



40

Ca exemplu se cere să se găsească structura unui numărător modulo 5 ( p = 5 ).Din relaţia precedentă obţinem:

2n ≥ 5 ⇒ n = 3 deci realizarea numărătorului modulo 5 necesită

interconectarea a trei celule binare. Numărul stărilor omise va fi 23 - 5 = 3.Pentru sinteza numărătorului modulo 5 se folosesc bistabile JK Master-Slave interconectate

într-o schemă de numărător sincron.

Tabelul de adevăr al circuitului JK - MS şi tabelul rescris într-o formă mai convenabilă este:

J K Qn+1

0

0

1

1

0

1

0

1

Qn

0

1

Qn

Qn Qn+1 J K 0

0

1

1

0

1

0

1

0

1

x

x

x

x

1

0

Pe baza analizei funcţionării celulei JK - MS făcută anterior se poate întocmi un tabel care

indică evoluţia numărătorului modulo p = 5 împreună cu comenzile ce trebuie aplicate celor trei bistabile.

Număr

impuls Q2 Q1 Q0 J2 K 2 J1 K 1 J0 K 00

1

2

3

4

56

7

8

0

0

0

0

1

0

0

0

1

1

0

0

0

1

0

1

0

0

0

0

0

1

x

xx

x

x

x

x

x

x

1

xx

x

x

0

1

x

x

0

xx

x

x

x

x

0

1

x

xx

x

x

1

x

1

x

0

xx

x

x

x

1

x

1

x

xx

x

x

Din tabel rezultă funcţiile pentru semnalele de comandă:

J 2 = Q1 ⋅ Q0 K 2 = 1 J 1 = Q0 K 1 = Q0

J 0 = 2Q K 0 = 1



41

Din aceste relaţii rezultă modul în care trebuie conectate intrările de comandă ale bistabilelor

rezultând schema numărătorului.

Fig. 5.15.

3.5.2. Numărătoare modulo p realizate prin aducere la zero

Tehnica aducerii la zero este frecvent utilizată pentru realizarea numărătoarelor modulo p.

Această tehnică constă în următoarele:

- se lasă numărătorul să evolueze normal până la starea p -1;- în momentul în care se atinge stare p se aplică un impuls de ştergere tuturor bistabilelor.

Ca exemplu se prezintă cazul realizării unui numărător decadic folosind tehnica de aducere

la zero aplicată unui numărător binar asincron direct.

Din relaţia 2n ≥ p, pentru p = 10 rezultă n = 4 .

Schema numărătorului este:

Fig. 5.16.

Evoluţia numărătorului modulo p = 10 este indicată în tabelul următor rezultând astfel şischema circuitului de recunoaştere a stării p = 10:

3.6. Numărărtor decadic

Prin conecatrea în cascadă a unor numărărtoare cu factori de divizare diferiţi se pot obţine

noi numărătoare.

De exemplu un numărător decadic se poate obţine conectând în cascadă un numărător

modulo doi ( un bistabil ) şi un numărător modulo 5.

J0

Q0

K 0

CK

J1

Q1

K 1

CK

J2

Q2

K 2

CK

Q2

1

Intrare

1

Număr imp Q3

Q2

Q1

Q0

Y

0 0 0 0 0 1

1 0 0 0 1 12 0 0 1 0 13 0 0 1 1 14 0 1 0 0 15 0 1 0 1 16 0 1 1 0 17 0 1 1 1 18 1 0 0 0 19 1 0 0 1 110 1 0 1 0 011 0 0 0 0 012 . . . . .13 . . . . .14 . . . . .

15

J0 Q0

Ck

K 0

R

J1 Q1

Ck

K 1

R

J2 Q2

Ck

K 2

R 1

1

J3 Q3

Ck

K 3

R

Circuit de recunoaştere a stării p=10

“1”

2

“1”

2

“1”

2

“1”

2



42

În general cele două numărătoare pot lucra sincron sau asincron unul cu altul. De asemenea

schimbarea ordinii numărătoarelor nu afectează modulul numărătorului dar poate schimba codul în

care se numără.

Dacă se cuplează la început bistabilul urmat de numărătorul modulo 5 rezultă schema unui

numărător decadic ce evoluază în codul binar natural.

Fig. 3.17.

4. Circuite de memorie

4.1. Definiţii, clasificare, caracteristici

Prin funcţia de memorare se înţelege posibilitatea de regăsire a unor informaţii reprezentate

sub formă binară care au fost anterior stocate. Circuitul de memorare este un circuit electronic care

implementează funcţia de memorare.

În funcţie de modul de utilizare în raport cu sitemul de calcul a acestor memorii avem

următoarele tipuri de funcţii de memorare:

- funcţia de memorare cu citire şi scriere de date. În această categorie intră memoriile cu

acces aleator RAM ( R andom Access Memory ) care permit citirea şi înscrierea unor noi date de

către sistemul care le utilizează, precum şi memorile E2 PROM ( Electricaly Eraseable

Programmable R ead Only Memory ) care pot fi citite cât şi şterse în mod selectiv şi reprogramatede către sistemul care le utilizează.

- funcţia de memorare numai cu citire de date. În această categorie intră memoriile ROM (

R ead Only Memory ), PROM ( Programmable R ead Only Memory ), EPROM ( Eraseable

Programmable R ead Only Memory ) care pot fi numai citite de către sistemul utilizator, ştergerea

fiind posibilă numai în cazul memorie EPROM.

Regăsirea unei informaţii stocate necesită furnizarea unor semnale privind locul unde se

găseşte această informaţie. Aceste semnale constituie intrările pentru circuitul de memorie şi se

numesc adrese.

J1

Q1

K 1

CK

J2

Q2

K 2

CK

J3

Q3

K 3

CK

Q3

1

Intrare

1

J0

Q0

CK

K 0

1



43

Circuite binare memorate constituie date pentru acest circuit şi ele sunt semnale de intrare

atunci când se scriu în memorie. De asemenea mai este necesar un semnal prin care se cere accesul

la memorie.

Caracteristicile mai importante unei memorii sunt :- geometria sau modul de organizare a memoriei reprezentate de lungimea unui cuvânt şi de

numărul de cuvinte memorate.

- capacitatea memoriei - reprezintă numărul total de biţi ce pot fi memoraţi. De obicei se

exprimă în multipli de 1k bit = 1024 biţi .

- timpul de acces - se exprimă în microsecunde ( µs ) sau nanosecunde (ns) reprezentând

timpul necesar pentru citirea sau scrierea unei informaţii în memorie.

- puterea consumată - se exprimă în putere consumată raportată la un bit [ µW / bit ].- volatilitatea - o memorie este volatilă dacă informaţia inscrisă se pierde în timp. Acesta se

poate datora fie modului de stocare a acesteia ( memorii dinamice) fie datorită dispariţiei tensiunilor de alimentare a circuitului.

4.2. Memorii RAM

Memoriile RAM sunt memorii cu acces aleator ( în orice moment se poate scrie sau citi

informaţia ).

Funcţionarea memoriei se face pe bază de celule elementare de memorie de câte 1 bit .În cazul memoriilor statice celula elementară de memorie este un bistabil iar în cazul

memoriilor dinamice memorarea se face folosind capacitatea parazită grilă - substrat a unor

tranzistoare MOS .

Se fabrică memorii cu tranzistoare - bipolare - statice.

- unipolare - statice .

- dinamice.

Organizarea memoriei se poate face în două moduri :

- organizarea pe linii de cuvânt - când memoria cuprinde toţi biţii tuturor cuvintelor

memorate.

- organizarea pe bit - în cazul când memoria cuprinde un bit de o anumită semnificaţie ce

trebuie memorat.În concordanţă cu modul de organizare există două moduri de selecţie a memoriei RAM.- selecţie liniară.

- selecţie prin coincidenţă.

1. Selecţia liniară se foloseşte în cazul organizării pe linii de cuvânt. Pentru selecţie se

foloseşte un semnal provenit de la un codificator, rezultând că la intrarea decodificatorului se aduce

codul adresei selectate.



44

De exemplu se prezintă structura unei memorii cu patru biţi / 4 cuvinte (linii).

Fig. 4.1.

Fiecărei linii îi corespund 4 celule de memorie, la selecţia liniei existând accesul la un număr

binar de 4 biţi sau se poate memora un număr binar de 4 biţi.

Pentru funcţionarea corectă a memoriei mai este necesar un semnal care să indice tipuloperaţiei care urmează a fi efrectuată ( scriere sau citire ). Acest semnal trece pe la toate celulele de

memorare şi se notează W / R având semnificaţia:

W / R = 1 logic - se efectuează scriere a datelor în memorie.

W / R = 0 logic - se efectuează citirea datelor din memorie.

De asemenea pentru selecţia întregii capsule se utilizează semnalul CS cu rolul de a inhiba

ieşirile memoriei dacă este pe nivel logic 1.

În aceste condiţii, lista de semnale necesare pentru buna funcţionare a memoriei este:

- A0 ÷ An-1 - n intrări de adresă ⇒ m = 2n

- X 0 ÷ X m-1 - m linii de cuvânt.

- Di0 ÷ Dik - 1 - k biţi ai cuvântului de intrare.

- D00 - D0k-1 - k biţi ai cuvântului de ieşire.

- W / R - 1 linie selecţie mod de lucru.

- CS - 1 linie de selecţie a capsulei.

Schema unei celule de memorare este următoarea:

DCD

A0

A1

X0

X1

X2

X3

Di3

D03

Di2

D02

Di1

D01 D

i0D

00

S Q

TQ

R

Xi

D0e

XP

3

P2

P1

I1

Di,e

W/R

I2



45

Fig. 4.2.

Funcţionarea celulei de memorare ( presupunând că capsula a fost selectată cu semnalul

CS ).

Pentru înscrierea datelor, semnalul X i de selecţie a liniei i este activ ( 1 logic ) şi W /

R = '' 1 ''. Poarta P 1 este deschisă şi datele Di,e apar la intrarea bistabilului RS . În momentul când

W / R trece pe 1, apare un front pozitiv la intrarea de tact, datele prezente fiind înscrise în bistabil.

Pentru citirea, X i = 1, W / R = '' 0 ''. Deşi porţile P 1 şi P 2 sunt deschise, deoarece nu mai

apare un front pozitiv la intrarea de tact,bistabilul memorează datele conţinute. Deoarece la intrarea

porţii P 3 apar două semnale 1 logic ( X i şi R / W ) ieşirea acesteia este dată de ralaţia:

D0l = Q= Q

Tabelul de funcţionare a celulei de memorie este deci:

Fig. 4.3.

2. Selecţia prin coincidenţăMemoria conţine biţii de aceeaşi semnificaţie ai cuvântului de ieşire iar selectarea unei

celule din matricea de memorie necesită două semnale de selecţie:- un semnal de selecţie pe orizontală - x 0 . . . x m-1 .

- un semnal de selecţie pe verticală - y0 . . . ym-1 .Rezultă că sunt necesare două decodificatoare, unul care furnizează semnalul de selecţie, pe

orizontală şi celălalt furnizează semnalul de selecţie pe verticală.

De exemplu se prezintă matricea ( memoria ) cu 16 celule de memorare.

Xi

W/R

Inscriere 1 1

Citire 1 0

Memorare 0 x

DCD

X

A0

A1

X3

X2

X1

X0

D C D Y

Y0

Y1

Y2

Y3

A3

A2



46

Fig. 4.4.

De exemplu pentru selectarea celulei haşurate se stabileşte codul:

A3 A2 A1 A0

0 1 0 1

Pentru realizarea unei memorii pentru cuvinte de k biţi rezultă că sunt necesare k memorii de

câte 1 bit.

Semnalele necesare pentru funcţionarea corectă a memoriei sunt :

- x 0 . . . x m-1 - m intrări de adresă pe x.

- y0 . . . ym-1 - m intrări de adresă pe y.

- A0 . . . A2m-1 - 2m intrări de adresă.

- Di - 1 linie de intrare date.- D0 - 1 linie de ieşire date.

- W / R - 1 linie selecţie mod de lucru.

- CS - selecţie capsulă.

Schema unei celule de memorie este asemănătoare celulei precedente cu deosebirea că

porţile P 1 , P 2 , P 3 mai au o intrare suplimentară Y i provenită de la decodificatorul pe y. În această

situaţie schema celulei ( i,j ) este:

Fig. 4.5.În acest caz tabelul de funcţionare al celulei este :

Xi Yi W / RÎnscrie 1 1 1Citeşte 1 1 0

Memorează

1

0

0

0

1

0

X

4.3. Memorii RAM statice

S Q

TQ

R

Xi

D0

XP

3

P2

P1

I1

Di

W/R

I2

Y j



47

Fig.4.6

4.3.1. Schema celulei de memorare cu tranzistoare bipolareSchema următoare prezintă celula de memorare în cazul selecţie prin cincidenţă:

A1 şi A2 reprezintă amplificatoare neinversoare cu rezistenţa internă r i a amplificatorului. De

asemenea au posibilitatea de a sesiza trecerea unui curent prin rezistenţele r i furnizând un semnallogic de ieşire.

Semnalul x i acţioneză asupra tuturor celulelor de pe o linie şi yi asupra tuturor celulelor de pe

o coloană.

Partea de jos ( înscrierea şi citirea datelor ) este comună pentru toate celulele. Porţile P 1 şi P 2sunt două circuite ŞI - NU cu colector în gol iar porţile P 3 şi P 4 sunt circuite ŞI cu 3 intrări

( semnalul de selecţie CS = 1 le forţează să treacă în starea cu impedanţă ridicată.

Bistabilul este realizat cu tranzistoarele T 1 şi T 2 .

Considerând cazul în care nu este selectată ( cel puţin unul dintre semnalele de selecţie x i sau

yi este pe nivel 0 logic ) rezultă că potenţialul unei linii de selecţie este pe nivelul 0 logic decicurentul de emitor al tranzistorului care conduce se va închide prin linia selectată.

Se convine că celula este pe starea 1 logic dacă tranzistorul T 1 conduce.

a) Realizarea citirii datelor

Se selectează celula prin trecerea semnalelor x i ,yi pe 1 logic. În acest caz curenţii de emitor a

tranzistorului care conduce nu se mai închide prin linia neselectată.

Semnalul W / R = 0 ( specifică citirea ), ieşirile porţilor P 1 şi P 2 trec pe 1 logic.

Considerând că circuitul este selectat (CS = 0 ) porţile P 3 şi P 4 sunt deschise de semnalul de la

ieşirea inversorului I. Considerând că tranzistorul T 1 conduce, curentul lui de emitor produce o

R R

V+

Yi

T1

T2

Xi

XP

1

P2

P3

P4

A1

A2

L1

L0

I

Di

W/R

r i

r i

D

D0

CS



48

cădere de tensiune pe rezistenţa r i a amplificatorului A1 rezultând că ieşirea porţii A1 este pe nivel 1deci D0 = 1.

Tranzistorul T 2 fiind blocat, semnalul la intrarea porţii P 4 este 0 logic deci 0 D0 = . Se

observă că dacă T 1 conduce ieşirea circuitului în cazul citirii interpretează 1 logic.b) Realizarea scrierii datelor Presupunând că celula este selectată ( x i = y i = 1 şi CS = 0 ) pentru înscrierea datelor W /

R =1.

Ieşirile porţilor P 3 şi P 4 trec pe 0 logic, porţile P 1 şi P 2 fiind deschise. De exemplu dacă se

doreşte să se înscrie 1 logic, se aduce la intrarea de date Di = 1, ieşirea porţii P 1 trece pe 0 logic

astfel că tranzistorul T 1 intră în conducţie şi T 2 se blochează. Această stare coincide cu înscrierea în

celula de memorie a cifrei 1 logic.

Observaţii:

- constructiv, toate celulele de memorie se leagă la liniile L1 şi L2.- în cazul selecţie pe linii schema celulei de memorare este asemănătoare cu deosebirea că

tranzistoarele au două emitoare.

4.3.2. Memoria RAM statică cu tranzistoare unipolare

Celula de memorare este realizată cu bistabili realizaţi cu tranzistoare MOS . Schema de

principiu a celulei de memorare este:

Fig. 4.7.

Liniile L1 şi L0 reprezintă linii de bit. Presupunem că avem memorat 1 logic în celulă dacă

T 3 conduce.

Tranzistoarele T 5 şi T 6 pun în contact bistabilul cu liniile de bit în funcţie de faptul dacă

celula este selectată sau nu. În cazul în care celula nu este selectată bistabilul este izolat la liniile

exterioare rezultă că dacă x i = 0 celula memorează informaţia iar dacă x i =1 se poate face scrierea

sau citirea informaţiei.

T5

T3

T4

Xi

V+

L1

TS1

TS2

T6

L0



49

a) Citirea datelor

Dacă celula este selectată ( x i = 1 ) rezultă că liniile L0 şi L1 sunt conectate prin intermediul

unor rezistenţe la un potenţial ridicat ( V + ) .Schema echivalentă este:

Fig. 4.8. AD - amplificator diferenţial.

Dacă în bistabil este înscris 1 logic rezultă că T 3 este practic conectat cu drena la masă, prin

rezistenţa tranzistorului T S1 se închide un curent de la V + prin T 5 şi L1. Acest curent este sesizat la

ieşire de amplificatorul diferenţial care permite citirea stării celulei.

b) Scrierea datelor se face în momentul selectării celulei cu ajutorul unor circuite auxiliare

care pot conecta fie linia L1 ( dacă se doreşte înscrierea cifrei 1 ) fie linia L0 ( dacă se doreşte

înscrierea cifrei 0 ) la potenţialul 0, cealaltă fiind legată la V+.

Presupunând că pe T 3 este o cădere mică de tensiune care blochează tranzistorul T 4 şi

comandă intrarea în conducţie a lui T 3 rezultând faptul că s-a memorat 1 logic.Memoriile RAM unipolare au densitatea mare de integrare ( fiind realizate cu tranzistoare

MOS ) în timp ce memoriile bipolare au timpul de acces mai mic (nefiind capacitatea parazită de

valorile mari ca la tranzistoarele MOS ).Memoriile RAM statice sunt volatile deoarece dacă tensiunea de alimentare V + este

deconectată, informaţia se pierde.

4.4. Memorii RAM dinamice

În afară de memoriile statice se utilizează şi memorii dinamice care se bazează pe încărcareaunor capacităţi parazite a unor tranzistoare MOS.

De cele mai multe ori se utilizează capacitatea parazită gsC ( grilă - substrat ).

Din principiul de funcţionare, deşi rezistenţa substratului este foarte mare, rezultă că

periodic trebuie regenerată sarcina ( reîmprospătare ). Acest lucru se face de obicei la 1 - 2 ms.

Memoriile dinamice utilizează un număr de tranzistori mai mic dar necesită un circuit de

comandă mai complex. Totuşi la capacităţi mari de memorare devin mai rentabile decât memoriile

statice.

L1

L2

V+

+

-

R

R

AD



50

Schema celulei de memorare este:

Fig. 4.9.

Funcţionarea memoriei are loc în regim de impuls ( operaţiile de scriere şi citire se fac doar

într-un interval de timp bine determinat pe durata impulsului aplicat la linia de selecţie pentru sriere

sau citire ).

Sediul informaţiei este capacitatea parazită Q P .

Se convine că dacă C P este încărcată se memorează 1 logic respectiv dacă este descărcată se

memorează 0 logic.

Starea de conducţie a tranzistorului T 1 depinde de încărcarea şi descărcarea capacităţii C P .

Impulsul de selecţie înscriere se obţine prin coincidenţa semnalelor de selecţie a celulei şi a

semnalului W / R de valoare 1 logic.

⇒ x i ( W / R ) → selecţie înscriere.

Similar impulsul de selecţie citire se obţine prin coincidenţa semnalului de selecţie a celuleişi W / R pe 0 logic rezultă x i ( W / R ) ⇒ selecţie citire.

a) Înscrierea datelor La apariţia impulsurilor de selecţie pentru înscriere, tranzistorul T 3 intră în conducţie

conectând linia de intrare la capacitatea C P .

V+

T2

L1

Di

D0

CDD

i

T3

Selecţie citire

Selecţie îmscriere

Linie a biţilor

pentru citire

I

T0

C p+

-

+-

T1



51

Presupunând că se doreşte înscrierea cifrei 1, la apariţia impulsului de selecţie capacitatea C P

se încarcă la nivel V H prin tranzistorul T 3 saturat. După tensiunea impulsului condensatorul C P este

încărcat.

b) Citirea datelor

Pentru citirea datelor se parcurg următoarele operaţii.

- se selectează celula.

- se generează impulsul de selecţie citire.

În parealabil, se aplică grilei tranzistorului T 0 un impuls pentru a încărca condensatorul C D la

valoarea 1 logic. Rezultă că la apariţia impulsului de selecţie citire condensatorul C D este încărcat.

La apariţia impulsului de selecţie citire starea ieşirii D0 se poziţionează astfel:

1. Dacă C P = 1 logic, tranzistorul T 2 intră în conducţie şi T 1 conduce, tensiunea pe

condensatorul C D fiind 0, ieşirea D0 trece pe 1 logic.

2. Dacă C P = 0 logic, tranzistorul T 1 rămâne blocat, condensatorul C D rămâne încărcat şi laieşirea D0 se obţine 0 logic.

Se observă că în ambele cazuri semnalul de la ieşire este similar cu cel memorat de

capacitatea C P .

Improspătarea memoriei se face periodic cu ajutorul unor circuite secvenţiale care asigură la

fiecare 1 - 2 ms o citire a informaţiei, amplificarea ei şi reînscrierea.

Duratele operaţiilor de citire - scriere sunt mici în comparaţie cu durata operaţie de

reîmprospătare ( nx100ns ).

Performanţele unor circuite de memorie uzuale în funcţie de tehnologia folosită sunt

prezentate în următorul tabel :

4.5. Memorii ROM ( Read Only M emory ).

Sunt memorii care permit doar citirea datelor. Spre deosebire de memoriile RAM , memoriile

ROM sunt nevolatile adică pierd informaţia la deconectare.

În esenţă o memorie ROM este un convertor de cod compus dintr-un decodificator şi un

codificator.

Codul de intrare este decodificat în linii de cuvânt şi fiecare linie de cuvânt activând

codificatorul furnizează la intrarea acestuia un anumit cod. Dacă interpretăm codul de intare ca un



52

cod de adresă şi codul de ieşire ca informaţia aflată la locaţia adresată prin codul de intrare, circuitul

se poate considera ca o memorie.

În principiu, toate memoriile ROM au aceeaşi structură a decodificatorului.

Pentru ca la o anumită adresă determinată prin cuvântul de adrese de la intrare să avem un

anumit cod binar la ieşire, codificatorul trebuie realizat în concordanţă cu cuvântul dorit, rezultând

că sediul informaţiei înmagazinate în ROM este codificatorul.

Considerând că numărul biţilor de adresă este n rezultă că în total pot fi înmagazinate m = 2n

cuvinte iar dacă lungimea unui cuvânt este k , capacitatea memoriei este dată de relaţia

C = m k⋅

Schema bloc principială a memoriilor ROM este:

Fig. 6.10.

Tehnologic există memorii ROM cu tranzistoare bipolare sau cu tranzistoare unipolare

MOS.

Caracteristicile memoriilor ROM cu tranzistoare bipolare sunt densitatea mică de integrareşi timpul de acces mic ( nx10ns ) spre deosebire de cele cu tranzistoare unipolare care au densitate

mare de integrare şi timp de acces mediu ( nx100ns ).

Timpul de acces reprezintă intervalul de timp care trece de la stabilirea vectoruluivariabilelor de intrare pâna la stabilirea cuvântului de ieşire.

Stabilirea conţinutului memoriei ROM se face prin programare, procedeu prin care se

stabileşte pentru fiecare linie de cuvânt codul de ieşire dorit.

Programarea se pote face :

- la producătorul de memorii ( programare prin mască ).

- la utilizator - în cazul memoriilor ROM programabile ( PROM ), utilizatorul putând adapta

structura codificatorului la cerinţele lui prin procedura de programare.

4.5.1. Memorii ROM cu tranzistoare bipolare

În cazul realizării memoriilor la producător, acesta realizează toate etapele procesului

tehnologic de fabricaţie în afară de una simgură prin care se finalizează structura codificatorului.

Pe baza tabelului de adevăr pe care îl furnizează utilizatorul, producătorul cu o ultimă mască

face nişte legături suplimentare în circuitul codificatorului adaptând memoria ROM la cerinţele

utilizatorului.

Tabelul de adevăr arată astfel :

D3 D2 D1 D0

D

C

D

CD

A0

An-1

W0

Wn-1

D0

Dk-1



53

W0

W1

W2

W3

.

.

.

Wm-1

1

0

1

1

1

0

0

0

1

1

1

1

În acest caz procedura este scumpă dacă numărul de exemplare nu este mare. În caz contrar

utilizatorul utilizează o memorie PROM şi o adaptează cu ajutorul unui programator la cerinţele lui.

1. În cazul propagării prin mască structura unei linii de cuvânt din codificator arată astfel.

Fig. 4.11.

Liniile L0 ÷ L3 sunt liniile de bit. Fiecărei linii de cuvânt îi corespunde un număr de

tranzistoare egal cu numărul de liniilor de bit.

i 0 ÷ i 3 - reprezintă întreruperi.

Fără activarea bazelor, deşi linia W i devine activă ( 1 logic ) ieşirile sunt toate pe 0 logic.În figura prezentată la ieşire se obţine:

D3 D2 D1 D0

1 0 1 0

Wi

D3

D2

D1 D

0

T0

T1

T2T

3

i0

i1

i2i

3

l0

l1

l2

l3

V+



54

2. În cazul memoriei ROM bipolare programabile la utilizator se foloseşte următoarea

structură:

Fig. 4.12.

Fuzibilele sunt pelicule subţiri de feronichel care pot fi întrerupte cu ajutorul unui impuls de

curent de ordinul nx( 10 ÷ 100 ) mA pe durate foarte scurte. În procesul de programare utilizatorul

întrerupe fuzibilul pe traseul dorit. Diodele au rolul de a evita ramificarea curentului de propagare la

alte linii de bit. Fuzibilul întrerupt poziţionează pe 1 linia respectivă.

4.5.2. Memorii ROM cu tranzistoare unipolare

O structură frecvent utilizată pentru codificator este următoarea ( k = 4 ).

Fig. 4.13.

W i reprezintă una dintre ieşirile decodificatorului. În funcţie de starea lui W i se află ieşirile

codificatorului. Dacă toate tranzistoarele ar fi activate ( cu canal n ), la activarea semnalului W i = 1ar rezulta că toate conduc deci toate ieşirile de date ar fi pe 0 logic.

f 3

∼

f 2

∼

f 1

∼

f 0

∼

d3

d2

d1 d

0

D0

D1

D2

D3

T

l3

l0l

1l2

V+

Diodă Schottky

Peliculă fuzibilă

TS3

TS2

TS1 T

S0

T3

T2

T1

T0

D3 D

2D

1 D0

Wi

V+



55

1. În cazul realizării la producător există două metode diferite.

a) Tranzistoarele se pot realiza constructiv cu un strat izolat grilă - substrat mai gros mai

subţire.

- în cazul stratului mai gros tensiunea de deschidere este mai mare.

- în cazul stratului mai subţire tensiunea de dechidere este mai mică.

Fig. 4.14.

Constructiv grosimile straturilor se aleg astfel încât la tensiunea V 0H tranzistoarele cu stratul

mai subţire sunt deschise iar cele cu grosime mai mare sunt blocate. De exemplu pentru obţinerea

informaţiei:

D3 D2 D1 D0 = 1 0 1 0

rezultă că T 3 şi T 1 trebuie să aibă stratul gros izolat în timp ce T 2 şi T 0 strat subţire.

b) altă metodă ar fi întreruperea unor electrozi ai tranzistoarelor.

2. În cazul memoriilor programabile la utilizator acestea pot fi:

a) PROM - la care programarea este asemănătoare cu cea de la memoriile bipolare prin

întreruperea legăturilor prin arderea unor fuzibile.

b) EPROM - la care programarea se realizează electric.

În acest caz tranzistoarele sunt speciale în sensul că au o grilă flotantă suplimentară gf

neconectată. Acestă grilă este un strat metalic izolat faţă de grila g şi substrat cu un strat de

dielectric SiO2. Grila poate fi încărcată sau nu de sarcini negative fapt ce se poate realiza aplicând

un impuls de câte 10 V între drenă şi grilă. Dacă grila este negativă, tensiunea de deschidere atranzistorului creşte la V '

p iar dacă gf nu este încărcată tensiunea de deschidere este V P . Aşezând

nivelul logic 1 între V P şi V' P rezultă că tranzistoarele cu gf negativă nu vor conduce la activarea

liniei de circuit. Aceste memorii au un terminal de programare. La programare se selectează

succesiv toate liniile de cuvânt W 0 , . . , W m-1. Odată programată, încărcarea se păstrează nx10 ore.

Ştergerea informaţiilor în EPROM se face iradiind pastila de siliciu pe care este realizat

codificatorul cu radiaţii ultraviolete un anumit timp capsulele sunt prevăzute cu o fereastră..

În practică pentru memorii care înmagazinează un număr mare de cuvinte, pentru a

minimiza numărul de porţi utilizate în cazul decodificatorului se utilizează decodificatoare cu mai

is

VgsV

OH

subţire

gros



56

puţine linii de cuvânt utilizând în schimb un codificator cu mai mulţi biţi şi multiplexoare pentru

realizarea numărului necesar de biţi la ieşire.

De exemplu se prezintă schema bloc a memoriei dacă se doreşte obţinerea unei memorii de

1k octet ( 1024 cuvinte a 8 biţi ) în care pentru reducerea numărului liniilor de cuvinte ( ar fi 1024 )

se poate utiliza o schemă de forma următoare:

Fig. 4.15.

CS - utilizat pentru validarea ieşirii. Pentru posibilitatea interconectării porţiilor ŞI -

NU de la ieşire sunt de tip OPEN COLECTOR sau trei stări.

4.5.3. Posibilităţi de extindere a memoriilor ROM

a) se poate extinde numărul cuvintelor fără a afecta numărul de biţi de la ieşirea

codificatorului ( lungimea cuvântului ) - EXTINDERE DE ADRESĂ LA INTRARE .

b) se poate păstra numărul de cuvinte şi extinde numărul de biţi la ieşire: EXTINDEREA

CAPACITĂŢII LA IEŞIRE.c) se poate modifica atât numărul de cuvinte cât şi lungimea cuvântului EXTINDERE

MIXTĂ.a) Considerând că dispunem de memorii de 1koctet rezultă că dacă notăm cu

C = k m ⋅ avem: m = 1024; k = 8.

Schema unei memorii de 4 kocteţi ( m' = 4 ⋅ 1024; k' = k = 8 ) este:

D C D

1/128

A9

A8

A7

A6

A5

A4

A3

CD128 linii intrare64 biţi de ieşire

MUX18/1

MUX88/1

D7

D0

CS

W0÷

W127



57

Fig. 4.16.

În funcţie de biţii de adresă A10 , A11 este activă o singură memorie

b) Dacă se dispune memoriide 1k x 4 biţi şi se doreşte de exemplu obţinerea memorii a 1024

cuvinte de 12 biţi schema poate fi:

Fig. 4.17.

c) Dacă dispunem de memoria cu o capacitate de 1koctet şi dorim să realizăm o memorie de

2048 x 16 biţi rezultă că sunt necesare 4 astfel de memorii.Schema este prezentată în figura 6.18:

Aplicaţiile memoriilor ROM.

- memorarea instrucţiunilor în cadrul sistemelor cu microprocesor sau a automatelor

secvenţiale.

- implementarea circuitelor combinaţionale cu un număr mare de variabile de intare şI mai

multe ieşiri. La intrările de adresă se aplică variabilele de intrare a CLC iar la ieşirile de date rezultă

funcţia de ieşire a CLC . Nu mai este necesară efectuarea operaţiilor de minimizare.

ROM1

ROM2

ROM3

ROM4

DCD

8

D0÷

D8

CS1

CS2

CS3

CS4

A10

A11

A0÷

A9

10

ROM1

ROM2

ROM3

12 D0÷

D11

CS

A0÷

A9

10

4

4

4



58

Fig. 4.18.

5. Utilizarea circuitelor numerice în sisteme de afişare

5.1. Sistem de afişare numerică cu 7 segmente

Pentru afişarea cifrelor cel mai es se foloseşte un sistem format din 7 segmente dispuse ca în

figura următoare.

Din punct de vedere constructiv afişorul cu 7 segmente este realizat cu becuri incandescente,

diode luminescente sau cristale lichide. Schema bloc de comandă a unui circuit de afişare cu 7

segmente este :

Schema conţine următoarele blocurile funcţionale :

- memoriei de 4 biţi pentru a stoca codul BCD a informaţiilor ce urmează a fi afişate.

- decodificator BCD - 7 segmente necesare pentru comanda celor 7 segmente.

- afişorul propriu - zis.

Tabelul care prezintă structura decodificatorului BCD - 7 segmente este :

ROM1

ROM2

ROM3

ROM4

8

D0÷

D8

CS1

CS2

CS3

CS4

8

8

A0÷

A9

10

8

A10

8

8

D0÷

D15

Mmorietampon Decodificator

Date de

afişat

a

f b

ge c

d



59

Q3 Q2 Q1 Q0 a b c d e f g Numărul000

0000011

000

0111100

001

1001100

010

1010101

101

0101010

111

1100111

110

1111111

101

1011011

101

0001010

100

0111011

001

1111011

012

3456789

5.2. Sistem de afişare alfanumerică pe 35 de puncte

Pentru afişarea informaţiilor alfanumerice se utilizează frecvent o structură de 7x5 = 35 de

puncte.

Considerând că aceste puncte sunt diode electroluminescente ( LED ) , afişarea

caracteristicilor se face prin aprinderea unui anumit număr de LED - uri într-o anumită combinaţie

apecifică fiecărui caracter în parte. LED - urile fiind dispuse într-o structură de 7 linii şi 5 coloane,

caracterele se obţin prin aprinderea LED - urilor fie prin babierea liniilor fie prin babierea

coloanelor într-un ritm suficient de rapid astfel încât să se creeze senzaţia unei afişări continue.

Matricea de 35 de puncte ( în care 0 logic corespunde unui LED aprins ) este carateristică

fiecărui caracter alfanumeric este memorată pe linii sau pe coloane într-o memorie ROM sau

EPROM numită generator de caractere.a) În cazul generării semnalelor de comandă pentru afişarea caracterului B prin babierea pe

linii se obţine tabelul următor.

b7 b6 b5 b4 b3 b2 b1

A10 A9 A8 A7 A6 A5 A4 A3 A2 A1

Q1 Q2 Q3 Q4 Q5

1 0 0 0 0 1 0 0 0 00 0 10 1 0

0 1 11 0 01 0 11 1 0

1 1 1 1 01 0 0 0 11 0 0 0 1

1 1 1 1 01 0 0 0 11 0 0 0 11 1 1 1 0

b) În cazul generării semnalelor de comandă pentru afişarea aceluiaşi caracter ( B ) prin

babierea pe coloane se obţine tabelul următor :

b7 b6 b5 b4 b3 b2 b1

A10 A9 A8 A7 A6 A5 A4

A3 0 0 0 0 1A2 0 0 1 1 0A1 0 1 0 1 0



60

1 0 0 0 0 1 0 Q1

Q2

Q3

Q4

Q5Q6

Q7

1 1 1 1 01 0 0 0 11 0 0 0 11 1 1 1 0

1 0 0 0 11 0 0 0 11 1 1 1 0

Decodifi-cator

A3

A2

A1

Generator de

impulsuri

Ai: 5

QA QB QC

A1

A2

A3

A4

Q1

A5

A6

Q2

A7

A8

Q3

A9

Q4

A10

Q5

Q6

Q

7

V+

b1

b2

b3

b4

b5

b6

b7



61

Se observă că în ambele cazuri, semnalele de comandă se obţin din generatorul de caractere

de la adresele specifice prin A10, A9, A8, A7, A6, A5, A4, A3, A2, A1 . Pentru ambele mosuri de

afişare, semnalele A3, A2, A1 se schimbă asigurând babierea linilor respectiv a coloanelor, pentru

fiecare caracter în parte. Semenalul de adresă mai semnificative A 10, A9, A8, A7, A6, A5, A4 înschimb rămâne neschimbate formând codul caracterului. Cu cele şapte semnale de adresă A 10 ÷ A4

se poate adresa 128 de caractere şi în general aceste adrese reprezintă chiar codul ASCII ( American

Standard Code for Information Interchanging ) al caracterelor.

Caracterele ASCII sunt împrăştiate în trei grupe :

- 32 de caractere de control.

- 64 de caractere standard.

- 32 de caractere opţionale.



62

În figura precedentă este prezentată realizarea unui afisor alfanumeric de un caracter de un

caracter din setul standard cu babiere pe coloane.

Pe intrările de adresă mai semnificative ale generatorului de caractere se aplică codul ASCII

al caracterului ce urmează a fi afişat, iar pe cele trei intrări de adresă mai puţin semnificativ se

aplică codul coloanei.

Adresele de coloană se generează cu un număr ător modulo 5, ciclic, într-un ritm suficientde

rapid astfel încât să se creeze senzaţia de afişare continuă. Coloanele sunt acţionate pe rând de către

un decodificator iar pe cele 7 linii, sincron cu activarea coloanei, se aplică codul de comandă a LED

- urilor citit din generatorul de caractere.

Documents

Curs_circuite Integrate Digitale