インテル Cyclone デバイス用 Early Power Estimator ユーザー ......2.2.3 Microsoft Excel 2010 でのマクロ・セキュリティー・レベルの変更 Microsoft Excel

インテル® Cyclone® 10 LP FPGA デバイス用 Early Power Estimator ユーザーガイド

更新情報フィードバック

UG-20062 | 2017.05.08

新版をウェブからダウンロード: PDF | HTML

https://www.altera.com/bin/rssdoc?name=jta1492608085597

mailto:[email protected]?subject=%20%E3%82%A4%E3%83%B3%E3%83%86%E3%83%AB%20Cyclone%2010%20LP%20FPGA%20%E3%83%87%E3%83%90%E3%82%A4%E3%82%B9%E7%94%A8%20Early%20Power%20Estimator%20%E3%83%A6%E3%83%BC%E3%82%B6%E3%83%BC%E3%82%AC%E3%82%A4%E3%83%89%20(UG-20062%202017.05.08)%20%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF%E3%83%BB%E3%82%AA%E3%83%B3&body=%E5%BC%8A%E7%A4%BE%E3%81%AF%E5%BE%A1%E7%A4%BE%E3%81%AE%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF%E3%81%AB%E6%84%9F%E8%AC%9D%E3%81%84%E3%81%9F%E3%81%97%E3%81%BE%E3%81%99%E3%80%82%E3%82%B3%E3%83%A1%E3%83%B3%E3%83%88%E3%81%AE%E4%B8%AD%E3%81%A7%E3%80%81%E3%83%9A%E3%83%BC%E3%82%B8%E7%95%AA%E5%8F%B7%E3%81%BE%E3%81%9F%E3%81%AF%E6%AE%B5%E8%90%BD%E3%82%92%E6%8C%87%E5%AE%9A%E3%81%97%E3%81%A6%E3%81%8F%E3%81%A0%E3%81%95%E3%81%84%E3%80%82%E3%81%82%E3%82%8A%E3%81%8C%E3%81%A8%E3%81%86%E3%81%94%E3%81%96%E3%81%84%E3%81%BE%E3%81%99%E3%80%82

https://www.altera.com/ja_JP/pdfs/literature/ug/ug-20062_j.pdf

https://www.altera.com/content/altera-www/global/ja_jp/index/documentation/jta1492608085597.html

目次

1 インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の概要....................................... 31.1 パワーモデル・ステータス..............................................................................................31.2 改訂履歴.................................................................................................................4

2 インテル® Cyclone 10 LP デバイス用 Early Power Estimator の設定......................................... 52.1 システム要件............................................................................................................52.2 Early Power Estimator のダウンロードとインストール.........................................................5

2.2.1 Microsoft Excel* 2003 でのマクロ・セキュリティー・レベルの変更............................... 52.2.2 Microsoft Excel 2007 でのマクロ・セキュリティー・レベルの変更................................. 62.2.3 Microsoft Excel 2010 でのマクロ・セキュリティー・レベルの変更................................. 6

2.3 消費電力の見積り...................................................................................................... 62.3.1 FPGA デザイン開始前の消費電力の見積り............................................................. 62.3.2 FPGA デザイン作成中の消費電力の見積り............................................................. 72.3.3 FPGA デザイン完了後の消費電力の見積り............................................................. 9

2.4 改訂履歴.................................................................................................................9

3 インテル Cyclone 10 LP デバイス用 Early Power Estimator ワークシート..................................103.1 Cyclone 10 LP EPE - Main ワークシート..................................................................... 10

3.1.1 Input Parameters......................................................................................113.1.2 Thermal Power......................................................................................... 123.1.3 Power Tree Design.................................................................................... 133.1.4 Thermal Analysis...................................................................................... 14

3.2 Cyclone 10 LP EPE - Logic ワークシート.....................................................................183.3 Cyclone 10 LP EPE - RAM ワークシート......................................................................203.4 Cyclone 10 LP EPE - DSP ワークシート...................................................................... 233.5 Cyclone 10 LP EPE - I/O ワークシート....................................................................... 243.6 Cyclone 10 LP EPE - PLL ワークシート....................................................................... 273.7 Cyclone 10 LP EPE - Clock ワークシート.....................................................................283.8 Cyclone 10 LP EPE - Report ワークシート...................................................................29

3.8.1 各電圧レールのスタティック電力とダイナミック電力.................................................303.8.2 パワーアップ電流......................................................................................... 303.8.3 複数の電圧電源用の電源ブレイクアウト...............................................................303.8.4 パワー・レギュレーターの設定........................................................................... 31

3.9 Cyclone 10 LP EPE - Enpirion ワークシート.................................................................313.10 改訂履歴............................................................................................................. 32

4 インテル Cyclone 10 LP デバイス用 Early Power Estimator の精度に影響する要因...................... 334.1 トグルレート...........................................................................................................334.2 エアフロー.............................................................................................................344.3 温度.................................................................................................................... 354.4 ヒートシンク...........................................................................................................354.5 改訂履歴...............................................................................................................36

目次

インテル® Cyclone® 10 LP FPGA デバイス用 Early Power Estimator ユーザーガイド2

1 インテル® Cyclone® 10 LP デバイス用 Early Power Estimatorの概要

このユーザーガイドは、Cyclone® 10 LP デバイス用 Early Power Estimator (EPE) サポートについて説明しています。このユーザーガイドでは、FPGA デザインのどの段階でも EPE を使用するためのガイドラインを提供し、熱解析と FPGA の消費電力に寄与する要因について詳しく説明します。FPGAの消費電力は、Microsoft Excel ベースの EPE スプレッドシートで計算することができます。より正確な消費電力の見積りには、 Quartus® Prime ソフトウェアの Power Analyzer を使用します。

インテルは、デザインが使用可能になると、EPE スプレッドシートから Quartus Prime ソフトウェアの Power Analyzer への切り替えを推奨しています。Power Analyzer は実装されたデザインの詳細にアクセスし、より精度の高い結果を生成します。

インテルは、これらの計算を仕様ではなく、消費電力の見積りとして使用することを推奨しています。情報は実際のデバイス設計や動作環境に影響を受けるため、デバイスの動作中に実際の電力を確認する必要があります。

EPE スプレッドシートは次の機能があります。

• デザインの開始前、またはデザイン作成中での消費電力の見積りが可能

• Quartus Prime で生成した EPE ファイルを使用して Quartus Prime ソフトウェアから EPE スプレッドシートにデバイスリソースの情報をインポート

• デザインの暫定的な熱解析の実行が可能

1.1 パワーモデル・ステータス

Early Power Estimator (EPE) スプレッドシートのパワーモデルは暫定的または終的です。暫定的なパワーモデルは、シミュレーション結果、プロセスデータ、およびその他の既知のパラメーターに基づいて作成されます。終的なパワーモデルは、生産デバイスとの完全な相関関係に基づいて作成されます。パワーモデルが終的なものであれば、それ以上のパワーモデルの変更はありません。デバイスのパワーモデルのステータスは、EPE スプレッドシートの Main ワークシートに表示されます。

大部分のデザインでは、Power Analyzer と EPE スプレッドシートはパワーモデルが終的に終わると次の正確さを有します。

• Power Analyzer : Power Analyzer が Value Change Dump File (.vcd) が生成したトグルレートを使用する場合、シリコンから ± 20%

• EPE スプレッドシート : .vcdが生成したトグルレートを使用して Power Analyzer の結果からEPE データをインポートする場合、シリコンから ± 30%

トグルレートは、Power Analyzer を使用して、システム動作の示すゲートレベルのシミュレーションから生成された.vcdファイルで入手できます。

UG-20062 | 2017.05.08

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporationの商標です。インテルは FPGA 製品および半導体製品の性能がインテルの標準保証に準拠することを保証しますが、インテル製品およびサービスは、予告なく変更される場合があります。インテルが書面にて明示的に同意する場合を除き、インテルはここに記載されたアプリケーション、または、いかなる情報、製品、またはサービスの使用によって生じるいっさいの責任を負いません。インテル製品の顧客は、製品またはサービスを購入する前、および、公開済みの情報を信頼する前には、デバイスの仕様を新のバージョンにしておくことをお勧めします。*その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。

ISO9001:2008登録済

http://www.altera.com/support/devices/reliability/certifications/rel-certifications.html



1.2 改訂履歴

表 1. 改訂履歴

日付バージョン変更内容

1 インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の概要UG-20062 | 2017.05.08


2 インテル® Cyclone 10 LP デバイス用 Early Power Estimatorの設定

2.1 システム要件

Cyclone 10 LP デバイス用 Early Power Estimator は、以下のソフトウェアが必要です。

• Windows オペレーティング・システム

• Microsoft Excel 2003、Microsoft Excel 2007、または Microsoft Excel 2010

• Quartus Prime ソフトウェアのバージョン 17.0 以降 ( インポート用ファイルを生成する場合 )

2.2 Early Power Estimator のダウンロードとインストール

インテル® Cyclone 10 LP デバイス用 Early Power Estimator (EPE) スプレッドシートは、EarlyPower Estimators (EPE) ＆消費電力解析のページ (www.altera.co.jp) からダウンロードできます。

利用規約を読んだ後、I Agree をクリックし、Microsoft Excel (.xls または .xlsx) ファイルをダウンロードします。

Microsoft Excel 2003、 Microsoft Excel 2007 および Microsoft Excel 2010 では、マクロ・セキュリティー・レベルはデフォルトで High に設定されています。マクロ・セキュリティー・レベルが High に設定されていると、マクロは自動的に無効になります。EPE スプレッドシートを正しく機能させるために、マクロを有効にしてください。

2.2.1 Microsoft Excel* 2003 でのマクロ・セキュリティー・レベルの変更

Microsoft Excel* 2003 でのマクロ・セキュリティー・レベルを変更するには、次の手順を実行します。

1. Tools > Options をクリックします。

2. Security > Macro Security をクリックします。

3. Security ダイアログボックスで Security Level > Medium を選択し、Ok をクリックします。

4. Options ウィンドウで OK をクリックします。

5. Early Power Estimator スプレッドシートを閉じ、再度開きます。

6. Pop-up ウィンドウで Enable Macros をクリックします。

UG-20062 | 2017.05.08






2.2.2 Microsoft Excel 2007 でのマクロ・セキュリティー・レベルの変更

Microsoft Excel 2007 のマクロ・セキュリティー・レベルを変更するには、次の手順を実行します。

1. .xlsxファイルの左上の隅にある Office ボタンをクリックします。

2. メニューの下にある Excel Options ボタンをクリックします。

3. 左側の Trust Center ボタンをクリックし、次に Trust Center Settings ボタンをクリックします。

4. Trust Center ダイアログボックスで Macro Settings ボタンをクリックします。Disable allmacros with notification オプションをオンにします。


6. Office リボンの下にセキュリティー警告が表示されたら、Options をクリックします。

7. Microsoft Office* Security Options ダイアログボックスで Enable this content をオンにします。

2.2.3 Microsoft Excel 2010 でのマクロ・セキュリティー・レベルの変更

Microsoft Excel 2010 のマクロ・セキュリティー・レベルを変更するには、次の手順を実行します。

1. File をクリックします。

2. Help > Options をクリックします。

3. Trust Center > Trust Center Settings をクリックします。

4. Trust Center ダイアログボックスで Macro Settings ボタンをクリックします。Disable allmacros with notification オプションをオンにします。


6. Office リボンの下にセキュリティー警告が表示されたら、Enable Content をクリックします。

2.3 消費電力の見積り

Early Power Estimator を使用した消費電力の見積りは、デザインサイクルのどの段階でも実行することができます。デザインをまだ開始していない場合、またはデザインが部分的に完了している場合に、EPE を使用した電力見積りができます。EPE では完了したデザインの電力見積りが提供できますが、インテルは、完成したデザインの正確な配置と配線の情報に基づいた精度の高い見積りのために、Quartus Prime ソフトウェアの Power Analyzer の使用を推奨しています。

2.3.1 FPGA デザイン開始前の消費電力の見積り

2 インテル® Cyclone 10 LP デバイス用 Early Power Estimator の設定UG-20062 | 2017.05.08


表 2. FPGA デザイン開始前の電力見積りの利点と制約

利点制約

FPGA デザインの開始前に、消費電力の見積りができます。 • 正確さはデバイスリソースの入力と見積りに依存しますが、この情報は ( デザインの途中または完了後に ) 変わることがあり、電力見積りの結果が低精度の可能性があります。

• EPE スプレッドシートは、実際のデザイン実装の詳細ではなく、平均値を使用します。例えば、ALUT 入力の使用や配線などです。Power Analyzer は、完全なデザインの詳細にアクセスできます。

FPGA デザインの開始前に EPE スプレッドシートで消費電力を見積るには、次の手順を実行します。

1. EPE スプレッドシートの Main ワークシートで、Family、Device、Package のドロップダウン・リストから、対象ファミリー、デバイス、およびパッケージを選択します。

2. EPE スプレッドシートの各ワークシートに値を入力します。EPE スプレッドシートの異なるワークシートには、クロックや PLL ( フェーズ・ロック・ループ ) などの異なる消費電力セクションが表示されます。

3. Main ワークシートの Total FPGAと Total SoC( 該当する場合 ) セルに、見積られた総消費電力が表示されます。

2.3.1.1 Early Power Estimator への情報入力

電力情報を Early Power Estimator (EPE) スプレッドシートに入力するには、手動、またはQuartus Prime ソフトウェアで生成された EPE ファイルを読み込みます。Main ワークシートでReset ボタンをクリックし、EPE スプレッドシートの現在の値をすべてクリアすることも可能です。

EPE スプレッドシートを使用するには、EPE スプレッドシートにデバイスリソース、動作周波数、トグルレート、およびその他のパラメーターを入力します。デザインがない場合、デザインで使用するデバイスリソース数を見積り、EPE スプレッドシートに入力する必要があります。

2.3.1.2 手動による値の入力

Early Power Estimator (EPE) スプレッドシートの適切なセクションに、手動で値を入力することができます。値の変更が可能な入力セルは、白いシェーディングになっています。各セクションには、デザインに基づいてモジュール名を入力できる列があります。

2.3.2 FPGA デザイン作成中の消費電力の見積り

デザインが部分的に完了している場合、 Quartus Prime ソフトウェアで生成された EPE ファイル(<revision name> _early_pwr.csv) を EPE スプレッドシートにインポートできます。<revision name> _early_pwr.csvから EPE スプレッドシートに情報をインポートした後、終的なデザインのデバイスリソースの見積りを反映するために、EPE スプレッドシートの編集ができます。

表 3. FPGA デザインが部分的に完了している際の電力見積りの利点と制約

利点制約

• FPGA デザインサイクルの早い段階で、消費電力の見積りができます。

• Quartus Prime ソフトウェアのコンパイル結果に基づき、EarlyPower Estimator スプレッドシートに自動的にデータを入力する柔軟性を提供します。

• 正確さはデバイスリソースの入力と見積りに依存しますが、この情報は ( デザインの途中または完了後に ) 変わることがあり、消費電力の見積り結果が低精度の可能性があります。

• EPE スプレッドシートは、実際のデザイン実装の詳細ではなく、平均値を使用します。例えば、ALUT 入力の使用や配線などです。Power Analyzer は、完全なデザインの詳細にアクセスできます。



2.3.2.1 ファイルのインポート

FPGA デザインが部分的に完了している際に Early Power Estimator (EPE) スプレッドシートで消費電力を見積るには、ファイルをインポートします。

ファイルをインポートすることで、情報を EPE に手動で入力する時間と労力が軽減されます。また、ファイルのインポート後に、値を手動で変更することも可能です。

2.3.2.2 Early Power Estimator (EPE) ファイルの生成

Early Power Estimator (EPE) ファイルを生成するには、次の手順を実行します。

1. 部分的な FPGA デザインを Quartus Prime ソフトウェアでコンパイルします。

2. Project メニューで Generate Early Power Estimator File をクリックし、 QuartusPrime ソフトウェアで<revision name> _early_pwr.csvを生成します。

2.3.2.3 Early Power Estimator (EPE) スプレッドシートへのデータのインポート

EPE スプレッドシートで情報を変更する前に、EPE スプレッドシートに EPE ファイルをインポートする必要があります。また、ファイルをインポートした後、すべての情報を確認する必要があります。

Quartus Prime ソフトウェアからファイルをインポートすると、 Quartus Prime ソフトウェアで指定された Main ワークシートのすべての入力値が入力されます。次のパラメーターが含まれています。

• Family

• Device

• Package

• Temperature Grade

• Power Characteristics

• Core Voltage (V)

• Ambient (TA) または Junction (TJ) Temperature (°C)

• Heat Sink

• Airflow

• Custom θSA または Custom θJA

• Board Thermal Model

Ambient または Junction Temperature、Heat Sink、Airflow、Custom θSA または CustomθJA、および Board Thermal Model パラメーターはオプションです。これらのパラメーターについて詳しくは、Main ワークシートを参照してください。

EPE スプレッドシートにインポートされたクロック周波数 (fMAX) 値は、 Quartus Prime ソフトウェアの各デザインから取得された fMAX 値と同じです。手動で編集ができます。EPE スプレッドシートのfMAX 値とトグルレートは、デザイン要件に合わせて手動で編集することができます。

EPE スプレッドシートにデータをインポートするには、次の手順を実行します。



1. EPE スプレッドシートで、Import CSV をクリックします。

2. Quartus Prime ソフトウェアから生成された EPE ファイルをブラウズし、Open をクリックします。ファイルには、<revision name> _early_pwr.csvのファイル名が付いています。

3. 確認ウインドウで OK をクリックし、処理を続けます。

4. インポートの完了後に、OK をクリックします。OK をクリックすると、インポートの完了が確認されます。インポート中にエラーが出た場合、詳細の.errファイルが生成されます。

2.3.3 FPGA デザイン完了後の消費電力の見積り

デザインが完了すると、インテルは Quartus Prime ソフトウェアの Power Analyzer の使用を強く推奨しています。

Power Analyzer は、高精度なデバイスの消費電力の見積りを提供します。Power Analyzer は、シミュレーション、ユーザーモード、およびデフォルトのトグルレート割り当てに加えて配置配線の情報を使用し、正確な電力の見積りを提供します。

2.4 改訂履歴

表 4. 改訂履歴




3 インテル Cyclone 10 LP デバイス用 Early Power Estimator ワークシート

この章では、Early Power Estimator (EPE) スプレッドシートの各ワークシートについて情報を提供します。

EPE スプレッドシートでは、アーキテクチャー機能に基づいて情報をワークシートに入力することができます。EPE は、各アーキテクチャー機能の消費電力を小計し、単位ワット (W) で表示します。各アーキテクチャー機能について詳しくは、各ワークシートを参照してください。

3.1 Cyclone 10 LP EPE - Main ワークシート

Early Power Estimator (EPE) の Main ワークシートは、デザインの電源電力と電流が要約されています。Main ワークシートは総熱電力と熱解析、および電源供給のサイズの情報を表示します。

図 -1: EPE スプレッドシートの Main ワークシート

Export CSV 機能は、EPE ファイルと比べ、軽量のエクスポート・ファイルを提供します。生成された.csvファイルは、EPE スプレッドシートと同様のファイル形式です。次の項では、EPE の Main ワークシートのセクションについて説明します。

UG-20062 | 2017.05.08






3.1.1 Input Parameters

必要なパラメーターは、ジャンクション温度を手動で入力するか、自動計算されるかによって異なります。

表 5. Input Parameter セクションの情報

入力パラメーター説明

Family デバイスファミリーを選択します。

Device デバイスを選択します。より大きいデバイスでは、スタティック消費電力とクロックのダイナミック消費電力が増加します。それ以外のすべてのコンポーネントは、使用するデバイスの影響を受けません。

Package 使用するパッケージを選択します。より大きいパッケージでは、冷却面がより大きくなり、回路基板との接触点が増加するため、熱抵抗が減少します。パッケージの選択は、ダイナミック消費電力に影響しません。

Temperature Grade 適切な温度グレードを選択します。このフィールドは、許容されるより大きいジャンクション温度の範囲に影響します。このフィールドは、一部のデバイスファミリーのコア電圧を決定するためにも使用できます。サポートされる温度グレードは、デバイスファミリーごとに異なります。サポートされる温度グレード、デバイスのジャンクション温度の推奨される動作範囲について詳しくは、各デバイスファミリーのデータシートを参照してください。

Power Characteristic 標準的または理論上のワースト・ケース・シリコン・プロセスを選択します。ダイ間で、プロセスのばらつきがあります。主にスタティック消費電力に影響を及ぼします。Typical 電力特性を選択すると、平均デバイス測定値と一致する結果を提供します。Maximum 電力特性を選択すると、ワースト・ケース・デバイス測定値と一致する結果を提供します。スタティック消費電力に影響するワーストケースの変動処理において電源供給の設計が十分であるよう、インテルは、電力見積りで Maximum 電力特性の使用を推奨しています。Enpirion デバイス選択を有効にするには、Power Characteristics をMaximum に設定する必要があります。。

VCCINT Voltage (V) Cyclone 10 LP デバイスでは、次の VCCINT 電圧を選択します。• スピードグレード I8 のデバイスでは、VCCINT を 1.0V に設定します。• スピードグレード C6、C7、C8、I7、および A7 のデバイスでは、VCCINT を 1.2V に設

定します。

Power Model Status デバイスのパワーモデルが、予備または終バージョンかどうかを示し、EPE 14.0 以降でのみ使用可能です。

Junction Temp, TJ (°C) デバイスのジャンクション温度を入力します。このフィールドは、User Entered T オプションがオンの場合のみ使用可能です。この場合、ジャンクション温度は提供される熱情報に基づく計算を行いません。Enpirion 電源デバイス選択では、インテルは、Junction Temp, T(°C)を選択した熱グレードでより高い値に設定することを推奨しています。

Ambient Temp, TA (°C) デバイス付近の大気温度を入力します。この値の範囲は、–40°C~125°C です。このフィールドは、Auto Computed T オプションがオンの場合のみ使用可能です。Estimated Theta J オプションをオンにすると、このフィールドは、消費電力やトップサイドの冷却ソリューション ( ヒートシンクまたはなし )、およびボード ( 該当する場合 ) を介した熱抵抗に基づいて、ジャンクション温度の計算に使用されます。Custom Theta J オプションをオンにすると、このフィールドは、消費電力と入力したカスタム θJA に基づいてジャンクション温度の計算に使用されます。

Heat Sink 使用するヒートシンクを選択します。次のいずれかを選択できます。• ヒートシンク未使用 (None)• カスタム・ソリューション (Custom)• パラメーター設定でのヒートシンク (15 mm–Low Profile、23 mm–Medium

Profile、または 28 mm–High Profile) です。このフィールドは、AutoComputed T および Estimated Theta J オプションがオンの場合のみ使用可能です。

continued...

3 インテル Cyclone 10 LP デバイス用 Early Power Estimator ワークシートUG-20062 | 2017.05.08


入力パラメーター説明

None を選択すると、ヒートシンク選択はカスタム θSA 値を更新し、Custom θSA(°C/W) パラメーターで値を確認することができます。Custom を選択すると、CustomθSA (°C/W) パラメーターで入力した値になります。ヒートシンクの代表例が表示されます。ヒートシンクが大きいほど熱抵抗が減少し、より低いジャンクション温度になります。ヒートシンクを把握している場合は、ヒートシンクのデータシートを参照し、システムのエアフローに応じてカスタム θSA 値を入力してください。

Airflow エアフローを選択します。得られる周囲のエアフローを lfm ( リニアフィート / 分 ) または m/s( メートル / 秒 ) 単位で選択します。値は、100 lfm (0.5 m/s)、200 lfm(1.0 m/s)、400 lfm (2.0 m/s)、または Still Air です。このフィールドは、AutoComputed T と Estimated Theta J オプションがオンの場合のみ使用可能です。エアフローが増加すると、ケースから大気までの熱抵抗が減少するため、ジャンクション温度は低下します。

Custom θJA (°C/W) デバイスと周囲間のジャンクション温度から周囲までの熱抵抗を単位 °C/W で入力します。このフィールドは次のオプションがオンの場合に使用可能です。• Auto Computed T• Estimated Theta J• ヒートシンクのパラメーターを Custom に設定デバイスの上部を通してジャンクションから周囲までの全抵抗を計算するため、CustomθSA パラメーターは、ケースからヒートシンクまでの代表的な抵抗と、インテルが提供するジャンクションからケースまでの熱抵抗の組み合わせます。

Board Thermal Model 熱解析で使用するボードタイプを選択します。値は、None (Conservative)またはJEDEC (2s2p) です。このフィールドは、Auto Computed T と Estimated ThetaJ オプションがオンの場合のみ使用可能です。None (Conservative) を選択すると、熱モデルはボードから放熱がないものと見なし、その結果、ジャンクション温度は悲観的に計算されます。このオプションは Heat Sink オプションが None に設定されている場合のみ使用可能です。JEDEC (2s2p)を選択すると、熱モデルは JESDEC51–9 規格で指定された JEDEC2s2p テストボードの特性を想定します。終ジャンクション温度を決定するため、インテルはシステムの詳しい熱シミュレーショ

ンの実行を推奨しています。この２つの熱抵抗モデルは、初期見積りでのみ使用します。

3.1.2 Thermal Power

熱消費電力とは、FPGA デバイス内で放散される電力のことです。全熱消費電力は、スタンバイおよびダイナミック電力からのより大きい消費電力を含んだデバイスで使用されるすべてのリソースの熱消費電力を合計したものです。

全熱消費電力には、I/O セクションの熱コンポーネントのみが含まれ、リファレンス電圧終端抵抗のような外部からの熱消費電力は含まれません。

スタティック消費電力 (PSTATIC) とは、ユーザークロックとは無関係のチップ上の熱消費電力のことです。PSTATIC は、I/O DC バイアス消費電力とトランシーバー DC バイアス消費電力以外の、すべてのFPGA 機能ブロックからのリーク電力を含み、I/O とトランシーバー・セクションで考慮されています。

PSTATIC は、ジャンクション温度、選択されたデバイス、および電力特性 ( プロセス ) により変化する唯一の熱電力コンポーネントです。

次の図は、FPGA で消費される全熱消費電力 (W) および PSTATIC を示しています。各ワークシートの熱電力が表示されています。ワークシートの熱電力の計算方法を確認するには、選択したワークシートを表示するためにボタンをクリックします。



図 -2: Main ワークシートの Thermal Power セクション

表 6. Thermal Power セクションの情報

カラムヘッダー説明

Logic ALM( アダプティブ・ロジック・モジュール ) および関連する配線でのダイナミック消費電力の値を示します。Logic ボタンをクリックし、詳細を表示します。

RAM RAM ブロックと関連する配線でのダイナミック消費電力の値を示します。RAM ボタンをクリックし、詳細を表示します。

DSP DSP( デジタル信号処理 ) ブロックと関連する配線でのダイナミック消費電力の値を表示します。DSPボタンをクリックし、詳細を表示します。

I/O I/O ピンと関連する配線での熱消費電力の値を表示します。I/O ボタンをクリックし、詳細を表示します。

PLL PLL( フェーズ・ロック・ループ ) でのダイナミック消費電力の値を表示します。PLL ボタンをクリックし、詳細を表示します。

Clock クロック・ネットワークのダイナミック消費電力の値を表示します。Clock ボタンをクリックし、詳細を表示します。

PSTATIC ユーザークロックとは関係なくチップ上で消費される熱電力を示します。これには、I/O DC バイアス電力とトランシーバー DC バイアス電力を除き、すべての FPGA 機能ブロックからのリーク電力が含まれます。PSTATIC は、ジャンクション温度、選択されたデバイス、および電力特性の影響を受けます。

Total FPGA FPGA からの熱として放散される全電力を表示します。この電力には、オフチップ終端抵抗での消費電力は含まれません。

3.1.3 Power Tree Design

Power Tree Design セクションは、Report ページからの電流と電圧を提供します。電源のグループ化は、デバイスのピン接続のガイドラインに従います。



図 -3: Main ワークシートの Power Tree Design セクション

Power Rail Configuration ドロップダウンから、有効なコンフィグレーションを選択します。Input Parameters および Power Rail Configuration の選択が完了すると、PowerRegulator の選択はイネーブルされます。

各レギュレーターで示される現在の値は、レギュレーター選択のためのマージンを含みます。より詳しい情報は、Enpirion ワークシートを参照してください。

Power Rail Configuration が選択されている際、不適切なレールグループ分けに関するエラーがMain ワークシートのエラーウィンドウに表示される場合があります。エラーウィンドウのエラーメッセージの例を下の図に示します。

図 -4: Main ワークシートのエラーウィンドウ

このエラーメッセージは、EPE が電圧要件の異なるレールを同じグループに割り当てる場合に発生します。各グループは単一のレギュレーターから供給されるため、EPE が適切なコンポーネントを選択する前に、これらのエラーを修正する必要があります。修正は、EPE の Report ワークシートで行います。エラーの修正法については、Report ワークシートを参照してください。

3.1.4 Thermal Analysis



次の図は、Main ワークシートの Thermal Analysis セクションを示し、ジャンクション温度 (TJ)、ジャンクションから周囲温度までの全熱抵抗 (θJA)、および許容された周囲温度 (TA) 値を含みます。このユーザーガイドに記載がない Thermal パラメーターの値について詳しくは、Details ボタンをクリックしてください。

図 -5: Early Power Estimator スプレッドシートの Thermal Analysis セクション

表 7. Thermal Analysis セクションの情報


Junction Temp, TJ (°C) 提供された Thermal パラメーターに基づいたデバイスのジャンクション温度です。ジャンクション温度は、チップの上とボード ( 該当する場合 ) を介して全熱電力を放散して決定されます。計算の詳細については、Details ボタンをクリックします。

θJA Junction-Ambient デバイスと周囲間におけるジャンクションから周囲までの熱抵抗を入力します ( 単位°C/W)。１ワットごとの消費電力の増加に伴う周囲とジャンクション間の温度の上昇を表します。

Maximum Allowed TA (°C) 入力された冷却ソリューションとデバイス温度グレードに基づいて、より大きいジャンクション温度を超えずにデバイスが受け入れられる、より大きい周囲温度 ( 単位 °C)のガイドラインです。

提供された情報に基づいて、ジャンクション温度を直接入力するか、自動的に計算することができます。ジャンクション温度を入力するには、Input Parameters セクションの User Entered T を選択します。ジャンクション温度を自動的に計算するには、Input Parameters で Auto Computed Tを選択します。

ジャンクション温度を自動的に計算する際は、デバイスの周囲温度、エアフロー、ヒートシンク・ソリューション、およびボード熱モデルにより単位 °C で決定します。ジャンクション温度は、デバイスと熱の条件に基づいて見積られる動作ジャンクション温度です。

デバイスをヒートソース、ジャンクション温度をデバイスの温度として考慮することができます。通常、温度はデバイスの各部で異なりますが、解析の簡略化のために、デバイスの温度は測定場所に関係なく一定であると見なすことができます。

デバイスからの電力は、多くの経路を通して放散され、システムの熱特性によって経路が重要になります。電力の放電経路の重要性は、デバイスでヒートシンクを使用するかどうかにより異なります。

3.1.4.1 ヒートシンクの未使用

ヒートシンクが未使用の場合、電力は主にデバイスから大気中に放散されます。これは、ジャンクションから周囲までの熱抵抗と言えます。この場合、ジャンクションから周囲までの重要な熱抵抗の経路が２つあります。



• デバイスからケースを通過し大気中に放散

• デバイスからボードを通過して大気中に放散

図 -6: 熱の放散図 ( ヒートシンク未使用時 )

Case

Thermal Representation without Heat Sink

Board

Device

θJA

Early Power Estimator (EPE) スプレッドシートで使用するモデルでは、電力はケースとボードを通して放散されます。θJA 値は、ケースを通過する経路とボードを通過する経路を考慮した異なるエアフローオプションで計算されます。

図 -7: EPE スプレッドシートの熱モデル ( ヒートシンク未使用時 )

TJ

JA

TA

Power (P)

HeatSource

θ

周囲温度は変化しませんが、ジャンクション温度は熱特性により変化するため、ジャンクション温度の計算は繰り返し行われます。

次の等式は、θJA 値、周囲温度、およびジャンクション温度の合計に基づいて計算された全電力を示しています。

図 -8: 全電力

3.1.4.2 ヒートシンクの使用

ヒートシンクを使用する場合、電力は主に、デバイスからケース、熱インターフェイス材料、およびヒートシンクを通過して放散されます。また、ボードを通過する放電経路もあります。ボードを通過する経路は、大気への経路と比べると影響が少ないです。



図 -9: 熱の放散図（ヒートシンク使用時）

Heat Sink

CaseDevice

Board

Thermal interface material

θJA BOTTOM

θJC

θSA

Thermal Representation with Heat Sink

θCS

Early Power Estimator (EPE) スプレッドシートで使用されるモデルでは、電力の放散は、ボードを通過する経路と、ケースとヒートシンクを通過する経路があります。ジャンクションからボードまでの熱抵抗 (θJA BOTTOM) は、ボードを通過する経路の熱抵抗と言えます。ジャンクションから周囲までの熱抵抗 (θJA TOP) は、ケース、熱インターフェイス材料、およびヒートシンクを通過する経路の熱抵抗と言えます。

図 -10: EPE スプレッドシートの熱モデル ( ヒートシンク使用時 )

TJ

TA

Power (P1)

Heat Source

Power (P2)

TJ

TC

TS

TA

θJA BOTTOM

θJC

θCS

θSA

EPE スプレッドシートの熱モデルに θJA BOTTOM を考慮する場合は、Board Thermal Model パラメーターを JEDEC (2s2p) に設定します。それ以外では、Board Thermal Model パラメーターをNone (conservative) に設定します。この場合、ボードを通過する経路は、消費電力には考慮されず、より慎重な熱消費電力の見積りが得られます。

ジャンクションから周囲までの熱抵抗 (θJC)、ケースからヒートシンクまでの熱抵抗 (θCS) 、およびヒートシンクから周囲までの熱抵抗 (θSA) の加算は、θJA TOP の等式で算出されます。

図 -11: ジャンクションから周囲までの熱抵抗

θJA TOP = θJC+ θCS + θSA



パラメーターのセクションで選択したデバイス、パッケージ、エアフロー、およびヒートシンク・ソリューションに基づいて、E PE スプレッドシートは θJA TOP を算出します。

ロー、ミディアム、またはハイ・プロフィール・ヒートシンクを使用する場合、Still Air の値と 100 lfm(0.5 m/s)、200 lfm (1.0 m/s)、および 400 lfm (2.0 m/s)のエアフロー率から、エアフローを選択します。カスタム・ヒートシンクを使用する場合は、カスタム θSA 値を入力します。カスタム θSA値には、エアフローを統合する必要があります。したがって、Airflow パラメーターはこの場合は適用されません。これらの値は、ヒートシンクの製造元から入手することができます。

周囲温度は変化しませんが、ジャンクション温度は熱特性によって変化します。ジャンクション温度が変化すると、ジャンクション温度の計算に使用するデバイスの熱特性に影響するため、ジャンクション温度の計算は繰り返し行われます。

総消費電力は、全 θJA 値、周囲温度、およびジャンクション温度に基づき、次の等式で計算されます。

図 -12: 総消費電力

3.2 Cyclone 10 LP EPE - Logic ワークシート

EPE スプレッドシートの Logic ワークシートの各行は、個々のデザインモジュールを表します。

デザインモジュールごとに、次のパラメーターを入力します。

• 組み合わせアダプティブ・ルックアップ・テーブル (ALUT) 数

• フリップフロップ (FF) 数

• クロック周波数 ( 単位 MHz)

• トグルレート

• 平均ファンアウト

図 -13: EPE スプレッドシートの Logic ワークシート



表 8. Logic ワークシート情報


Module デザインの各モジュール名を入力します ( オプション入力 )。

#LUTs 組み合わせルックアップ・テーブル (LUT) 数を入力します。Quartus Prime Compilation Report Resource Usage Summary セクションからの「 Combinational ALUTs 」の値になります。

#FFs このモジュールの FF( フリップフロップ ) の数を入力します。Quartus Prime Compilation Report の Resource Usage Summary セクションの｢ Register ALUTs ｣と｢ Dedicated logic registers ｣の合計になります。クロックの配線消費電力は、EPE スプレッドシートの Clock ワークシートで個別に計算されます。

Clock Freq (MHz) クロック周波数を単位 MHz で入力します。この値は、デバイスファミリーのより大きい周波数仕様により制限されます。トグルレート 12.5% で 100 MHz の周波数の場合、各 LUT または FF の出力トグルは１秒あたり 1,250 万回 (100MHz × 12.5%) トグルします。

Toggle% クロックサイクルごとのロジックトグルの平均割合を入力します。トグルレートの範囲は、0~100%です。一般的に、トグルレートは 12.5% で、これは 16 ビット・カウンターのトグルレートです。トグルレートを低く見積らないよう、より高いトグルレートを使用してください。たいていのロジックは頻繁にはトグルしないため、トグルレートは 50% 未満が現実的です。例えば、入力が VCC に接続された TFF (T フリップフロップ ) は、クロックサイクルごとに出力がロジック状態を変化させるため、トグルレートは 100% です。４ビット・カウンターの例を参照してください。

Average Fanout LUT および FF の出力によって供給されるブロックの平均数を入力します。

Thermal Power (W)–Routing 配線見積りによる消費電力を単位 W で示します。配線消費電力は、配置配線によって異なり、デザインの複雑さに関係します。ここに示された値は、100 以上のデザインの観測に基づいた配線消費電力を表しています。デザインの配線に基づく解析の詳細については、 Quartus Prime Power Analyzer を使用します。

Thermal Power (W)–Block ALM の内部トグルに起因する消費電力を単位 W で示します。ロジックブロック消費電力は、実装された機能と各種入力の相対的なトグルレートの組み合わせです。EPE スプレッドシートでは、100 以上の実際のデザインで観測した動作に基づく見積りを使用します。デザインの正確な合成に基づく正確な解析は、 Quartus Prime Power Analyzer を使用します。

Thermal Power (W)–Total 総消費電力を単位 W で示します。総消費電力は、配線消費電力とブロック消費電力の合計です。

User Comments コメントを入力します（オプション入力）。



図 -14: 4 ビット・カウンターの例

TFFPFN

T Q

CLRN

TFFPFN

T Q

CLRN

TFFPFN

T Q

CLRN

TFFPFN

T Q

CLRN

VCC VCC VCCVCC

cout2cout1cout0clockcout3

OUTPUT cout0cout0

OUTPUT cout3cout3

OUTPUT cout2cout2

OUTPUT cout1cout1

初の TFF の出力 cout0 LSB は、クロックサイクルごとに信号がトグルするため、トグルレートは100% です。２番目の TFF の cout1出力は、信号が２クロックサイクルごとにトグルするため、トグルレートは 50% です。結果として、３番目の TFF の cout2出力と４番目の TFF の cout3出力のトグルレートは、それぞれ 25%と 12.5% です。したがって、この４ビット・カウンターの平均トグルレートは、(100 + 50 + 25+ 12.5)/4 = 46.875% になります。

ロジック・アレイ・ブロックのコンフィグレーションについて詳しくは、Cyclone 10 LP DevieHandbook の Logic Array Blocks and Adaptive Logic Modulesの項を参照してください。

3.3 Cyclone 10 LP EPE - RAM ワークシート

Early Power Estimator (EPE) スプレッドシートの RAM ワークシートの各行は、同じ RAM ブロックのタイプ、同じデータ幅、同じ RAM の深さ ( 該当する場合 )、同じ RAM モード、および同じポート・パラメーターのデザインモジュールを表します。デザインの一部、もしくはすべての RAM ブロックが異なるコンフィグレーションを有する場合、異なる行に情報を入力します。各デザインモジュールで、実装された RAM タイプ、RAM ブロック数、RAM ブロックモードを入力します。

また、EPE スプレッドシートの RAM ワークシートの各行は、複数の RAM ブロックに物理的に実装できる論理 RAM モジュールを表しています。EPE スプレッドシートは、入力された論理幅と深さに基づいて、可能な限り電力効率に優れた方法で、少の物理 RAM ブロック数を用いて各論理 RAM モジュールを実装します。

RAM ブロックモードを選択する際は、 Quartus Prime Compiler での RAM の実装方法を把握していなければなりません。例えば、ROM が２つのポートで実装されている場合、ROM ではなく、トゥルー・デュアルポート・メモリーと見なされます。シングルポートと ROM の実装では、ポート A のみを使用します。シンプル・デュアルポートとトゥルー・デュアルポートの実装では、ポート A とポート B を使用します。



図 -15: EPE スプレッドシートの RAM ワークシート

表 9. RAM ワークシート情報


Module RAM モジュール名を入力します ( オプション値 )。

RAM Type 実装される RAM タイプを選択します。RAM タイプは、 Quartus Prime Compilation Report の Type 列で確認することができます。Compilation Report で Fitter と Resource Section を選択します。RAMSummary をクリックします。

#RAM Blocks 同じタイプとモードを使用し、各ポートで同じパラメーターを有するモジュールの RAM ブロック数を入力します。各ポートのパラメーターは、次の通りです。• クロック周波数 ( 単位 MHz)• RAM がイネーブルされる時間の割合• ポートのリードに対するライト時間の割合RAM ブロック数は、 Quartus PrimeCompilation Report の MLAB または M9K の列で確認できます。Compilation Report で Fitter を選択し、Resource Section をクリックします。RAM Summary をクリックします。

Data Width RAM ブロックのデータ幅を入力します。この値は、RAM タイプに基づいて制限されています。RAM ブロックの幅は、 Quartus Prime Compilation Report の Port A Width または PortB Width 列で確認できます。Compilation Report で Fitter を選択し、ResourceSection をクリックします。RAM Summary をクリックします。ポート A とポート B でデータ幅が異なる RAM ブロックでは、大きい方のデータ幅を使用します。　　

RAM Depth RAM ブロックの深さを単語数で入力します。RAM ブロックの深さは、 Quartus Prime Compilation Report の Port A Depth またはPort B Depth 列で確認できます。Compilation Report で Fitter を選択し、ResourceSection をクリックします。RAM Summary をクリックします。

RAM Mode 以下のモードから選択します。• Single-Port• Simple Dual-Port• True Dual-Port• ROMモードは、 Quartus Prime Compiler での RAM の実装方法に基づきます。メモリーモジュールの実装方法が不明な場合、インテルは Quartus Prime ソフトウェアでの必要なコンフィグレーションを使用したテストケースのコンパイルを推奨しています。RAM モードは、 QuartusPrime Compilation Report の Mode 列で確認できます。Compilation Report で Fitterを選択し、Resource Section をクリックします。RAM Summary をクリックします。シングルポート RAM は、１つのポートにリードとライトの制御信号を有します。シンプル・デュアルポート RAM は、リードとライトのポートを１つずつ有します。トゥルー・デュアルポート RAM はポートを２つ有し、それぞれにリードとライトの制御信号があります。 ROM は、リード専用のシングルポート RAM です。

Port A–Clock Freq (MHz) RAM データおよびアドレス入力の動作に関係なく、ポート A の入力クロックイネーブルがアクティブな時間の平均割合を入力します。イネーブルの割合は、0~100%です。デフォルト値は25%です。

continued...




RAM の電力は、主にクロックイベントの発生時に消費されます。リードまたはライト動作が発生していない場合、クロックイネーブル信号を使用してポートをディスエーブルすると、消費電力を大幅に節約できます。

Port A–Enable % RAM データおよびアドレス入力での動作に関係なく、ポート A の入力クロックイネーブルがアクティブな時間の平均割合を入力します。イネーブルの割合は、0~100%です。RAM の電力は、主にクロックイベントの発生時に消費されます。リードまたはライト動作が発生しない場合、クロックイネーブル信号を使用してポートをディスエーブルすると、消費電力を大幅に節約できます。

Port A–Write % RAM ブロックのポート A がライトモードとリードモードでの時間の平均割合を入力します。シンプル・デュアルポート (1R / 1W) RAM では、ライト動作を実行していない場合はライトポートA は非アクティブです。シングルポートおよびデュアルポート RAM では、ポート A がライトされていない時にリードします。このフィールドは ROM モードの RAM では無視されます。この値は、0~100%でなければなりません。デフォルト値は 50%です。

Port B–Clock Freq (MHz) RAM ブロックのポート B のクロック周波数を単位 MHz で入力します。この値は、RAM タイプとデバイスファミリーのより大きい周波数仕様により、制限されています。ポート B は、ROM、シングルポート・モード、または選択された RAM タイプが MLAB の場合は RAM ブロックでは無視されます。

Port B–Enable % RAM データおよびアドレス入力での動作に関係なく、ポート B の入力クロックイネーブルがアクティブな時間の平均割合を入力します。イネーブルの割合は、0~100%です。RAM の電力は、主にクロックイベントの発生時に消費されます。リードまたはライト動作が発生しない場合、クロックイネーブル信号を使用してポートをディスエーブルすると、消費電力を大幅に節約できます。

Port B–R/W % トゥルー・デュアルポート・モードの RAM ブロックの場合、RAM ブロックのポート B がライトモードとリードモードになる時間の平均割合を入力します。シンプル・デュアルポート・モードのRAM ブロックの場合、RAM ブロックのポート B のリード時間の割合を入力します。シンプル・デュアルポート・モードでは、ポート B にライトできません。ポート B は、ROM、シングルポート・モード、または選択された RAM タイプが MLAB の場合は RAM ブロックでは無視されます。この値は、0~100%でなければなりません。デフォルト値は 50%です。

Toggle% クロックサイクルごとに各ブロック出力信号が値を変える頻度の平均割合は、クロック周波数とイネーブルの割合で乗算され、１秒あたりの遷移数が算出されます。この値は配線消費電力にのみ影響を及ぼします。50% はランダムに変化する信号に相当します。ランダム信号は時間の半分のみ状態を変化させます。

Suggested FF Usage 正確な MLAB 機能のために必要な FF ( フリップフロップ ) の数を表示します。RAM ワークシートの MLAB の消費電力には、FF の消費電力は含まれません。デバイスリソースを手動で入力する場合、同じクロック周波数を使用する Logic ワークシートに推奨される FF 数を加えます。EPE ファイルからデバイスリソースをインポートしている場合は、何もする必要はありません。このフィールドは、選択した RAM タイプが MLAB の場合にのみ有効です。

Thermal Power (W)–Routing 配線見積りによる消費電力を単位 W で示します。配線消費電力は、配置配線によって異なり、デザインの複雑さに関係します。ここに示された値は、100 以上のデザインの観測に基づいた配線消費電力を表しています。デザインの配線に基づく解析の詳細については、 Quartus Prime Power Analyzer を使用します。この値は自動的に計算されます。

Thermal Power (W)–Block RAM の内部トグルに起因する消費電力を単位 W で示します。デザインの正しい RAM モードに基づくより正確な解析は、 Quartus PrimePower Analyzerを使用します。この値は自動的に計算されます。

Thermal Power (W)–Total 入力情報に基づいて見積られた消費電力を単位 W で示します。RAM ブロックでの総消費電力で、配線消費電力とブロック消費電力の合計と同じです。この値は自動的に計算されます。


RAM ブロックのコンフィグレーションについて詳しくは、Cyclone 10 LP Device Handbook のMemory Blocks の項を参照してください。



3.4 Cyclone 10 LP EPE - DSP ワークシート

DSP セクションの各行は、すべてのインスタンスが同じコンフィグレーション、クロック周波数、トグルレート、およびレジスター使用率のマルチプライヤー・デザイン・モジュール表します。一部の ( またはすべての )DSP またはマルチプライヤー・インスタンスが異なるコンフグレーションの場合、情報を異なる行に入力する必要があります。

DSP またはマルチプライヤー・モジュールごとに、次の情報を入力します。

• コンフィグレーション

• インスタンスの数

• クロック周波数 ( 単位 MHz)

• データ出力のトグルレート

• 入力および出力のレジスターの有無

• モジュールのパイプライン化の有無

• 係数

• レジスターステージ

図 -16: EPE スプレッドシートの DSP ワークシート

表 10. DSP ワークシート情報


Module この列には DSP モジュール名を入力します ( オプション入力 )。

Configuration モジュールの DSP ブロック・コンフィグレーションを選択します。

# of Instances 同じコンフィグレーション、クロック周波数、トグルレート、およびレジスター使用率を有する、DSP ブロック・インスタンス名を入力します。この値は、使用する専用 DSP ブロック数とは無関係です。例えば、FPGA デバイス内の同じ DSP ブロックに実装された４つの９×９単純乗算器が使用できます。この場合、インスタンスの数は４になります。任意モードでデバイスに適合するより大きいインスタンス数を決定するには、次の手順を実行します。1. それぞれのデバイスハンドブックの「DSP Blocks」「Variable Precision DSP Blocks」、ま

たは「Embedded Multipliers」の章を開けます。2. 「Number of DSP Blocks」の表で、動作モードのデバイスで使用可能なより大きい DSP ブ

ロック数を取得します。3. 「DSP Block Operation Modes」の表から、より大きい数を動作モードの「# of Mults」で

除算します。4. EPE スプレッドシートの「# of Instances」の結果の値を使用します。

Clock Freq (MHz) モジュールのクロック周波数を単位 MHz で入力します。この値はデバイスファミリーのより大きい周波数仕様で制限されます。

Toggle % 各クロックサイクルでの DSP データ出力の平均トグルレートを入力します。トグルレートは0~50%です。デフォルト値は 12.5%です。消費電力をより慎重に見積る場合は、これより高いトグルレートを使用します。

continued...




さらに、50% は ( 信号の半分の時間は 0~0 または 1~1 のため ) ランダムに変化する信号に相当します。これは、DSP ブロックの重要性の高いトグルレートと見なされます。

Reg Inputs? 専用 DSP ブロックまたはマルチプライヤー・ブロックの入力が、専用入力レジスターを使用して入力されているかを選択します。DSP またはマルチプライヤー・ブロックが専用入力レジスターを使用している場合は Yes を選択します。入力が登録されていないか、ALM またはルックアップ・テーブル (LUT) のレジスターを使用して入力されている場合は No を選択します。

Reg Outputs? 専用 DSP ブロックまたはマルチプライヤー・ブロックの出力が専用出力レジスターを使用して入力されているかを選択します。DSP またはマルチプライヤー・ブロックが専用出力レジスターを使用している場合は Yes を選択します。入力が登録されていないか、ALM または LUT のレジスターを使用して入力されている場合は No を選択します。

Pipelined? 専用 DSP ブロックをパイプライン化するかどうかを選択します。パイプライン化された DSP は、Cyclone 10 LP デバイスでは使用できません。

Thermal Power (W)–Routing 配線見積りによる消費電力を単位 W でを示します。配線消費電力は、配置配線によって異なり、デザインの複雑さに関係します。ここに示された値は、100 以上の実際のデザインでの観測に基づいた配線消費電力を表しています。

Thermal Power (W)–Block DSP ブロックによる消費電力の見積りを単位 W で示します。この値は自動的に計算されます。

Thermal Power (W)–Total 入力情報に基づいて見積られた消費電力を単位 W で示します。総消費電力は DSP ブロックで消費される電力で、配線消費電力とブロック消費電力と同じです。この値は自動的に計算されます。


DSP ブロック・コンフィグレーションのについて詳しくは、Cyclone 10 LP Device Handbook のDSP Blocks、Variable Precision DSP Blocks、または Embedded Multipliers の項を参照してください。

3.5 Cyclone 10 LP EPE - I/O ワークシート

I/O ワークシートの各行は、I/O ピンが同じ I/O 規格、入力終端、電流強度または出力終端、データレート、クロック周波数、出力イネーブルのスタティック確率、および容量性負荷を有する、同じデザインモジュールを表します。

デザインモジュールごとに、次の情報を入力します。

• I/O 規格

• 入力終端

• 電流強度 / 出力終端

• スルーレート

• 差動出力電圧 (VOD)

• プリエンファシス設定

• 入力、出力、および双方向ピンの数

• I/O データレート

• クロック周波数 (fMAX) ( 単位 MHz)

• ピンの平均トグルレート

• 出力イネーブルのスタティック確率

• 負荷の容量性



バージョン 11.0 以降の EPE スプレッドシートでは、オフチップ消費電力 (W) の情報は I/O ワークシートに入っています。

図 -17: EPE スプレッドシートの I/O ワークシート

EPE スプレッドシートを使用する際、推奨されている終端抵抗 (SSTL および HSTL：高速トランシーバー・ロジック ) I/O 規格で設計している場合は、外部終端抵抗を使用していると見なされます。デザインが外部終端抵抗を使用していない場合は、終端された I/O 規格と同じ VCCIO および同様の電流強度を有する LVTTL/LVCMOS I/O 規格を選択します。例えば、16 mA の電流強度を有する SSTL-2Class II I/O 規格を使用する場合は、EPE スプレッドシートで 2.5 V の I/O 規格と 16 mA の電流強度を選択しなければなりません。

オンチップ終端 (OCT) を使用するには、EPE スプレッドシートで Current Strength/Output オプションを選択します。

I/O 信号で通知される消費電力は、熱および外部 I/O 消費電力を含みます。総熱消費電力は、次の等式のように各パワーレールからデバイスが消費する熱電力の合計になります。

Total Thermal Power = Thermal PVCC + Thermal PIO

次の図は、I/O 消費電力を示しています。ICCIO パワーレールには、Thermal PIO と External PIO の両方が含まれています。

図 -18: I/O 消費電力の図



VREF ピンはわずかな電流 ( 通常 10 μA 未満 ) を消費し、汎用 I/O(GPIO) ピンによる消費電流と比較した際は無視できるため、EPE スプレッドシートの計算には、VREF ピンの電流を含みません。

表 11. I/O パワーレール情報


Power Rails I/O ピンのパワーレール

Voltage (V) 入力されたパワーレールに適用される電圧 (V) です。

Current (A) 入力されたパワーレールから引き出される電流 (A) です。

表 12. I/O ワークシートの情報


Module I/O 名を入力します ( オプション値 )。

I/O Buffer Settings

I/O Standard ドロップダウン・リストから、このモジュールで入力ピン、出力ピン、または双方向ピンに使用する I/O 規格を選択します。計算される I/O 消費電力は、I/O 規格に基づいて変わります。推奨されるの終端(SSTL および HSTL) の I/O 規格では、EPE スプレッドシートが外部終端抵抗を使用している必要があります。外部終端抵抗を使用しない場合は、終端された I/O規格と同じ電圧と電流強度の LVTTL/LVCMOS I/O 規格を選択します。スクロールバーを使用し、ドロップダウン・リストのすべての I/O 規格を確認ます。

Input Termination このモジュールの入力ピンと双方向ピンとして実装する入力終端 ( オンチップパラレル終端 [RT OCT] またはオンチップ差動終端 [RD OCT]) の設定を選択します。

Current Strength/ Output Termination このモジュールの出力ピンおよび双方向ピンとして実装する電流強度または出力終端 ( オンチップ・シリアル終端 [RS OCT]) を選択します。電流強度と出力終端の両方を同時に使用することはできません。

Slew Rate このモジュールの出力ピンおよび双方向ピンのスルーレートの設定を入力します。低いスルーレート設定をするとスイッチング・ノイズの低減に効果的ですが、遅延が増加する場合があります。

VOD Setting このモジュールの出力ピンおよび双方向ピンの VOD を選択します。低い電圧を使用すると、スタティック消費電力の低減に役立ちます。

Pre-Emphasis Setting このモジュールの出力ピンおよび双方向ピンのプリエンファシスの設定を入力します。プリエンファシスをディスエーブルすると、ダイナミック消費電力は低減します。

#Input Pins このモジュールで使用される入力ピンの数を入力します。１つの差動ピンペアで１本のピンと見なします。

#Output Pins このモジュールの使用される出力ピンの数を入力します。１つの差動ピンペアで１本のピンと見なします。

#Bidir Pins このモジュールで使用される双方向ピンの数を入力します。出力イネーブル信号がイネーブルの時は、I/O ピンは出力として扱われます。出力イネーブル信号がディスエーブルの時は、I/O ピンは入力として扱われます。双方向としてコンフィグレーションされた I/O ピンを出力としてのみ使用する場合は、出力バッファーのトグルのたびに入力バッファーもトグルするため ( 同一ピンを使用 )、出力専用として定義された I/O よりもより電力を消費します。

Data Rate I/O データレートとして、SDR または DDR を選択します。I/O の値の更新が、クロックサイクルで１回 (SDR：シングル・データ・レート ) か２回 (DDR：ダブル・データ・レート ) かを示します。ピンのデータレートが DDR の場合、データレートを SDR に設定し、トグルレートを２倍にすることができます。Quartus Prime ソフトウェアはこの方法を使用して情報を出力します。

continued...




Clock Freq (MHz) クロック周波数を単位 MHz で入力します。この値はデバイスファミリーの大周波数仕様で制限されます。100 MHz でトグルレートが 12.5% の場合、各 I/O ピンは１秒あたり 1,250 万回トグルします(100MHz × 12.5%) 。

Toggle % 各クロックサイクルでの入力、出力、および双方向のピンの平均トグルレートを入力します。クロックは周波数の 2 倍でトグルするため、トグルレートは 0~200%です。ピンを DDR 回路で使用する場合、データレートを SDR に設定し、トグルレートを2 倍にします。 Quartus Prime ソフトウェアはこの方法を使用して情報を出力します。通常、トグルレートは 12.5% です。より慎重な見積りには、より高いトグルレートを使用します。

OE % 次の時間の平均割合を入力します。• 出力 I/O のイネーブル時間• 双方向 I/O ピンの出力とイネーブル時間残り時間では、次となります。• 出力 I/O ピンがトライステートになる• 双方向 I/O ピンが入力になるこの値は、0~100%でなければなりません。

Load (pF) チップ外部のピンの負荷を単位 pF で入力します。これは出力ピンと双方向ピンのみが対象になります。ピンおよびパッケージのキャパシタンスは、すでに I/O モデルに含まれています。したがって、オフチップのキャパシタンスのみが Load パラメーターに含まれます。

Thermal Power (W)–Routing 配線見積りによる消費電力を単位 W で示します。配線消費電力は、配置配線の情報によって異なり、デザインの複雑さに関係します。ここに示された値は、100 以上の実際のデザインでの観測に基づいた配線消費電力を表しています。デザインの配線に基づく解析の詳細については、 Quartus Prime PowerAnalyzer を使用します。この値は自動的に計算されます。

Thermal Power (W)–Block I/O の内部および負荷トグルに起因する消費電力を単位 W で示します。デザインの正しい I/O コンフィグレーションに基づくより正確な解析は、 QuartusPrime Power Analyzer を使用します。この値は自動的に計算されます。

Thermal Power (W)–Total 総消費電力を単位 W で示します。総消費電力は、配線電力とブロック電力の合計です。この値は自動的に計算されます。

Supply Current (A)–ICC VCC パワーレールから引き出される電流を示し、内部デジタル回路に電力を供給します。この値は自動的に計算されます。

Supply Current (A)–ICCIO VCCIO パワーレールから引き出される電流を示します。この電流の一部はオフチップ終端抵抗に流れ込む可能性があります。この値は自動的に計算されます。


I/O 規格の終端方法について詳しくは、Cyclone 10 LP Device Handbook の I/O Features の項を参照してください。

3.6 Cyclone 10 LP EPE - PLL ワークシート

Cyclone 10 LP デバイスは、一般的な使用のための PLL を備えています。Early Power Estimator(EPE) スプレッドシートの PLL ワークシートの各行は、デバイスの１つ以上の PLL を表します。PLL ごとに、より大きい出力周波数と VCO 周波数を入力します。また、各 PLL が LVDS、左 / 右、またはトップ / ボトムのいずれの PLL であるかも入力します。



PLL がソース・シンクロナス SERDES ハードウェアを駆動する場合、LVDS PLL と呼ばれます。専用のトランスミッターまたはレシーバーを使用、および LVDS PLL でシリアライズまたはデシリライズを実行する場合は、PLL ワークシートで LVDS PLL を指定し、電力の情報を入力します。LVDS PLL は、電圧制御オシレーター (VCO) 周波数で LVDS クロックツリーとダイナミック・フェーズ・アラインメント(DPA) バスを駆動します。LVDS PLL が LVDS ハードウェアのみを駆動する場合は、適切な VCO 周波数を入力し、出力周波数 0 MHz を入力します。また、LVDS PLL がピンまたはコアにクロックを駆動する場合は、出力周波数としてそのクロック周波数を入力します。

図 -19: EPE スプレッドシートの PLL ワークシート

表 13. PLL ワークシート情報


Module PLL 名を入力します ( オプション値 )。

# PLL Blocks 同じ特定の出力周波数と VCO 周波数の組み合わせを持つ PLL ブロック数を入力します。

Output Freq (MHz) PLL のより大きい出力周波数を単位 MHz で入力します。より大きい出力周波数は、Quartus IICompilation Report の Output Frequency 列に表示されます。Compilation Report でFitter を選択し、Resource Section をクリックします。PLL Usage を選択し、OutputFrequency をクリックします。

VCO Freq (MHz) このモジュールの内部 VCO 動作周波数を入力します。 LVDS PLL は、この周波数で LVDS クロックツリーと DPA バスを駆動します。この周波数は、VCD ポスト・スケール・カウンターを含みます。

VCO Freq (MHz) 汎用 PLL として内部 VCO 動作周波数を入力します。

Total Power (W) 入力したより大きい出力周波数と VCO 周波数に基づいて、VCCA と VCCD を組み合わせた消費電力の見積りを単位 W で示します。この値は自動的に計算されます。


サポートされるデバイスファミリーの PLL について詳しくは、Cyclone 10 LP Device Handbook のClock Networks and PLLs の項を参照してください。

3.7 Cyclone 10 LP EPE - Clock ワークシート

インテル FPGA デバイスは、グローバル、リージョナル、および周辺クロック・ネットワークをサポートしています。Early Power Estimator (EPE) スプレッドシートでは、消費電力の差が重要ではないため、グローバルかリージョナル・クロックかを区別しません。



Early Power Estimator (EPE) の Clock ワークシートの各行は、クロック・ネットワークまたは個別のクロックドメインを表します。デザインモジュールごとに、次のパラメーターを入力します。

• クロック周波数 ( 単位 MHz )

• 各ネットワークで使用されるファンアウトの合計

• グローバル・クロック・イネーブルの割合

• ローカル・クロック・イネーブルの割合

図 -20: EPE スプレッドシートの Clock ワークシート

表 14. Clock ワークシート情報


Domain クロック・ネットワーク名を入力します（オプション入力）。

Clock Freq (MHz) クロックドメインの周波数を入力します。この値はデバイスファミリーのより大きい周波数仕様で制限されます。

Total Fanout このクロックで供給される FF( フリップフロップ )、RAM、DSP、および I/O ブロックのピンの総数を入力します。すべてのグローバルクロックとリージョナル・クロック信号により駆動されるリソース数は、Quartus II Compilation Report の Fan-out 列に表示されます。CompilationReport で Fitter を選択し、Resources Section をクリックします。Global and OtherFast Signals を選択し、Fan-out をクリックします。

Global Enable % クロックツリー全体がイネーブルされる時間の平均割合を入力します。各グローバル・クロック・バッファーは、クロックツリー全体をダイナミックにシャットダウンするために使用できるイネーブル信号があります。

Local Enable % クロックイネーブルがデスティネーション・フリップフロップに対して High の時間の平均割合を入力します。ALM のフリップフロップに対するローカル・クロック・イネーブルは、LAB 幅の信号になります。いずれかのフリップフロップがディスエーブルされると、LAB 幅のクロックもディスエーブルされ、クロックの消費電力とダウンストリーム・ロジックの消費電力が削減されます。このワークシートは、クロックツリーの消費電力への影響のみをモデル化しています。

Total Power (W) クロック分配に起因する総消費電力を単位 W で示します。この値は自動的に計算されます。


クロック・ネットワークについて詳しくは、Cyclone 10 LP Device Handbook の Clock Networksand PLLs®の章を参照してください。

3.8 Cyclone 10 LP EPE - Report ワークシート

Report ワークシートでは、 Early Power Estimator (EPE) スプレッドシートからのすべての情報と消費電力の見積りの結果を示します。



Power Supply Current (A) セクションでは推奨電源を確認でき、デザインで使用するデバイスでのすべての電源要件を Min Current Requirement (A) と User Mode Current Requirement (A) の列に表示します。

3.8.1 各電圧レールのスタティック電力とダイナミック電力

Report ワークシートでは、Early Power Estimator (EPE) スプレッドシートからのすべての情報と消費電力の見積りの結果を示します。Power Supply Current (A) セクションでは推奨電源を確認でき、デザインで使用するデバイスでのすべての電源要件を Min Current Requirement (A) と UserMode Current Requirement (A) の列に表示します。

図 -21: Power Supply Current セクションでのスタティック電力とダイナミック電力

3.8.2 パワーアップ電流

一部のデバイスファミリーでは、パワーアップ電流は I/O ワークシートでは必要とされるダイナミック電流よりも大きくなります。たとえば、I/O ワークシートの ICCPD 値は、Report ワークシートの ICCPDの Minimum Current Requirement とは異なる場合があります。

インテルは、使用される各電圧供給で VCCPD パワーレールに必要な小電流を提供しますが、その電圧供給を使用するバンク数に依存しません。

パワーアップ電流を見積るには、Report ワークシートをで小電流要件とユーザーモード電流要件を比較します。

3.8.3 複数の電圧電源用の電源ブレイクアウト

VCCIO と VCCPD では、小電流要件が通知するそれぞれの ICCIO と ICCPD は、デザインで使用される各電圧レールと同じ値です。

これらの値は、同じ電圧レールで電力が供給されているデバイス内のすべての I/O ピンに基づいているため、小電流要件は VCCIO と VCCPD で使用される各固有の電圧レールです。

デバイスとデザインの使用に基づいた ICCIO と ICCPD の小電流要件をより正確に見積るには、次の等式を用います。

• [(VCCIO 電圧から供給される I/O ピン数 ) / ( デバイスのすべての I/O ピン数 )] × ( 小供給の電流 ) × (1.10)

• [(VCCPD 電圧から供給される I/O ピン数 ) / ( デバイスのすべての I/O ピン数 )] × ( 小供給の電圧 ) × (1.10)

この式は、デザインで使用されている VCCIO 電圧と VCCPD 電圧ごとに繰り返します。VCCIO と VCCPD電圧で供給される I/O ピンの数は、特定の電圧により供給される I/O バンクの使用済みおよび未使用の I/O ピンの数を表します。小供給電流は、ICCIO と ICCPD の電力見積りツールで提供される値です。



1.10 スケーリング係数は、追加のガードバンドとして提供されており、消費電力の見積りに含める必要があります。

3.8.4 パワー・レギュレーターの設定

レギュレーター・グループは、１つのレギュレーターで組み合わせて供給できるレールで構成されています。ここに手動で入力すると、グループからグループへのレールの移動や新しいグループの作成ができます。この作業は、発生したグループ化のエラーを修正するために必要な場合があります。

3.9 Cyclone 10 LP EPE - Enpirion ワークシート

Enpirion 電源デバイスは、インテル FPGA デバイスのパワーレールの電源要件を満たすものがあります。電源デバイスは、負荷電流、入力電圧と出力電圧、電源供給コンフィグレーションに基づいて選択されます。

Regulator Selection の表の各行は、シングル・パワー・グループの消費電力を表します。パワーグループは、同じソースから使用可能なレールを組み合わせて作成されます。Enpirion デバイス選択は、Report ワークシートの Maximum Power Characteristics および Regulator Group セクションの Main ワークシートがグループ化のエラーなしで正しく設定されている場合に有効です。

次の図では、12 V オフライン・レギュレーターは、Group １と５に入力電源を供給しています。Group ５に供給する３ V レギュレーターは、Group ２、３、および４の入力電力を供給する中間バスとしても機能します。

図 -22: Early Power Estimator スプレッドシートの Enpirion ワークシート

表 15. Enpirion ワークシート情報


Group 必要なレギュレーター数を小限に抑えるために、互換性のあるレールが組み合わせられています。追加情報については、Report ワークシートを参照してください。また、Main ワークシートのグループ化エラーも参照してください。

Regulator Input Voltage (V) 入力電圧を入力します。出力電圧は、この電圧から供給されます。このフィールドは、Parent Group を０以外で入力している場合は自動的に入力されます。

Load Current Margin コンポーネントのばらつきを考慮して負荷電流に追加されるマージンです。デバイスのばらつきや動作条件の全範囲にわたってソリューションの熱能力を保証するには、デフォルト値 30% を維持することを推奨しています。ただし、特性や条件が完全に定義されている場合は、マージンの減少はよりコスト効率の優れたソリューションにつながる可能性があります。これらの値を変更する際は注意してください。

Parent Group グループ電圧の１つは、中間バス電圧として使用され、ここにグループ番号が入力されます。

continued...




Regulator Type 場合により、リニア・レギュレーター (LDO) がグループ電圧の１つを供給するのに適しています。LDO の効率は、出力電圧と入力電圧の比率です。図では、Group ２が LDO で効率的に供給されていることを示しています。必要に応じて、Group ２の行で Linear を選択します。

POK シーケンシングをアシストするために Power OK(POK) 出力を有するレギュレーターを選択し、Yes を選択します。

Suggested Enpirion Part 推奨 Enpirion 部品は、Load Current (A)、Regulator Type、および POK のセクションにより近いデバイスの部品番号が自動的に入力されます。ドロップダウンは、同等またはそれ以上の電流機能を持つデバイスをオプションで選択するために使用されます。

Pin Compatible Parts ピン互換部品は、Suggested Enpirion Part と同じ PCB フットプリントにできる同等またはより高い電流能力のデバイスです。ピン互換部品を使用する際は、追加コンポーネントまたはコンポーネント値の変更が必要な場合があります。

3.10 改訂履歴

表 16. 改訂履歴




4 インテル Cyclone 10 LP デバイス用 Early Power Estimator の精度に影響する要因

Early Power Estimator (EPE) スプレッドシートに表示される見積りの値は、多くの要因に影響されます。特に、EPE スプレッドシートでシステムが正しくモデル化されることを確実にするために、入力パラメーターにトグルレート、エアフロー、温度、ヒートシンクを正確に入力する必要があります。

4.1 トグルレート

Early Power Estimator のスプレッドシートで入力されたトグルレートは、表示されるダイナミック消費電力に大きな影響を与えます。現実的なトグルレートを入力し、正確な見積りを得る必要があります。現実的なトグルレートの特定には、FPGA が受けている入力の種類とそのトグルの頻度を把握する必要があります。

デザインが完了していない場合に正確な見積りを得るには、デザインの個々のモジュールを機能別に区分けし、リソースのトグルレートと併せてリソース使用率の見積りを算出します。この見積りは、以前のデザインを使用し、同様の機能でのモジュールのトグルレートを見積ることで容易にできます。

次の図で示す入力データは、データ・トランスミッション用にエンコードされており、トグルレートは約50% を有します。

図 -23: デコーダおよびエンコーダのブロック図

Decoder RAM Filter Modulator Encoder

Mod Input

Data

この図の場合、次の見積りを行う必要があります。

• データ・トグルレート

• Mod 入力のトグルレート

• ディコーダー、RAM、フィルター、およびエンコーダー・モジュールのリソース見積り

• ディコーダー、RAM、フィルター、モジュレーター、およびエンコーダー・モジュールのトグルレート

これらの見積りは、多数の方法で行うことができます。過去に同様のモジュールでほぼ同じトグルレートのデータを入力したことがある場合は、その情報を使用することができます。一部のブロックで MATLABシミュレーションが使用可能な場合は、シミュレーションからトグルレート情報が取得できます。一部のモジュールで HDL が使用可能な場合は、HDL をシミュレーションし、トグルレートが取得できます。

HDL が完了している場合は、デザインをシミュレーションしてトグルレートを特定するのが適です。トグルレートの見積りの精度は、入力ベクターの正確さにより異なります。したがって、シミュレーション・カバレッジが高いかどうかを判断することで、トグルレートの情報がどのぐらい正確かを評価することができます。

UG-20062 | 2017.05.08






Quartus Prime ソフトウェアでは、シミュレーション・ツールからの情報を提供することで、デザインで使用する各リソースのトグルレートを特定することができます。デザインは、Signal ActivityFile(.saf) から、さまざまなツールや Quartus Prime ソフトウェアに提供される情報でシミュレーションが可能です。 Quartus Prime Power Analyzer では、より高精度の消費電力の見積りを提供します。デザインが完了後、電力見積りのために Quartus Prime ソフトウェアから EPE スプレッドシートにコンマ区切り値ファイル (.csv) をインポートできます。

4.2 エアフロー

エアフローを提供するファン付近へのデバイスの配置は、しばしば支障を来たします。エアフローの経路は、デバイスに達するまでにボードの長さを横切る可能性があるため、デバイスが受ける実際のエアフローが減少します。次の図は、ボードの端に配置されたファンを示しています。FPGA でのエアフローは、ファンでのエアフローよりも弱くなります。

図 -24: エアフローおよび FPGA の位置

FAN

FPGA

遮断されたエアフローも考慮する必要があります。下の図では、FPGA からエアフローをデバイスが遮断していることによる FPGA へのエアフローの大幅な減少を示しています。また、ファンからのエアフローは、FPGA に達するまでにボードのコンポーネントおよびその他のデバイスを冷却することもあります。

図 -25: コンポーネントのエアフローおよび FPGA の位置

FAN

FPGADevice

カスタム・ヒートシンクを使用している場合、エアフローを Early Power Estimator スプレッドシートに直接入力する必要はありませんが、デバイスでのエアフローを把握し、ヒートシンクの θSA 値を入力する必要があります。ほとんどのヒートシンクでは、ヒートシンクの上に空気を流れやすくするフィンが配置されています。ヒートシンクでの FPGA を下の図に示します。

図 -26: エアフローおよびヒートシンク

FAN

FPGA

Heat Sink FinsHeat Sink

FPGA の上にヒートシンクを配置する際は、フィンの方向をエアフローの方向と一致させる必要があります。ヒートシンクの上面図は、フィンの正しい方向を示しています。

4 インテル Cyclone 10 LP デバイス用 Early Power Estimator の精度に影響する要因UG-20062 | 2017.05.08


図 -27: ヒートシンク ( 上面図 )

FAN

Heat Sink Fins

これらの考慮は、デバイスでのエアフローに影響します。EPE スプレッドシートに情報を入力する際は、FPGA で正確なエアフローの値を得るように、これらの影響を考慮しなければなりません。

4.3 温度

デバイスの熱情報を正確に算出するには、Early Power Estimator (EPE) スプレッドシートにデバイスの周囲温度を入力する必要があります。周辺温度とは、デバイス周囲の大気の温度で、通常システム外部の周囲温度より高くなります。デバイスの周囲温度を正確に取得するには、熱電対装置を用いて、できるだけデバイスに近い位置で温度を測定しなければなりません。

不正確な周囲温度を入力すると、EPE スプレッドシートの消費電力の見積りは大きく変化します。次の図は、ボックス内に FPGA を収めた単純なシステムを示しています。この場合、温度は各番号の位置で大きく異なります。

図 -28: 温度のばらつき

FAN

1

2

3

4

FPGA

例えば、位置３は、EPE スプレッドシートへの入力のために、デバイスに属する周囲温度を取得すべき場所です。位置１と２は位置３より低く、位置４は箱の外気温度が 25°C の場合、25°C に近い可能性があります。システム内のデバイス付近の温度は、しばしば 50~60°C 近くありますが、値は大きく異なる可能性があります。EPE スプレッドシートからの正確な消費電力の見積りの取得には、FPGA デバイス付近の周囲温度の現実的な見積りがを取得する必要があります。

4.4 ヒートシンク

ヒートシンクを使用する際の消費電力は、次の等式で算出されます。



図 -29: 総消費電力

図 -30: ジャンクションから周囲までの熱抵抗

θJA TOP = θJC+ θCS + θSA

FPGA 固有のジャンクションからケースまでの熱抵抗 θJC 値は、データシートから取得することができます。ケースからヒートシンクまでの熱抵抗 θCS 値は、ヒートシンクと FPGA を結合する材料を指し、約0.1 C/W になります。ヒートシンクから周囲までの熱抵抗 θSA 値は、ヒートシンクの製造元から入手することができます。この値を入手する際は、デバイスに対する適切なエアフローで正しいヒートシンク情報が解析されているかなど、FPGA の適切な条件に適合しているかを確認してください。

4.5 改訂履歴

表 17. 改訂履歴




Documents

インテル Cyclone デバイス 用 Early Power Estimator ユーザー ......2.2.3 Microsoft Excel 2010 でのマクロ・セキュリティー・レベルの変更 Microsoft Excel

インテル Cyclone デバイス用 Early Power Estimator ユーザー ......2.2.3 Microsoft Excel 2010 でのマクロ・セキュリティー・レベルの変更 Microsoft Excel