Implementacion de Un Sistema de Comuniacacion Sobre Un Dispositivo Radio

UNIVERSIDAD CARLOS III DE MADRID

ESCUELA POLITCNICA SUPERIOR

INGENIERA DE TELECOMUNICACIN

Departamento de Teora de la Seal y Comunicaciones

PROYECTO FINAL DE CARRERA

IMPLEMENTACIN DE UN SISTEMA DE COMUNICACIN

EN UN DISPOSITIVO RADIO

AUTOR: RONY FONSECA ARBOLEDA

TUTORA: ANA GARCA ARMADA

Legans, Febrero de 2012

Ttulo: IMPLEMENTACIN DE UN SISTEMA DE COMUNICA-

CIN EN UN DISPOSITIVO RADIO.

Autor: Rony Fonseca Arboleda

Tutora: Ana Garca Armada

La defensa del presente Proyecto Fin de Carrera se realiz el da 27 de Febrero de 2012;

siendo calificada por el siguiente tribunal:

Presidente: Matilde Snchez Fernndez

Secretario Vctor Gil Jimnez

Vocal Celia Lpez Ongil

Habiendo obtenido la siguiente calificacin:

Calificacin:

Presidente Secretario Vocal

3

Agradecimientos

A mi Madre por su ejemplo de lucha y superacin, siempre ha estado en los momentos difciles

y ha hecho posible que esto ocurra. A mi familia que ha soportado mis constantes ausencias

durante todo este tiempo.

A mis amigos y compaeros de la Universidad, a los primeros Paola, Dario, Dani, Roberto

por haberme acogido como uno ms y a los que compartieron conmigo los ltimos aos de carrera

en especial a Ernesto, Andrs, Hugo y Marcos juntos compartimos muchas tristezas pero juntos

hemos compartido muchsimas ms alegras, fiestas, viajes y cenas piratas.

A todas las personas que durante este largo periodo de aprendizaje han dejado huella en mi, a

los profesores que han sabido transmitir sus conocimientos y que han contribuido a mi formacin

acadmica y personal.

Quiero agradecer especialmente a Ana Garca Armada por brindarme la oportunidad de

realizar este proyecto.

Al personal de vigilancia del edificio del parque cientfico de la universidad Carlos III de

Madrid que me aguantaron muchos fines de semana.

A Dios por su fidelidad y por permitir enrolarme en la caprichosa travesa de estudiar Inge-

niera de Telecomunicacin.

5

El genio es un uno por ciento de inspiracin

y un noventa y nueve por ciento de sudor.

Thomas Alva Edison

7

Resumen

El presente proyecto fin de carrera de Ingeniera de Telecomunicacin tiene como objetivo dar

continuidad a un lnea de trabajo que busca disear un sistema de comunicacin radio, que utiliza

una tcnica de modulacin de mltiples portadoras ortogonales (OFDM), sobre un dispositivo

Software Defined Radio, con el fin de realizar estudios sobre las seales transmitidas.

La creciente demanda de movilidad y de comunicaciones que exigen gran ancho de banda ha

forzado el desarrollo de tecnologas software y hardware que dan soporte a tal fin. Los dispositivos

SDR diseados para que todas o algunas de las funciones de la capa fsica sean definidas mediante

software permiten una gran adaptabilidad en las comunicaciones radio. Dicha flexibilidad radica

en la posibilidad de desarrollar estndares de comunicacin inalmbrica sobre una FPGA sin

necesidad de realizar modificaciones fsicas en el dispositivo.

En esta fase del proyecto global se parte de un diseo inicial de un modulador OFDM descrito

en lenguaje de alto nivel VHDL. Se busca pues mejorar el diseo original y estructurar cada una

de las partes del sistema completo, diferenciando entre la etapa de transmisin y la de recepcin.

Para que esta segunda etapa se pueda realizar se dise un demodulador digital en cuadratura.

Este diseo se implementa sobre un dispositivo Small Form Factor SDR de la marca Lyrtech

que cuenta con un mdulo de procesamiento digital, un mdulo de adquisicin de datos y un

mdulo de radiofrecuencia.

Para la realizacin de este trabajo se han empleado las plataforma de desarrollo ISE Founda-

tion y Code Composer Studio y para la validacin y simulacin de cada mdulo desarrollado se

ha utilizado Matlab y Modelsim. Se han llevado a cabo diversas medidas en tiempo y frecuencia

sobre la seal transmitida y recibida que han permitido validar el diseo y verificar los limites

de funcionamiento del dispositivo.

9

ndice general

Introduccin 23

1. Conceptos Generales 27

1.1. Comunicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

1.2. Canal de comunicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

1.2.1. Atenuacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

1.2.2. Desvanecimiento por multitrayecto . . . . . . . . . . . . . . . . . . . . . . 29

1.2.3. Desvanecimiento selectivo en frecuencia . . . . . . . . . . . . . . . . . . . 30

1.3. Procesamiento digital de la seal . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.4. Modulacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.4.1. Por qu modulamos? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

1.5. Filtro digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.5.1. Filtro IIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

1.5.2. Filtro FIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

1.5.3. IIR frente a FIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2. Entorno de Trabajo 37

2.1. Herramientas Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.1.1. Code Composer Studio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.1.2. Xilinx ISE Foundation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.1.3. Otros programas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.2. Herramientas Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

11

2.2.1. Mdulo de procesamiento digital . . . . . . . . . . . . . . . . . . . . . . . 40

2.2.2. Mdulo de conversin de datos . . . . . . . . . . . . . . . . . . . . . . . . 42

2.2.3. Mdulo de radiofrecuencia . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3. Modelo de Prueba 45

3.1. Que se va a implementar? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.2. Modulacin OFDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.3. Descripcin del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.3.1. Estructura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3.2. Modelo de la seal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3.3. Formato de trama . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.4. Fase inicial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.5. Fase actual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.5.1. Nivel Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.5.2. Nivel Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.5.3. Nivel Diseo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

4. Demodulador Digital en Cuadratura 57

4.1. Motivacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

4.2. Prototipo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

4.3. Validacin del modelo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.3.1. Simulacin con Matlab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4.3.2. Utilizando IP Cores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.4. Optimizacin de recursos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

4.4.1. Anlisis terico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

4.4.2. Diseo para FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

5. Pruebas y Resultados 69

5.1. Transmisin OFDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

5.1.1. Medidas en Banda Base . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

5.1.2. Seal radio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

5.1.3. Seal recibida a FI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

5.2. Funcionalidad de la herramienta . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

12

5.3. Simulacin del demodulador IQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

5.3.1. Vamos por partes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

5.3.2. Optimizando recursos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

6. Conclusiones 85

6.1. Lneas futuras . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

6.2. Dificultades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

APNDICES 89

A. Presupuesto Del Proyecto 91

B. Diseo de Mdulo Hardware sobre FPGA 93

B.1. Creacin del diseo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

B.1.1. Componentes IP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

B.1.2. Simulacin funcional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

B.2. Sntesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

B.3. Implementacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

13

Lista de Figuras

1.1. Representacin del modelo de Comunicacin . . . . . . . . . . . . . . . . . . . . . 28

1.2. Representacin del multitrayecto . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.3. Clasificacin de las formas de modulacin . . . . . . . . . . . . . . . . . . . . . . 33

2.1. Flujo de desarrollo del cdigo en c/c++ . . . . . . . . . . . . . . . . . . . . . . . 38

2.2. Flujo de desarrollo hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.3. Plataforma SFF SDR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.4. Bloques del mdulo DSP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

2.5. Bloques del mdulo de conversin de datos. . . . . . . . . . . . . . . . . . . . . . 43

2.6. Bloques del mdulo de Radiofrecuencia. . . . . . . . . . . . . . . . . . . . . . . . . 44

3.1. Trama OFDM en tiempo y frecuencia. . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2. Diagrama de Bloques Sistema OFDM. . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3. Estado Inicial. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.4. Bloque Transmisor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.5. Simulacin del Transmisor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

4.1. Demodulador IQ convencional. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

4.2. Estructura Demodulador IQ Digital. . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.3. Mdulo y fase del filtro y de la componente I. . . . . . . . . . . . . . . . . . . . . 60

4.4. Configuracin del NCO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

4.5. Configuracin del multiplicador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.6. Esquemtico de una instancia del filtro FIR. . . . . . . . . . . . . . . . . . . . . . 63

15

4.7. Diagrama de bloques del demodulador IQ implementado. . . . . . . . . . . . . . . 66

4.8. Recuperacin de la componente I. . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

4.9. Recuperacin de la componente Q. . . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.1. Frecuencia del reloj del transmisor. . . . . . . . . . . . . . . . . . . . . . . . . . . 70

5.2. Secuencia corta de entrenamiento. . . . . . . . . . . . . . . . . . . . . . . . . . . 71

5.3. Trama de 100 smbolos OFDM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

5.4. Tiempo de procesamiento del modulador. . . . . . . . . . . . . . . . . . . . . . . . 72

5.5. Espectro de la seal Banda-Base. . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

5.6. Seal RF. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

5.7. Espectro de la seal transmitida. . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

5.8. Espectro de la seal transmitida (Ampliacin). . . . . . . . . . . . . . . . . . . . . 74

5.9. Seal a frecuencia intermedia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.10. Atenuacin de la seal recibida. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

5.11. Espectro de la seal recibida. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

5.12. Ampliacion del espectro de la seal recibida. . . . . . . . . . . . . . . . . . . . . . 77

5.13. Frecuencia de transmisin mayor de 60 MHz. . . . . . . . . . . . . . . . . . . . 78

5.14. Transmisin a 740 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

5.15. Transmisin a 480 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

5.16. Transmisin a 1,1 GHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

5.17. Simulacin del NCO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

5.18. Simulacin del Multiplicador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

5.19. Simulacin del Filtro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

5.20. Simulacin del Demodulador Digital implementado. . . . . . . . . . . . . . . . . . 84

B.1. Flujo de diseo para FPGAs de Xilinx en VHDL. . . . . . . . . . . . . . . . . . . 94

B.2. Flujo del proceso de implementacin. . . . . . . . . . . . . . . . . . . . . . . . . . 96

16

Lista de Tablas

4.1. Recursos utilizados por demodulador . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.2. Recursos utilizados por demodulador implementado . . . . . . . . . . . . . . . . . 68

5.1. Amplificacin DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

A.1. Fases del Proyecto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

A.2. Costes de material . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

A.3. Presupuesto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

17

Lista de Acrnimos

ADC Analog to Digital Converter. 34, 40, 42

ADSL Asymmetric Digital Subscriber Line. 45

API Application Programming Interface. 41, 52

BER Bit Error Rate. 31

BSDK Board Software Development kit. 37

CCS Code Composer Studio. 37

CIR Carrier to Interference Ratio. 31

DAC Digital to Analog Converter. 34, 40, 42

DSP Digital Signal Processing. 37

DVB-T Digital Video Broadcasting-Terrestrial. 45

EDIF Electronic Design Interchange Format. 38, 96

EMIF External Memory Interface. 41

FFT Fast Fourier Transform. 46

FIR Finite Impulse Response. 11, 34, 35

FPGA Field Programmable Gate Array. 37, 40, 41

19

FRS Family Radio Service. 44, 77

GMRS General Mobile Radio Service. 44, 77

ICI Inter Carrier Interference. 47

IEEE Institute of Electrical and Electronics Engineers. 49

IFFT Inverse Fast Fourier Transform. 46

IIR Infinite Impulse Response. 11, 34, 35

LSB Lower Side Band. 44

LTE Long Term Evolution. 45

MSPS Mega Samples Per Second. 42

NCD Native Circuit Design. 97

NCF Native Constraints File. 38, 96

NCO Numerically Controlled Oscillator. 42

OFDM Orthogonal Frequency Division Multiplexing. 33, 45, 46, 48, 50

QPSK Quadrature Phase-Shift Keying. 50

RFID Radio Frequency Identification. 45

SDR Software Defined Radio. 37, 40, 45

SNR Signal to Noise Ratio. 31

VCO Voltage-Controlled Oscillator. 43

VHDL VHSIC Hardware Description Language. 37

VITAL VHDL Initiative Towards ASIC Library. 95

VLSI Very Large Scale Integration. 34

20

VPSS Video Processing Subsystem. 41

Wimax Worldwide Interoperability for Microwave Access. 45

XNF Xilinx Netlist Format. 38, 96

21

Introduccin

El mundo est en constante evolucin y de este desarrollo surge la necesidad de una comu-

nicacin sin ataduras que permita el libre movimiento de las personas. En la ltima dcada las

comunicaciones inalmbricas han experimentado un auge en su demanda y en consecuencia en

su estudio y explotacin. El vertiginoso avance tecnolgico ha permitido la creacin de potentes

aparatos que incluyen toda la electrnica necesaria para la transmisin de la informacin por

cualquier canal.

El dispositivo SDR (Software Defined Radio) es una de tantas herramientas que han sido

diseadas para ofrecer comunicaciones en entornos radio, gracias a su potente mdulo de proce-

sado digital de seales, su mdulo de conversin de datos y su mdulo de radiofrecuencia, que

permite la transmisin de seales a altas frecuencias, as como su tamao compacto, hacen de

este componente una unidad porttil ideal para este tipo de comunicaciones.

Pero la movilidad trae consigo la exigencia de comunicaciones de banda ancha y en la actua-

lidad estndares como el IEEE 802.11a se basan en tcnicas de acceso mltiple por divisin de

frecuencias ortogonales para alcanzar una tasa de transmisin elevada.

Uno de los factores limitantes en sistemas de comunicaciones mviles inalmbricas es la in-

terferencia intersimblica (ISI) debida al multitrayecto. En sistemas de una nica portadora la

duracin de smbolo es muy pequea ocupando un gran ancho de banda y el efecto del multi-

trayecto en distintos instantes de tiempo recae sobre mltiples smbolos, produciendo la ISI. Es

por esto que el sistema OFDM se presenta como alternativa factible para mitigar estos efectos y

satisfacer los requerimientos de velocidad y eficiencia espectral.

23

Objetivos

El presente trabajo busca darle continuidad al desarrollo iniciado en el proyecto IMPLEMEN-

TACIN DE UN SISTEMA OFDM EN UN DISPOSITIVO SFF SDR [15], mejorando el diseo

original. Implementar la nueva versin en el dispositivo SDR configurando todos sus mdulos y

de esta forma conseguir un ciclo completo de transmisin y recepcin de la informacin.

Mediante este estudio se pretende conocer las bondades de un sistema de transmisin mul-

tiportadora utilizando un dispositivo de comunicacin radio, explorando todas las posibilidades

que esta herramienta ofrece. Para llevar a cabo esta tarea se disear un demodulador en cua-

dratura orientado a consumir el mnimo de recursos disponibles y se realizarn diversas pruebas

que validen su funcionamiento as como medidas en tiempo y frecuncia de las seales generadas.

Alcance

Con este proyecto se crear una metodologa de trabajo por mdulos para el diseo e imple-

mentacin de un sistema de transmisin de mltiples portadoras ortogonales. Se buscar mayor

eficiencia y mejor utilizacin de recursos ajustando el diseo original.

Se explorarn las diversas configuraciones que el dispositivo de transmisin permite, configu-

rando cada uno de sus mdulos. Se utilizarn las herramientas software ISE Foundation y Code

Composer Studuio para las mejoras en el diseo, el desarrollo de nuevos mdulos y su posterior

implementacin. Se utilizar el programa Modelsim para simular todos los bloques del sistema.

Para completar el bloque receptor se disear un demodulador en cuadratura en lenguaje

de alto nivel VHDL. Por ltimo, se realizarn pruebas medibles mediante un osciloscopio de la

seal transmitida y recibida.

Trabajos previos

Como se mencion anteriormente, este trabajo surge por la necesidad de dar continuacin

al proyecto IMPLEMENTACIN DE UN SISTEMA OFDM EN UN DISPOSITIVO SFF SDR

[15], en dicho estudio se dise, en lenguaje VHDL, un modulador que permite la transmi-

sin de datos en tramas OFDM como lo describe la publicacin Design and Implementation of

Synchronization and AGC for OFDM-based WLAN Receivers [4] y se realiz una configuracin

bsica de los mdulos del dispositivo SDR. Obteniendo como resultado una seal transmitida a

24

la frecuencia por defecto del mdulo de radiofrecuencia.

Siguiendo esta lnea de trabajo se utilizar el diseo del modulador para generar una versin

mejorada del sistema y completar la configuracin de la herramienta explorando toda la banda de

transmision que permite el mdulo de radiofrecuencia. As como dotar al sistema de los elementos

necesarios para concluir el ciclo de recepcin.

Contexto

Este proyecto fin de carrera se ha realizado en el departamento de Teora de la Seal y

Comunicaciones de la Universidad Carlos III de Madrid y est enmarcado dentro de una lnea

de trabajo que busca poner en prctica algunas de las investigaciones realizadas por profesores

del departamento y que hasta el momento slo se haban podido probar mediante simulacin.

En particular el trabajo desarrollado est enfocado en la implementacin, sobre un dispositivo

Software Defined Radio, del modelo de un sistema de transmisin de mltiples portadoras.

La mayor parte de este trabajo ha tenido lugar en el Laboratorio de Sistemas de Comunica-

ciones para Seguridad y Espacio situado en el Parque Cientfico de la Universidad Carlos III de

Madrid.

Contenido de la memoria

A continuacin se describe de forma resumida cada uno de los captulos que forman parte de

esta memoria, a saber:

Captulo 1: En ste se desarrollan conceptos tiles para la compresin de los temas trata-

dos en el presente proyecto, de esta forma brindar una visin global de todos los aspectos que

relacionan las comunicaciones que se realizan a travs de un medio radio.

En la primera parte se trata el tema de la comunicacin, a continuacin se exponen los

fenmenos que puede sufrir la transmisin de la informacin por un medio radio y finalmente se

habla sobre algunos conceptos relacionados con el procesado digital de seales.

Captulo 2: Describe el entorno de trabajo, empieza con la descripcin de los programas

utilizados para el diseo, simulacin e implantacin del sistema OFDM y contina con la espe-

cificacin de los componentes fsicos ms relevantes del dispositivo SFF SDR.

Captulo 3: Detalla los motivos que impulsaron el desarrollo de un sistema de transmisin

25

multiportadora, presenta un resumen de la estructura utilizada para realizar las pruebas de trans-

misin y recepcin de la informacin y por ltimo describe las mejoras y los avances conseguidos.

Adems, pone en contexto el trabajo realizado aclarando cul ha sido el punto de partida.

Captulo 4: En l se presenta el proceso de diseo e implementacin de un Demodulador

Digital en Cuadratura sobre un dispositivo SDR. Discute la motivacin de este desarrollo, plantea

los escenarios de varias soluciones y finalmente describe el modelo realizado en VHDL.

Captulo 5: En este captulo se exponen los resultados obtenidos de las mediciones realizadas

sobre el sitema desarrollado y las pruebas de funcionamiento de la herrmienta fsica. Empieza

mostrando las caractersticas de la seal en sus tres fases (banda base, radiofrecuencia y frecuencia

intermedia), contina examinando las prestaciones y limitaciones del dispositivo, y termina con

la evaluacin del demodulador digital.

Captulo 6: Es el captulo de las conclusiones, en l se hace una descripcin resumida y una

valoracin crtica del conjunto del trabajo realizado. Se detallan las aportaciones de este proyecto

al propsito global evaluando el cumplimiento de los objetivos. Se plantean posibles ampliaciones

y mejoras sobre el trabajo desarrollado y finaliza con el relato de las incidencias mas relevantes

ocurridas durante este trabajo.

26

Captulo1Conceptos Generales

En este captulo se presentan conceptos relacionados con la comunicacin y la transmisin de

informacin a travs de un medio radio, as como nociones de algunas de las tcnicas realizadas

en el procesado digital de la seal.

1.1. Comunicacin

La comunicacin es una realidad emergente, un estado de cosas excepcionales. Surge a travs

de una sntesis de tres selecciones diferentes, a saber, la seleccin de la informacin, la seleccin

de la emisin de esta informacin, y una comprensin o mala interpretacin selectiva de esta

emisin y la informacin que contiene [5]. Cada uno de estos componentes es esencial para lograr

la comunicacin. En otras palabras, cualquier forma de comunicacin requiere de un emisor,

un mensaje a transmitir y un destinatario de dicho mensaje receptor, pero este ltimo no

necesita estar presente ni tiene que ser consciente del acto comunicativo del emisor para que la

comunicacin se lleve a cabo. En este proceso, la informacin es enviada por el emisor a travs

de un canal hacia el receptor quien decodifica el mensaje y genera una respuesta.

En el mbito de las telecomunicaciones el modelo bsico de comunicacin fue postulado en

1949 gracias a un trabajo conjunto entre Claude E. Shannon y Warren Weaver. Este modelo

describe la comunicacin como un proceso sistmico en el cual sus principales componentes son:

Emisor: Es quien enuncia el mensaje en el acto de comunicacin, puede ser o no una

persona.

27

28 CAPTULO 1. CONCEPTOS GENERALES

Figura 1.1: Representacin del modelo de Comunicacin

Mensaje: Conjunto de seales, signos o smbolos que son objeto de una comunicacin.

Contenido de esta comunicacin.

Canal: Es el conducto fsico por el que se transmite el mensaje.

Cdigo: Sistema de signos y de reglas que permite formular y comprender el mensaje.

Receptor: Es quien recibe el mensaje.

Contexto: Es la situacin o entorno extralingstico en el que se desarrolla el acto comuni-

cativo.

En la figura 1.1 se muestra un esquema del flujo del modelo de comunicacin antes expuesto.

1.2. Canal de comunicacin

El canal de comunicacin es el medio fsico por el cual la informacin es transmitida. El

conocimiento de las caractersticas de dicho canal es fundamental para la comprensin de la

estructura y de los procesos que se dan en un sistema de telecomunicaciones. En la actualidad se

utilizan distintos tipos de medios de transmisin dentro de los cuales se incluyen cables coaxiales,

fibra ptica y el espacio libre.

Debido a la alta demanda de movilidad el medio radio ha experimentado un notable incre-

mento en su uso. A continuacin se describen los efectos que puede sufrir la seal transmitida

por este canal.

1.2 Canal de comunicacin 29

1.2.1. Atenuacin

Cuando una seal se propaga a travs de un canal radio esta sufre una prdida de potencia,

esto se debe principalmente a que el frente de onda crece de forma esfrica reduciendo as la

densidad de potencia de manera proporcional al rea de la misma. Al aumentar la distancia

desde el punto de emisin (centro de la esfera), el rea de la esfera aumenta de forma cuadrtica

(4pir2) por lo que la densidad de potencia tambin disminuye en dicha proporcin, este tipo de

atenuacin est presente siempre, y se conoce como prdida de espacio libre. Se define entonces

las prdidas bsicas de propagacin en condiciones de espacio libre como el cociente entre la

potencia radiada por la antena transmisora y la captada por la receptora, estas prdidas se

deben a que la onda electromagntica al propagarse se atena segn la ley de la inversa de la

distancia como se muestra en la ecuacin 1.1.

Lf =2

4pid2(1.1)

Existen otros factores que producen atenuacin de la potencia de la seal, como por ejemplo

obstculos entre el transmisor y el receptor que no permiten tener una visin directa entre ellos,

y multitrayectos provocados por diversas versiones de la seal en otros instantes de tiempo

(reflexiones).

1.2.2. Desvanecimiento por multitrayecto

El multitrayecto es un fenmeno fsico que consiste en la propagacin de una onda por varios

caminos diferentes. Cuando una seal es transmitida por un medio radio, esta est sujeta a los

efectos de la reflexin, refraccin y difraccin. Puede existir un camino directo por el cual la seal

viaja sin sufrir ningn tipo de obstruccin, pero en la mayora de los casos, algunas componentes

de esta seal son reflejadas por la tierra y objetos tales como edificios, montaas y vehculos

presentes entre el transmisor y el receptor son refractadas por diferentes capas atmosfricas.

Estas componentes viajan por caminos diferentes y se mezclan en el receptor, cada uno de los

trayectos tiene una longitud fsica diferente de modo que la seal sufre retrasos de transmisin.

La superposicin de todas las seales en el receptor puede producir interferencias constructivas

o destructivas en funcin de los retrasos involucrados.

El hecho de que el entorno sea cambiante (vehculos en movimiento) en el transcurso del

tiempo genera una variacin en la seal, a esto se le llama variacin temporal. Por tanto, un


Figura 1.2: Representacin del multitrayecto

canal de comunicacin radio es variante en el tiempo y presenta desvanecimientos debido a los

mltiples trayectos. En la figura 1.2 se puede apreciar la caracterizacin de este escenario.

El modelo matemtico del multitrayecto se puede representar utilizando el mtodo de la

respuesta al impulso. La expresin de un canal de este tipo se describe en la ecuacin 1.2.

y(t) = H(t) =N1n=0

nejn(t n) (1.2)

Donde N es el nmero de impulsos recibidos (equivalente al nmero de caminos electromag-

nticos), n es el retardo temporal del n-simo impulso y nejn representa la amplitud compleja

(magnitud y fase) del pulso recibido.

En general, la respuesta al impulso es variante en el tiempo y por esto los factores de retardo,

amplitud y fase son funcin del tiempo.

1.2.3. Desvanecimiento selectivo en frecuencia

El funcionamiento de los enlaces radio con visibilidad directa puede verse seriamente afectado

por el desvanecimiento selectivo de frecuencia debido a las distorsiones de amplitud y fase. Este

desvanecimiento multitrayecto (o selectivo) puede deberse a las reflexiones que ocurren sobre la

superficie terrestre, o puede ser inducido por anomalas atmosfricas como fuertes gradientes de

conduccin.

1.2 Canal de comunicacin 31

Se puede asumir un canal con desvanecimiento selectivo como un filtro cuya respuesta en

frecuencia no es constante a lo largo del ancho de banda del mismo. En este tipo de canales se

habla de ancho de banda de coherencia para referirse al rango de frecuencias en el cual la funcin

de transferencia del canal se mantiene constante, el tamao de este rango depende del tiempo de

retardo (delay spread) de las seales multitrayecto, a medida que el retardo aumenta, el ancho de

banda de coherencia disminuye, es decir, su relacin es inversamente proporcional. Si una seal

tiene un ancho de banda menor al ancho de banda de coherencia se considera al canal como no

selectivo, en caso contrario se dice que el canal es selectivo en frecuencia.

Como se ha mencionado antes, la respuesta impulsiva del canal vara con el tiempo, si esta

variacin se da en un periodo menor al tiempo de duracin del smbolo que se transmite se dice

que el canal presenta un desvanecimiento rpido (fast fading), en caso de que el cambio se diera

en un tiempo mayor a la duracin del smbolo se estara en presencia de un desvanecimiento

lento (slow fading).

En resumen, en desvanecimiento plano, el ancho de banda de coherencia del canal es mayor

que el ancho de banda de la seal y por tanto, todas las componentes de frecuencia de la seal

experimentarn el mismo nivel de atenuacin. En un desvanecimiento selectivo en frecuencia,

el ancho de banda de coherencia del canal es menor al ancho de banda de la seal y diferentes

componentes de frecuencia de esta experimentarn un desvanecimiento decorrelado.

Los impactos del desvanecimiento producidos por el multitrayecto en canales radio son:

Reduccin de la relacin seal a ruido (SNR) y en consecuencia incremento de la relacin

de error de bit (BER).

Reduccin de la relacin portadora/interferencia (CIR) y en consecuencia aumento de la

BER.

Distorsin de la forma de onda del pulso digital, provocando una mayor interferencia entre

smbolos y una BER mayor.

Introduccin de diafona entre las dos portadoras ortogonales (componente I y Q), incre-

mentndose la BER.


1.3. Procesamiento digital de la seal

Para desarrollar este concepto veamos el significado de cada una de las tres palabras que lo

componen:

Procesamiento: El procesamiento es la aplicacin sistemtica de una serie de operaciones

sobre un conjunto de datos, generalmente por medio de mquinas, para explotar la informacin

que estos datos representan [9]. Estas acciones en la mayora de las aplicaciones requieren una

gran cantidad de operaciones por segundo.

Digital: Tradicionalmente, lo digital est relacionado con el uso de los nmeros dgitos y en

particular con los instrumentos de medida que la expresan con ellos [9]. Las seales digitales son

pues series de nmeros que aproximan su contraparte analgica en puntos discretos en el tiempo

y el espacio. El proceso de conversin de seales que estn presentes en el mundo real, es decir,

seales analgicas, a formato digital; recibe el nombre de digitalizacin.

Cuando digitalizamos la informacin, la msica, la voz o el video podemos manipular estos

datos, preservarlos y regenerarlos perfectamente a travs de medios electrnicos. Cualquier copia

de un archivo digital es exactamente igual a su original, por tanto, este es el principal aporte del

procesamiento digital.

Seal: Cantidad o impulso fsicamente detectable sobre la cual podemos transmitir informa-

cin, por ejemplo, una seal de humo, una corriente elctrica o una seal en cdigo Morse. En

telecomunicaciones se distinguen dos tipos de seal: analgica y digital.

De esta forma, el procesamiento digital de seal se puede definir como la aplicacin de ope-

raciones matemticas a seales representadas de forma digital.

1.4. Modulacin

La modulacin es un concepto bsico en las telecomunicaciones, esta consiste en la variacin

de una propiedad o un parmetro de cualquier seal (portadora), en funcin de otra seal tambin

llamada moduladora. Las portadoras suelen ser seales armnicas con frecuencias superiores a

las de la seal de informacin, con las cuales se logra trasladar el espectro a frecuencias ms altas

que permitan su irradiacin por medio de antenas de tamao realizable fsicamente.

1.4 Modulacin 33

Figura 1.3: Clasificacin de las formas de modulacin

1.4.1. Por qu modulamos?

Al modular se dota a la portadora de rasgos que caracterizan al mensaje que se desea trans-

mitir. A continuacin se exponen las principales razones por las que se realiza este proceso:

La modulacin permite transportar la seal a travs de un medio fsico (aire, cable coaxial,

fibra ptica, etc.) a larga distancia.

Permite utilizar un mismo canal para transmitir varias seales, modulando sobre portadoras

de distinta frecuencia (multiplexacin), por ejemplo OFDM.

Permite superar limitaciones tecnolgicas (ancho de banda relativo).

Permite la radiodifusin (Broadcasting).

Segn la naturaleza de la portadora (analgica o digital), podemos clasificar las diferentes

formas de modulacin en dos grandes grupos, modulacin por onda continua y modulacin por

pulsos. En la figura 1.3 vemos con ms detalle dicha clasificacin.


1.5. Filtro digital

Un filtro digital es un sistema que realiza operaciones matemticas sobre una seal muestreada

en tiempo discreto para reducir o mejorar algunos aspectos de dicha seal. Generalmente este

sistema est compuesto por un conversor analgico-digital que toma muestras de la seal de

entrada, seguido por un microprocesador y algunos componentes perifricos como memoria para

el almacenamiento de datos y de los coeficientes del filtro. Por ltimo, un conversor digital-

analogico completa el proceso a la salida.

Los filtros digitales se caracterizan por su funcin de transferencia o lo que es lo mismo, su

ecuacin diferencial. Un anlisis matemtico de esta funcin de transferencia permite describir

cmo ser su respuesta ante cualquier entrada. La ecuacin 1.3 representa la forma de un filtro

recursivo con los datos de entrada en el numerador y los datos de salida en el denominador, lo

que tpicamente se conoce como un filtro de respuesta al impulso infinita (IIR), pero si se hace

el denominador igual a la unidad, es decir, no hay realimentacin, entonces se habla de un filtro

de respuesta al impulso finita (FIR).

H(z) =B(z)

A(z)=

b0 + b1z1 + b2z2 + bNzN

1 + a0 + a1z1 + a2z2 + aMzm (1.3)

El filtro digital es una parte muy importante en el procesamiento digital de seales y est

presente en un gran nmero de aplicaciones. A continuacin se nombran algunas ventajas y

desventajas de este tipo de filtro frente al filtro analgico:

Puede tener caractersticas que son imposibles de conseguir con un filtro analgico, como

por ejemplo, una respuesta de fase exactamente lineal.

La frecuencia de Nyquist, que fija el ancho de banda til del filtro, queda definida por

los tiempos de conversin del Analog to Digital Converter (ADC) y del Digital to Analog

Converter (DAC), la velocidad del procesador, la cantidad de operaciones a ejecutar por

unidad de tiempo, etc.

El comportamiento del filtro digital no vara con las condiciones de su entorno (temperatura,

humedad, etc), por lo que no es necesaria una calibracin peridica.

Los avances en las tcnicas de integracin VLSI hacen que sea posible fabricar filtros digi-

tales pequeos, de bajo consumo, y muy baratos.

1.5 Filtro digital 35

El tiempo de diseo y desarrollo de un filtro digital, en especial el diseo del hardware,

puede ser muy superior al requerido para el diseo de un filtro analgico.

Los filtros digitales pueden utilizarse a frecuencias muy bajas y pueden trabajar sobre un

amplio rango de frecuencias simplemente cambiando la frecuencia de muestreo.

1.5.1. Filtro IIR

Filtro cuya respuesta al impulso es infinita, es decir, habr un nmero infinito de trminos

no nulos a la salida. Dicha salida es funcin de las entradas actuales, pasadas y adems, de las

salidas en instantes anteriores.

y[n] =

N1k=0

bkx[n k]M1k=1

aky[n k] (1.4)

Caractersticas principales de este tipo de filtro:

Presenta las mismas prestaciones que un filtro FIR con menor orden del filtro.

Puede ser inestable.

La fase no es lineal.

1.5.2. Filtro FIR

Filtro cuya respuesta al impulso es finita, es decir, habr un nmero finito de trminos no

nulos a la salida. Dicha salida es funcin de las entradas actuales y pasadas. A diferencia del

filtro IIR este no depende de datos de salida en instantes de tiempo anteriores.

y[n] =N1k=0

bkx[n k] (1.5)

Caractersticas principales de este tipo de filtro:

Se puede disear tal que su fase sea lineal, lo cual hace que presente ciertas propiedades en

la simetra de los coeficientes.

Es siempre estable, todos sus polos estn en el origen.

Necesita un orden mayor respecto a los filtros IIR para cumplir las mismas prestaciones.

Esto se traduce en un mayor gasto computacional.


1.5.3. IIR frente a FIR

Es muy importante conocer los motivos por los que se debera elegir entre uno de estos dos

filtros en la aplicacin que se desea implementar, para ello es necesario analizar las diferencias

entre ambos filtros y sus principales caractersticas que se enumeran a continuacin:

1. Los filtros FIR se pueden disear para que tengan una fase estrictamente lineal. No sucede

lo mismo con los filtros IIR cuya fase es no lineal, especialmente cerca de la zona de

transicin.

2. Los filtros FIR implementados de forma no recursiva son inherentemente estables. Por el

contrario, los filtros IIR por ser sistemas realimentados pueden ser no estables.

3. Los efectos causados por los errores de redondeo en las operaciones aritmticas as como

los errores de cuantificacin de los coeficientes tienen mayor repercusin en los filtros IIR

que en los FIR.

4. Los filtros FIR necesitan un mayor nmero de coeficientes que los filtros IIR para cumplir

las mismas especificaciones. En consecuencia, los requerimientos de memoria, el nmero de

operaciones y los tiempos de procesamiento son mayores para los primeros.

5. Se puede realizar un equivalente analgico con los filtros IIR que satisfaga las especificacio-

nes de diseo. Esto no es posible con un FIR porque carece de una contraparte analgica.

6. Es ms sencillo sintetizar filtros con respuestas en frecuencia arbitrarias utilizando filtros

FIR.

Por todo lo anterior, se puede decir que para requerimientos de bandas de transicin estrechas

(cadas abruptas) y eficiencia de cmputo es ms adecuado un filtro IIR. Para aplicaciones que

exijan una distorsin de fase baja o nula y transiciones no abruptas (nmero de coeficientes no

muy elevado) es recomendable un filtro FIR.

Captulo2Entorno de Trabajo

En este captulo se describe las herramientas, software y hardware, utilizadas para la reali-

zacin de este proyecto. Se empezar con una breve pero concisa descripcin de los programas

empleados en la sntesis e implementacin del cdigo programable y a continuacin se har un

estudio ms detallado de los componentes fsicos de la placa.

2.1. Herramientas Software

El dispositivo Software Defined Radio (SDR) est integrado por dos mdulos principales (un

procesador digital de seales (DSP) y un dispositivo semiconductor programable (FPGA)) que

tendrn que ser tratados por dos plataformas distintas. Para la programacin y configuracin

del mdulo DSP se trabaja en lenguaje C/C++ o cdigo ensamblador y para el desarrollo del

cdigo programable en la FPGA se utiliza el lenguaje VHDL.

2.1.1. Code Composer Studio

El desarrollo de las configuraciones sobre la DSP se ha llevado a cabo con el Code Composer

Studio 3.3. Esta herramienta viene incluida en el paquete de desarrollo software de la placa

(BSDK). El CCS es un conjunto de procedimientos desarrollado para un hardware especfico

como lo es el procesador digital de Texas Instrument, presenta un ambiente de tipo Visual Studio

y permite operar con comandos propios del lenguaje ANSI C. Adems, permite la posibilidad de

realizar anlisis en tiempo real a travs de herramientas como el DSP BIOS. Para ms informacin

sobre esta plataforma consultar el documento [14].

37

38 CAPTULO 2. ENTORNO DE TRABAJO

Figura 2.1: Flujo de desarrollo del cdigo en c/c++

En la figura 2.1 podemos ver el proceso de desarrollo del cdigo que finalmente servir para

configurar los distintos mdulos del dispositivo SDR. Se empezar con la creacin de un proyecto

en el cual se incluirn todos los ficheros fuentes que contienen el cdigo de configuracin, la

interfaz grfica presenta un botn Built All que permite compilar, ensamblar y enlazar todo en

un solo click. Si no hay errores se generar un fichero ejecutable con extensin .out.

2.1.2. Xilinx ISE Foundation

En la sntesis del diseo digital se ha empleado el programa Xilinx ISE Foundation 9.2i, esta

plataforma de desarrollo consiste en un conjunto integrado de herramientas software y hardware

que permiten implementar y simular diseos digitales en una FPGA. Este programa est dotado

de una interfaz grfica orientada al usuario que facilita el uso de todas sus aplicaciones por medio

de iconos, mens y barras de herramientas. Para ms informacin sobre esta plataforma consultar

[16].

El proceso de diseo de un mdulo hardware sobre un array de puertas programable se

muestra en la figura 2.2, en ella se puede ver las tres fases en las que se divide. Como primer

paso tenemos la creacin del modelo del componente que se pretende realizar, para ello en

un editor de texto se describe el diseo en lenguaje VHDL. Una vez concluido ste, se puede

verificar su comportamiento mediante simulacin. Posteriormente, se pasa a la sntesis que como

resultado genera un fichero con extensin EDIF XNF que contiene el listado de conexiones.

Si en este paso se fijan restricciones de diseo (topolgicas o temporales) que afectan al proceso

de implementacin stas se exportan junto con la lista de conexiones en un fichero NCF. Por

ltimo, se procede a la implementacin del diseo, en el Apndice B se describe con ms detalle

este paso. Como resultado la herramienta BITGEN genera un fichero con extensin .BIT para la

2.2 Herramientas Hardware 39

Figura 2.2: Flujo de desarrollo hardware

configuracin de la FPGA. Para comprobar el comportamiento final se realizan pruebas mediante

simulacin temporal cuyos resultados los podemos ver en un osciloscopio.

2.1.3. Otros programas

En la simulacin del cdigo desarrollado para el sistema de prueba se ha utilizado Modelsim

que combina la tecnologa de un simulador de un solo ncleo con un entorno de depuracin

unificada para lenguajes como VHDL, permitiendo de esta forma el anlisis y la comprobacin

de la mejor solucin para el diseo implementado en la placa.

Se ha utilizado Matlab para el desarrollo del prototipo de demodulador IQ que ha permitido

obtener una versin preliminar de su comportamiento. Matlab es un lenguaje de computacin

tcnica de alto nivel y un entorno interactivo para desarrollo de algoritmos, visualizacin de

datos, anlisis de datos y clculo numrico.

2.2. Herramientas Hardware

En este apartado se describen los elementos fsicos utilizados en el proyecto, sus caractersticas

tcnicas ms relevantes as como las funciones que desempean en el cumplimiento de nuestro

propsito. Para informacin ms detallada sobre los componentes del dispositivo consultar el

manual del fabricante [8].

Como herramienta fsica se ha utilizado la plataforma de desarrollo SFF SDR (Small Form


Factor Software-defined-radio), fabricada por la compaa Canadiense Lyrtech, fundada en 1983,

esta empresa es lder en productos de procesado digital de seales.

En un sistema SDR el transmisor genera las formas de onda como seales digitales mues-

treadas, convertidas de digital a analgicas a travs de un DAC de banda ancha, posteriormente

traspone la seal de frecuencia intermedia fIF hacia una frecuencia ms alta o radiofrecuencia

fRF . De forma similar, el receptor desplaza la seal recibida a fRF a la frecuencia intermedia

fIF , emplea un conversor analgico-digital ADC de banda ancha que captura toda la informacin

disponible en los canales del nodo radio y finalmente demodula las formas de onda utilizando el

software implementado sobre la FPGA.

Por todo lo anterior, la plataforma est constituida por tres placas, la primera de ellas em-

pezando por la base se encuentra el mdulo de procesamiento digital, en la parte central est

ensamblado el mdulo de conversin de datos y en la parte superior el mdulo de radiofrecuencia

(ver figura 2.3). A continuacin se describe las partes principales de cada uno de estos mdulos.

Figura 2.3: Plataforma SFF SDR.

2.2.1. Mdulo de procesamiento digital

Esta placa contiene dos componentes principales:

Procesador digital: Utiliza el chip integrado TMS320DM6446 DMP de Texas Instrument,

que cuenta con procesado de video, tiene acceso a memoria DDR2 SDRAM y a otros

perifricos tiles en un entorno de sistema. La arquitectura de doble ncleo que posee este


Figura 2.4: Bloques del mdulo DSP.

componente ofrece los beneficios de la tecnologa DSP y RISC (Reduced Instruction Set

Computer) incorporando los ncleos TMS320C64x+ DSP y ARM926EJ-S. La transmisin

de datos entre el DMP y la FPGA se hace a travs de los puertos EMIF y VPSS.

FPGA: Esta seccin est equipada con una FPGA Virtex-4 XC4SX35 de Xilinx, cumple la

funcin de coprocesador y sirve como interfaz para todos los dispositivos de Entrada/Salida

integrados. Entre sus principales caracterstica cuenta con 34.560 celdas lgicas, un array

de 96x40 bloques de celdas lgicas y 3.456 kilobits de RAM. Los registros de este dispo-

sitivo son utilizados para programar las diferentes interfaces de la FPGA sobre el mdulo

de procesamiento digital. Se puede acceder a dichos registros a travs del DSP o de un

dispositivo host. Por tanto, tenemos dos formas de interactuar con la FPGA, la primera es

a travs de la DSP, con ayuda del DSP API [7] podemos establecer la configuracin de los

mdulos de conversin de datos y de radiofrecuencia; la segunda forma es a travs de la

consola de comandos de la plataforma de desarrollo de Lyrtech smshell [6], por medio de

esta herramienta podemos cargar un fichero de configuracin (.bit ) en la placa.

En la figura 2.4 podemos ver el conexionado de todas las partes que componen este mdulo,

as como los protocolos y las interfaces que estn involucradas. En la parte inferior se encuentran

todos los perifricos que permiten la conexin con el exterior y en la parte superior derecha se

encuentra el conector de expansin que sirve de puente para la comunicacin con el mdulo de

conversin de datos.


2.2.2. Mdulo de conversin de datos

En la figura 2.5 vemos el diagrama de bloques de este mdulo, en la parte inferior se observa el

bus que comunica ste con el DSP y en la parte superior izquierda los amplificadores programables

se comunican con el mdulo de radiofrecuencia. A continuacin se describen los componentes ms

relevantes:

FPGA: Este componente proviene de la serie Virtex 4 LX, se utiliza para controlar el

DAC, los dos ADC y la adquisicin de datos. Se comunica con el mdulo DSP a travs

del conector de expansin. Cuenta con 24.192 celdas lgicas, un array de 96x28 bloques de

celdas lgicas y 1.296 kilobits de RAM.

DAC: El integrado DAC5687 [13] es un conversor Digital-Analgico de alta velocidad (500

MSPS), con 16 bits de resolucin y doble canal, cuenta con filtros de interpolacin, un os-

cilador complejo controlado numricamente (NCO) y compensacin IQ. Permite diferentes

modos de operacin, entre estos se encuentra el modo Dual-channel, donde las salidas del

DAC son independientes, que facilita el trabajo con seales banda base con modulacin en

cuadratura.

ADC: Utiliza el integrado ADS5500 con 14 bits de resolucin, lo que permite una tasa de

muestreo de hasta 125 MSPS. Adems, esta seccin cuenta con un atenuador digital y un

amplificador programable, la combinacin de estos dos elementos permite obtener diferentes

ganancias para distintas seales de entrada. El atenuador digital, el semiconductor PE4305,

se utiliza para disminuir la amplitud de la seal de entrada hasta 15.5 dB en incrementos de

0.5 dB. El amplificador programable es el chip LT5514 y se utiliza para proporcionar una

ganancia en la amplitud sobre un rango de 22.5 dB. De esta forma, cuando combinamos

estos dos elementos podemos conseguir una ganancia de -8 dB a 30 dB.

2.2.3. Mdulo de radiofrecuencia

En esta seccin se proporciona una descripcin de las principales caractersticas del mdulo

de RF as como una ligera explicacin del funcionamiento del mismo.

Transmisor : Permite la transmisin de seales de radiofrecuencia en dos bandas (262-438

MHz y 523-876 MHz), entre sus principales componentes se destacan:


Figura 2.5: Bloques del mdulo de conversin de datos.

Oscilador local: El oscilador local del transmisor lo componen el PLL TRF3701, un

oscilador controlado por tensin (VCO) y un pre-escalador que divide por dos, este ltimo

componente puede ser activado o desactivado en funcin de la banda en la que se desee

transmitir. Es decir, cuando el pre-escalador esta activado, tendremos a la salida del VCO

una frecuencia que puede variar entre 262 MHz y 438 MHz. Cuando dicho elemento est

desactivado, el rango de frecuencia a la salida es de 523 MHz hasta 876 MHz.

Modulador en cuadratura: Es el componente TRF3701 de Texas Instrument que se

utiliza para obtener una seal de banda lateral nica a la salida, convierte la seal de

frecuencia intermedia (menor de 65 MHz debido al filtro paso bajo que hay en la entrada)

a RF.

Reloj de referencia: Este reloj se utiliza tanto en el transmisor como en el receptor

para asegurar que todas las frecuencias estn en fase. Existen dos opciones posibles de

configuracin, la primera de ellas es un reloj de referencia interno que trabaja a 10 MHz,

la segunda es un reloj externo que se puede conectar a travs del conector de reloj de

referencia del mdulo RF.

Receptor : Esta seccin est formada por un receptor heterodino de tres etapas que consigue

una frecuencia intermedia final de 30 MHz y un filtro paso banda de ancho de banda seleccionable

entre 5 o 20 MHz en funcin de la aplicacin desarrollada. Veamos sus principales caractersticas:

Filtros: Esta seccin contiene en total 4 filtros cuyo principal objetivo es rechazar el ruido

existente fuera de la banda de inters. El primero de ellos es un FPB con frecuencia de

corte 1 GHz. El segundo es un filtro paso banda, de banda estrecha (20 MHz), centrado en


Figura 2.6: Bloques del mdulo de Radiofrecuencia.

1.575 MHz. El tercero es tambin un filtro paso banda de banda seleccionable entre 5 o 20

MHz como se comento anteriormente y centrado en 300 MHz. Por ltimo, un filtro paso

bajo con frecuencia de corte 65 MHz que permite obtener la seal de frecuencia intermedia

(30 MHz) que se enva al mdulo de conversin de datos.

Oscilador local: El receptor utiliza tres osciladores locales para llevar la seal de radio-

frecuencia a frecuencia intermedia de tal forma que la informacin pueda ser procesada por

el mdulo de conversin de datos. El primer OL incorpora un pre-escalador que permite

obtener frecuencias entre 1,6 y 2,5 GHz. El segundo oscilador est fijado a 1.275 MHz,

mientras que el tercer y ltimo OL est fijado a 330 MHZ.

Mezcladores: Se utilizan para mezclar la seal del oscilador local con la seal recibida y

llevarlas a la frecuencia intermedia deseada. Hay tres mezcladores en este mdulo, uno para

cada OL. El primer mezclador se utiliza para mezclar la seal proveniente del RX-LO1 con

la seal filtrada por el FPB de 1 GHz llevando la LSB a un filtro paso banda de ancho de

banda 20 MHz (entre 1,575 y 1,585 GHz). El segundo mezclador a 1,275 GHz se utiliza

para llevar la LSB de 1,575 GHz a 300 MHz, a travs del filtro de banda seleccionable (5

MHz/20 MHz). Finalmente, el tercer mezclador a 330 MHz se utiliza para llevar la LSB de

la seal a 30 MHz.

Antenas: El dispositivo est equipado con dos antenas que trabajan en las bandas GMRS/FRS

y ofrecen un compromiso entre tamao y potencia. Estas tienen una ganancia aproximada

de 2.5 dBi.

En la figura 2.6 vemos una representacin de los bloques que conforma el mdulo de radio-

frecuencia. En la parte inferior se puede observar los buses que conectan a este con el mdulo de

conversin de datos.

Captulo3Modelo de Prueba

En este captulo se discuten los motivos por los cuales se decidi implementar un sistema

OFDM as como los objetivos que se pretenden conseguir con este desarrollo. Posteriormente, se

presenta una explicacin del modelo fsico del mismo para entender mejor los pasos de diseo y

las dificultades que se pudieron encontrar durante su implementacin. Finalmente, se muestra

un resumen del trabajo realizado en otras fases del proyecto, las modificaciones llevadas a cabo

para conseguir mejor rendimiento y gestin de los recursos disponibles y la descripcin de nuevos

mdulos.

3.1. Que se va a implementar?

Dentro de los principales campos de aplicacin comercial de las plataformas SDR se encuen-

tran los lectores RFID, equipos terminales (PCE) Wimax Wi-Fi, sistemas de datos de banda

ancha, entre otros. Muchas de estas aplicaciones utilizan como tcnica de transmisin de datos

la Multiplexacin por Divisin de Frecuencia Ortogonal (OFDM) debido a su eficiencia espectral

y a su buen comportamiento en canales radio con multitrayecto.

Gracias a la alta capacidad de procesamiento de los circuitos actuales esta tcnica, que se

inicio en 1970, ha experimentado un auge en su implementacin y sistemas como ADSL, DVB-T,

telefona 4G LTE, por nombrar algunos, la utilizan. Por esta razn y porque adems implementar

un modelo OFDM nos permite explorar y probar todos los mdulos del dispositivo SFF SDR se

decidi trabajar con este modelo.

En este proyecto se tom como referencia el sistema OFDM propuesto en el documento

45

46 CAPTULO 3. MODELO DE PRUEBA

Design and Implementation of Syncronization and AGC for OFDM-based WLAN Receivers [4],

escrito por cuatro prestigiosos investigadores de la Universidad Carlos III de Madrid. Por tanto,

con el desarrollo de este sistema se pretende probar cada uno de los mdulos de la plataforma

SDR, medir su operatividad verificando sus lmites de funcionamiento, establecer un mecanismo

de trabajo que permita, de forma sencilla, implementar cualquier otro sistema o tcnica que se

adapte al soporte fsico que tenemos y finalmente, poner en prctica las tcnicas de sincronizacin

y control de ganancia propuestos en el documento.

3.2. Modulacin OFDM

OFDM es una tcnica de transmisin de mltiples portadoras ortogonales entre s, donde

la informacin es transmitida sobre mltiples subportadoras, esto es, un bloque de N smbolos

que son transmitidos en serie en un periodo de smbolo (Ts) cada uno, se convierten en un

bloque de N smbolos en paralelo que se transmiten en un tiempo N veces el periodo de smbolo

(T = N.Ts segundos), con esto se consigue que el ancho de banda que se ocupaba enviando

solo una portadora ahora se ocupa enviando N subportadoras obteniendo as eficiencia espectral.

Adems, al incrementar el periodo de smbolo se consigue reducir la interferencia entre smbolos.

El mayor inconveniente que presenta este sistema es el requerimiento de una sincronizacin

perfecta tanto en tiempo como en frecuencia. Pero las ventajas conseguidas con OFDM son mu-

chas ms, lo que ha hecho que esta tcnica de transmisin sea tan popular. Por ejemplo, un

canal con desvanecimiento tpico afectar solo a unas cuantas subportadoras, en la mayora de

casos este efecto puede ser compensado realizando un espaciado eficaz entre smbolos y codifi-

cacin de canal. Otra caracterstica importante de OFDM es que se pude implementar de forma

muy eficiente haciendo uso de la transformada inversa de Fourier (IFFT) en el transmisor y la

transformada rpida de Fourier (FFT) en el receptor.

Para obtener los mejores resultados con esta tcnica, es necesario que las subportadoras

estn perfectamente sincronizadas y que dicha sincronizacin nunca se pierda, pues se perdera

todas las prestaciones de este sistema. Idealmente, para mantener la ortogonalidad es necesario

que el periodo de smbolo sea exactamente inverso al ancho de banda de las portadoras y que

se realice la FFT de tamao un nmero entero de ciclos. Adems, las portadoras consecutivas

deben diferir solo en un ciclo. Si se trabaja en entornos multitrayecto, cada subportadora podra

experimentar un desvanecimiento plano, por lo que el ancho de banda de cada subportadora

3.3 Descripcin del sistema 47

Figura 3.1: Trama OFDM en tiempo y frecuencia.

tendr que ser menor que el ancho de banda de coherencia y cada smbolo podra experimentar

un canal invariante en el tiempo, por tanto el periodo de smbolo deber ser menor que el tiempo

de coherencia.

El problema de la interferencia entre smbolos se resuelve implementado un tiempo de guarda,

introducido en el dominio del tiempo entre dos smbolos OFDM y realizando la FFT de tamao

tal que no interfieran componentes del smbolo anterior y posterior. Por otra parte, el problema

ms acuciante en los sistemas multiportadora es la interferencia entre portadoras ICI, como

resultado de la prdida de ortogonalidad entre subportadoras, esto ocurre cuando se realiza la

FFT en lugares donde la subportadora no est presente (N no es un nmero entero de ciclos),

que podra ser el caso cuando el multitrayecto est presente y el tiempo de guarda es cero. Este

efecto se puede reducir por medio del uso de un prefijo cclico que consiste en copiar las ltimas

M muestras del smbolo OFDM en su cabecera y de esta forma asegurar la ortogonalidad sobre

el periodo de la FFT.

En la figura 3.1 podemos ver una secuencia de smbolos OFDM separados entre s por un

intervalo de guarda, en el dominio de la frecuencia se puede observar la ortogonalidad de cada

portadora.

3.3. Descripcin del sistema

En esta seccin se describir el modelo de prueba desarrollado:


Figura 3.2: Diagrama de Bloques Sistema OFDM.

3.3.1. Estructura

El sistema est compuesto por dos mdulos. En el transmisor los datos en forma de flu-

jo de bits son modulados realizando una asignacin de smbolos adecuada previa conversin

serie-paralelo. Posteriormente, se realiza la transformada inversa de Fourier (IFFT) que permi-

te obtener la seal en el dominio del tiempo, la cual vuelve a un formato serie y antes de ser

transmitida se incluye el prefijo cclico (CP). En el receptor la seal debe ser sincronizada en

tiempo y frecuencia y el proceso restante se tiene que llevar a cabo de forma inversa a la realizada

en el transmisor. En la figura 3.2 se muestra el diagrama de bloques del sistema, en color gris

se resaltan los bloques conseguidos hasta esta fase del proyecto global, en azul se representa el

modulador IQ que viene integrado en la herramienta y los cuadros en blanco representan los

mdulos que pueden ser implementados en ampliaciones futuras.

3.3.2. Modelo de la seal

La envolvente compleja de una seal OFDM viene determinada por la ecuacin 3.1.

3.3 Descripcin del sistema 49

x(t) =1N

Nss=1

[N1k=0

Xs,kej2pikft

]g(t sT ) (3.1)

Donde :

Xs,t Informacin modulada enviada en la K-esima subportadora en el t-simo smbolo OFDM.

Ns Nmero total de smbolos OFDM.

g(t) Funcin con forma de pulso rectangular.

f Espaciado en frecuencia.

T = T + Tg Duracin del smbolo.

Tg Duracin del prefijo cclico.

N Nmero de subportadoras.

La seal en tiempo discreto en el receptor, una vez haya sufrido los efectos del canal, puede

escribirse como:

rs,n =1N

N1k=0

Xs,kHs,kej2pin k+

N + ws,n (3.2)

Donde :

Hs,k Respuesta en frecuencia del canal en la k-sima subportaodra para el s-simo smbolo

OFDM.

w Representa el ruido blanco (AWGN).

3.3.3. Formato de trama

El formato de trama elegido es el definido en el estndar IEEE 802.11a para WLAN de alta

velocidad. En este modelo cada paquete contiene una cabecera, que se usa para la estimacin de

canal, la deteccin y la sincronizacin de la seal recibida. Este prembulo se compone de cinco

smbolos OFDM conocidos tanto en el transmisor como en el receptor. Los dos primeros smbolos

reciben el nombre de Smbolos de entrenamiento corto (STS) y su propsito es la deteccin de la

seal, la estabilizacin a travs del control de ganancia (AGC), la diversidad (en caso de haber


varias antenas) y la sincronizacin en frecuencia. Estos STS estn formados por la repeticin de

diez smbolos cortos de 16 muestras cada uno. La segunda parte del prembulo est conformada

por dos smbolos idnticos y un prefijo cclico, esta secuencia recibe el nombre de Smbolos de

entrenamiento largo (LTS) y se utiliza para la estimacin del canal y la correccin del offset. El

ltimo smbolo tiene por nombre SIGNAL y contiene informacin relativa al tamao del paquete

y al tipo de modulacin utilizada.

3.4. Fase inicial

En la anterior fase de este proyecto se realiz el primer diseo del transmisor OFDM que

consta de un modulador QPSK, cuatro bloques de memoria RAM para las conversiones serie-

paralelo y paralelo-serie, y un mdulo que efecta la transformada inversa de Fourier para obtener

los smbolos OFDM.

Respecto a la seal transmitida, esta se dise como una trama de 100 smbolos OFDM,

donde:

Un smbolo OFDM se obtiene de 64 smbolos QPSK que a su vez estn compuestos por

dos bits.

A cada smbolo OFDM se le aade en la parte posterior las 8 primeras muestras del smbolo

para mitigar los efectos de la ICI.

A cada trama se le aade la secuencia corta de entrenamiento descrita en el apartado

anterior para la deteccin y estabilizacin de la seal recibida.

En la figura 3.3 se muestra el material dispobible de esta primera fase, esto es, los ficheros

con extensin .vhdl que describen los componentes del modulador.

3.5. Fase actual

En esta fase del proyecto se han llevado a cabo diversos cambios en diferentes niveles sobre

el diseo y la implementacin del trasmisor OFDM. A continuacin, se detallan dichos cambios

describiendo cada uno de los niveles sobre los que se actuaron y las repercusiones que estas

acciones han tenido en el desarrollo de este trabajo.

3.5 Fase actual 51

Figura 3.3: Estado Inicial.


3.5.1. Nivel Software

Ante la necesidad de tener un entorno de trabajo propio que permitiese la implementacin

del sistema OFDM no slo del transmisor sino tambin del receptor de forma modular, se cre un

proyecto con nombre OFDM_fase1, dicho proyecto contiene una serie de carpetas que obedecen

a la estructura real de la plataforma SFF SDR como se explic en el Captulo 2, es decir, se busca

tratar por separado los mdulos FPGA y DSP debido a que cada uno de estos mdulos utiliza

un software de desarrollo diferente. Por tanto, para trabajar sobre la FPGA se cre un Proyecto

ISE con nombre Sistema_OFDM, la creacin y estructuracin de este tipo de proyecto se explica

en [14]. Para trabajar con el DSP se cre algo similar en el entorno del CCS, este proyecto tiene

el mismo nombre que su contenedor. As pues, la distribucin modular ha permitido tener una

visin ms clara del entorno de trabajo y ha facilitado el desarrollo de cambios sobre el diseo del

sistema y la configuracin de los distintos mdulos de la herramienta de forma independiente.

3.5.2. Nivel Hardware

Como se explic en el captulo anterior, la configuracin del hardware de la placa se hace a

travs del DSP (en el CCS) con ayuda de las funciones proporcionadas por el API. El principal

logro en este nivel ha sido la configuracin del mdulo de radiofrecuencia, no obstante ha sido

necesario la reconfiguracin de parmetros de otros mdulos, a continuacin se describen los

pasos seguidos:

Configuracin del mdulo de radiofrecuencia : Se comienza con la inicializacin del

driver del RFFE (Radio Frequency Front End) con la instruccin RFFE_Init, a continuacin

se habilita la alimentacin de los mdulos transmisor y receptor utilizando RFFE_SetPowerRX

y RFFE_SetPowerTX respectivamente, se selecciona el ancho del filtro en el receptor (selec-

cionable entre 5 o 20 MHz) con la funcin RFFE_SetRxFilter, esto limita el ancho de banda

de las seales que pueden ser recibidas; se selecciona la fuente de reloj de los osciladores RF-

FE_SetRefClk. Por ltimo, se establecen las frecuencias de referencia de los PLL as como las

frecuencias de transmisin y recepcin deseadas con la funcin RFFE_SetBaseFrequency.

La configuracin de este mdulo ha permitido elegir una frecuencia de transmisin cualquiera

dentro de las posibles en las bandas de transmisin de la herramienta, adems, queda de ma-

nifiesto que el ancho de banda mximo de transmisin es de 60 MHz mientras que el mximo

ancho de banda en recepcin es de 20 MHz.

3.5 Fase actual 53

Configuracin del mdulo de conversin de datos: Este mdulo se puede separar en

dos partes, por un lado en la parte de transmisin tenemos el mdulo DAC y en la parte del

receptor el mdulo ADC. En la primera fase de este proyecto se realiz una configuracin parcial

del DAC por lo que aqu slo se mencionarn los cambios realizados en la configuracin de

ganancia de los dos canales de este mdulo y la parte de amplificacin del ADC.

En el DAC se puede configurar la ganancia de cada uno de sus dos canales por separado,

para ello el API permite dos grados de libertad en el nivel de dicha ganancia, el primero es

un ajuste grueso que puede tomar valores entre 0 y 15, el segundo es un ajuste fino que puede

tomar valores entre -128 y 127. Con ayuda de la funcin conv_mod_SetDACChanGain se puede

realizar cualquiera de las combinaciones posibles. Esta forma da amplificacin permite que la

seal transmitida tenga un nivel de amplitud adecuado para mitigar los efectos del multitrayecto.

El procedimiento para la configuracin del ADC comparte las mismas instrucciones que para

el DAC, en realidad, son instrucciones para configurar el mdulo de conversin de datos como un

nico elemento. Dicho procedimiento fue explicado en la primera fase de este proyecto [15] por lo

que aqu se omite. En particular el ADC est conformado por un amplificador y un atenuador,

la combinacin de estos dos elementos permite conseguir una variacin en la ganancia de la

seal recibida de -8 dB a 30 dB, la instruccin que permite hacer esto de forma sencilla es

conv_mod_SetADCChanGain.

3.5.3. Nivel Diseo

En este punto se empezar explicando las modificaciones realizadas sobre el diseo existente

de forma ascendente en importancia. Las primeras modificaciones expuestas tienen como objetivo

mejorar la estructura del diseo para una mejor compresin y un fcil manejo, las siguientes

modificaciones buscan mejorar el comportamiento del sistema.

Como primera medida, se estableci un mtodo sencillo que permitiese cambiar la frecuencia

de reloj del transmisor y de esta forma realizar varias pruebas sobre el ancho de banda de la

seal transmitida. Posteriormente, se dot al modulador de una seal de salida que indica si hay

datos vlidos en su salida. Esta seal sirve de control en la transicin del estado Load al estado

Transmission del transmisor.

Se dise una entidad nueva llamada transmisor que contiene el modulador, en un nivel

superior de jerarqua (es padre del modulador) tiene como fin la transmisin de los datos, por


Figura 3.4: Bloque Transmisor.

ello ser el encargado de hablar con el receptor. En la figura 3.4 podemos ver su diagrama de

bloque.

La mquina de estado que gobierna al transmisor contempla tres fases, la primera recibe el

nombre de Start, en este estado todas la seales de control deben ser inicializadas y adems se

deben inicializar todos los componentes (es el estado de arranque). Cuando el modulador indica

que est listo para recibir datos se pasa al estado Load, como su nombre lo indica es la fase de

carga de datos que pueden provenir de una fuente aleatoria o bien pueden estar almacenados en

memoria como es nuestro caso. Una vez haya finalizado la carga de todos los datos se pasa al

estado Transmission y se activa la seal que indica que el transmisor est transmitiendo.

Con este nuevo nivel se consigue diferenciar el papel del modulador y el transmisor, dejando

las tareas de envi de informacin al transmisor y que el modulador slo se ocupe de procesar

dicha informacin. En la figura 3.5 podemos ver la simulacin del comportamiento del transmisor

en cada una de sus fases.

3.5 Fase actual 55

Figura 3.5: Simulacin del Transmisor.

Captulo4Demodulador Digital en Cuadratura

En este captulo se presenta el proceso de diseo y la implementacin sobre un dispositivo

SDR de un demodulador digital en cuadratura para el receptor del sistema OFDM utilizado en

este proyecto. La primera parte plantea el problema de forma terica para buscar la solucin que

ms se adapte a los recursos disponibles, a continuacin se muestra el prototipo realizado para

la validacin de la eleccin del diseo y en la parte final se describe su desarrollo en lenguaje de

alto nivel para su posterior puesta en marcha sobre el dispositivo radio.

4.1. Motivacin

Una vez que se puede transmitir en cualquiera de las frecuencias que estn dentro de la

banda de transmisin de que dispone la herramienta, se procede a comprobar la recepcin de

la seal transmitida. Se utilizar el mismo dispositivo como receptor ya que ste cuenta con

una antena y un mdulo de radiofrecuencia apto para cumplir dicha funcin. Como se explic

en el captulo 2 (Herramientas Hardware), el mdulo de radiofrecuencia en recepcin dispone

de sendos osciladores locales que permiten llevar la frecuencia de la seal recibida a fRF a una

frecuencia ms baja fIF . La utilidad de la frecuencia intermedia radica en el hecho de que todos

los circuitos posteriores a esta etapa se podrn disear para que trabajen a una frecuencia fija

facilitando su diseo.

Supongamos pues que partimos de una seal recibida como la descrita en la ecuacin 4.1.

Donde I(t) y Q(t) seran las componentes en fase y cuadratura respectivamente despus de sufrir

los efectos del canal. Para aplicar los procesos inversos realizados en transmisin ser necesario

57

58 CAPTULO 4. DEMODULADOR DIGITAL EN CUADRATURA

Figura 4.1: Demodulador IQ convencional.

obtener por separado cada componente y para ello se disear un demodulador IQ.

r(t) = I (t) cos(RF t+ (t))Q(t) cos(RF t+ (t)) (4.1)

Los esquemas de demodulacin analgicos convencionales obtienen las componentes en fase

y cuadratura (I y Q) por demodulacin en banda utilizando dos osciladores cuyas seales estn

desfasadas pi/2 rad entre s, el resultado de la mezcla es una seal de frecuencia intermedia por

cada componente que posteriormente es filtrada y muestreada individualmente por un ADC [3],

este tipo de esquema se muestra en la figura 4.1. Con esta configuracin las componentes de los

dos canales no estn perfectamente adaptadas lo que genera una descompensacin entre ellas

(introduccin de offset y distinta ganancia entre los canales I y Q), produciendo un error de fase

de hasta dos o tres grados [11]. Sin embargo, en una demodulacin digital directa la seal IF

es digitalizada a una tasa superior a la frecuencia de Nyquist y a continuacin es demodulada

por dos filtros digitales. La descompensacin entre los dos canales ya no existe debido a que las

muestras I y Q de los canales son procesadas por un mismo componente analgico (el ADC).

4.2. Prototipo

Planteado el problema el siguiente paso es buscar la solucin que mejor se adapte a los

recursos fsicos que se tienen a disposicin, esto es, aprovechar que el mdulo de conversin de

datos cuenta con un potente conversor Analgico-Digital que permite una tasa de muestreo de

hasta 125 Msps.

4.3 Validacin del modelo 59

Figura 4.2: Estructura Demodulador IQ Digital.

Como primera opcin se plante realizar la demodulacin utilizando la transformada de

Hilbert, es decir, aplicando un procesado digital a la seal recibida y a una versin de esta

desplazada pi/2 rad como se explica en [10], pero la longitud de dicha transformada debe ser

de un orden considerable, por ejemplo de orden 64, de forma que los errores producidos sean

aceptables. Rpidamente se lleg a la conclusin que implementar este modelo en un lenguaje

de alto nivel no iba a ser sencillo.

Como segunda opcin se pens realizar el proceso inverso al modulador IQ que contiene el

mdulo de RF. En este caso, la seal a frecuencia intermedia se lleva por dos caminos paralelos

para ser multiplicada por un coseno y un seno, que estn a una frecuencia cercana a la seal de

entrada, el resultado de esa mezcla es la suma y la diferencia en frecuencia de las dos seales.

Cada rama se conecta a un filtro paso bajo para eliminar la componente de mayor frecuencia. En

la figura 4.2 se puede ver una representacin del proceso descrito. Esta solucin que comprende

tres tipos de circuitos diferentes se adapta ms a los recursos disponibles.

4.3. Validacin del modelo

Antes de pasar a desarrollar el demodulador en VHDL es necesario comprobar si el modelo

elegido cumple con las expectativas trazadas. Para ello se ha programado en Matlab un sis-

tema que realiza la modulacin y posteriormente la demodulacin de una seal sinusoidal. A

continuacin se describe el programa de prueba.


4.3.1. Simulacin con Matlab

Las componentes I y Q son generados como dos tonos, con una diferencia de fase de pi/2 rad

entre ellos, a una frecuencia f0.

%Seales I (Inphase) y Q (Quadrature)

I = cos(2*pi*fo*t);

Q = sin(2*pi*fo*t);

Se genera la seal recibida a frecuencia intermedia como:

%Seal IQ

IQ = I.*cos(w_fi*t) - Q.*sin(w_fi*t);

Que ser la seal de entrada al demodulador IQ

phase = 2*pi*f_local*t+ph_local;

I = IQ.*cos(phase); I = 2*filter(B,A,I); % Rama I

Q = -IQ.*sin(phase); Q = 2*filter(B,A,Q); % Rama Q

Finalmente se realiza el mezclado y posterior filtrado de dicha seal. El filtro utilizado es un

filtro FIR paso bajo por su estabilidad y nula distorsin de fase. El resultado de la simulacin

para una f0 = 10MHz, una frecuencia de muestreo fs = 200MHz, una frecuencia intermedia

ffi = 30MHz y un filtro paso bajo de orden 32 (32 coeficientes) se presenta en la figura 4.3.

Figura 4.3: Mdulo y fase del filtro y de la componente I.

De los resultados obtenidos en las diferentes simulaciones de este modelo se pueden sacar

varias conclusiones que habr que tener en cuenta en la siguiente fase:


El ancho de banda de la seal debe ser mucho menor que la fFI .

La amplitud de la seal recuperada es 1/2 de la seal original.

La frecuencia de muestreo fs > 2BW (BW ancho de banda de la seal).

El incremento del nmero de coeficientes del filtro hace su cada ms abrupta en la zona

de transicin pero incrementa el retardo.

La precisin de los coeficientes del filtro afectar su comportamiento y consumir recursos

de memoria.

En este punto cabe hacerse la pregunta si los recursos disponibles son suficientes para im-

plementar dicha solucin. Se procede a responder a esta cuestin desarrollando cada uno de los

circuitos en un entorno de simulacin como Modelsim.

4.3.2. Utilizando IP Cores

El demodulador Digital que se pretende disear consta de tres circuitos principales, el primero

de ellos es un oscilador que genera las muestras de un tono a una frecuencia determinada, el

segundo elemento es un mezclador cuya funcin es mezclar (multiplicar) la seal de entrada a

frecuencia intermedia con el tono proporcionado por el oscilador y por ltimo, un filtro paso bajo

digital que se encarga de eliminar las componentes de mayor frecuencia.

En el diseo de estos circuitos se ha utilizado el generador de IP Cores de Xilinx porque

permite optimizar los recursos de la FPGA y liberar el tiempo empleado en el desarrollo de

funciones estndar.

Oscilador controlado numricamente: Tambin llamado sintetizador digital directo (DDS)

incluye una tabla de bsqueda que contiene las muestras de una sinusoide, utiliza un integrador

digital para generar un argumento de fase adecuado el cual es asignado por la tabla a la forma

de onda de salida. Por medio de la interfaz de usuario se pueden configurar algunos parmetros

como el nmero de bits de los datos de salida, su frecuencia y el nivel de supresin de espurios.

En la figura 4.4 vemos un resumen de la configuracin de este mdulo, las simulaciones sobre

el funcionamiento de este y de los siguientes circuitos se mostrarn en el captulo 5. Se puede

encontrar informacin mas detallada acerca de este ncleo en sus hojas de caractersticas [17].

Multiplicador: Configurado en modo Paralelo este circuito tiene como entradas las muestras

de la seal de informacin y las muestras del DDS. A su salida presenta el producto de estas


Figura 4.4: Configuracin del NCO.

dos seales. Entre sus principales caractersticas se encuentra la aceptacin de datos con signo,

soporta anchos de palabra de 1 a 64 bits para la entrada y de 1 a 128 bits para la salida, adems

de un retardo configurable [19]. En la figura 4.5 se puede ver una representacin del aspecto y

configuracin de este ncleo.

Filtro digital: Un filtro FIR paso bajo es la configuracin mas bsica que permite el ncleo

utilizado. La figura 4.6 muestra el diagrama de bloque de una instancia de este mdulo. Los

datos de entrada del filtro se suministran por el puerto DIN y las muestras correspondientes a

la salida se presentan por el puerto DOUT. Las seales ND, RFD y RDY son seales de control

que permiten una interfaz al estilo flujo de datos simple y eficiente entre los datos de entrada y

las muestras a la salida del filtro [18].

Los recursos utilizados por cada uno de los mdulos en su configuracin inicial y la integracin

de todos se muestran en la tabla 4.1 donde se observa que es el sintetizador digital quien ms

recursos demanda. Aunque el diseo se realiz pensando en optimizar dichos recursos se puede

correr el riesgo de llegar al lmite de utilizacin ya que cualquier modificacin en la configuracin

de alguno de los circuitos, como puede ser un aumento en el nmero de coeficientes del filtro

aumento del ancho de palabra de los puertos de salida, aumentara los recursos utilizados sin que

sea posible una ampliacin futura del sistema. Esto se debe a que tanto el transmisor como el

receptor se tendrn que implementar sobre la misma FPGA. Por tanto, es necesario buscar una

solucin ms simple que reduzca de forma sustancial los medios requeridos.


Figura 4.5: Configuracin del multiplicador.

Figura 4.6: Esquemtico de una instancia del filtro FIR.

Tabla 4.1: Resumen recursos utilizados.

NCO Multiplicador Filtro Integrado

Flip-Flops 200 30 100 480

LUTs de 4 entradas 142 218 59 3095

FIFOs16/RAMs16 1 0 0 2


4.4. Optimizacin de recursos

En esta seccin se describirn los pasos que han permitido conseguir el objetivo trazado.

Esto es, disear un demodulador Digital en cuadratura sencillo que haga un uso racional de los

recursos disponibles adaptndose a las caractersticas de la seal y de la herramienta utilizada.

Si el circuito que mayor recursos demanda es el NCO, sera un buen comienzo replantear su

diseo de forma que se reduzca su estructura. Si se representa un ciclo de una sinusoide mediante

cuatro puntos (0, +1, 0, -1), es decir, cuatro muestras por periodo como se explica en [12], la

salida digital del oscilador local sera una ristra de este tipo de valores tanto para el seno como

para el coseno. Con esto se conseguira un ahorro importante de recursos.

Pero se puede ir mas all aprovechando el hecho de que todo el proceso de demodulacin es

digital. En [1] se hace un anlisis del las muestras de la seal a frecuencia intermedia desde dos

puntos de vista, uno terico y otro de implementacin. A continuacin se hace un resumen de

este estudio.

4.4.1. Anlisis terico

Como se explic anteriormente, la seal a frecuencia intermedia es muestreada por un ADC,

con nb bits de cuantificacin, a una frecuencia de muestreo fs obteniendo a su salida una seal

como la de la ecuacin 4.2.

xIF [n] = A[n] cos(IFnTs + [n]) +N [n] (4.2)

Donde :

A Envolvente de la seal.

Ts Periodo de muestreo.

Fase de la seal.

N Ruido blanco Gaussiano.

La idea se basa en submuestrear la seal IF para obtener una rplica de la seal en banda

base. Esto se puede llevar a cabo eligiendo fFI y fs adecuadamente.

4.4 Optimizacin de recursos 65

fIF = k fs fs/4, k Z/k 1fs 4B

(4.3)

Las relaciones arriba descritas establecen que no habr solape en fs/4. Por lo que una de

las rplicas en fs/4 se puede llevar a banda base utilizando la propiedad de desplazamiento enfrecuencia de la transformada de Fourier de una seal.

Z(f f0) TF Z[n] ej2pif0nTs

f0 = fs/4(4.4)

Es decir, habr que multiplicar la seal IF por ejpi2n. Esta operacin es trivial ya que la

secuencia de un ciclo de este factor es {1,j,1, j}, con lo que obtendremos las componentes Iy Q de la seal en cuestin como se muestra a continuacin:

xIF [n] ej pi2 n = [xIF [0],jxIF [1],xIF [2], jxIF [3], xIF [4], ]xQ[n] = [xIF [0], 0,xIF [2], 0, xIF [4], 0,xIF [6], 0, ]xI [n] = [0,xIF [1], 0, xIF [3], 0,xIF [5], 0, xIF [7], ]

4.4.2. Diseo para FPGA

Si se elige adecuadamente la frecuencia de muestreo, cumpliendo las relaciones de la ecuacin

4.3, implementar un demodulador de estas caractersticas es una operacin muy sencilla en

VHDL. Este proceso slo requiere separar las muestras pares e impares y luego multiplicar cada

salida por una secuencia cclica de valores 1.La implementacin del demodulador se desarrolla en dos fases, la primera se basa en un

demultiplexor que obtiene las muestras pares por una de sus salidas y las mues

Documents

Implementacion de Un Sistema de Comuniacacion Sobre Un Dispositivo Radio