Klaus Fricke

Digitaltechnik

Literatur für das ______________ _____ Grundstudium

Mathematik für Ingenieure und Naturwissenschaftler, Band 1 und 2 von 1. Papula

Übungsbuch zur Mathematik für Ingenieure und Naturwissenschaftler von 1. Papula

Mathematische Formelsammlung für Ingenieure und Naturwissenschaftler von 1. Papula

Aufgabensammlung Elektrotechnik, Band 1 und 2 von M. Vömel und D. Zastrow

Digitaltechnik von K. Fricke Elemente der angewandten Elektronik von E. Böhmer

Elektronik von D. Zastrow

Elektrotechnik für Ingenieure, 3 Bände von W. Weißgerber

Arbeitshilfen und Formeln für das technische Studium 4: Elektrotechnik I Elektronik I Digitaltechnik von D. Lachmann und P. Franke

Elektrische Meßtechnik von K. Bergmann

vieweg _________________ ___"

Klaus Pricke

Digitaltechnik Lehr- und Übungsbuch für Elektrotechniker und Informatiker

Mit 147 Abbildungen und 86 Tabellen

~ vleweg

Alle Rechte vorbehalten © Friedr. Vieweg & Sohn Verlagsgesellschaft mbH, BraunschweigiWiesbaden, 1999

Der Verlag Vieweg ist ein Unternehmen der Bertelsmann Fachinformation GmbH.

Das Werk einschließlich aller seiner Teile ist urheberrechtlich geschützt. Jede Verwertung außerhalb der engen Grenzen des Urheberrechtsgesetzes ist ohne Zustimmung des Verlags unzulässig und strafbar. Das gilt insbesondere für Vervielfältigungen, Übersetzungen, Mikroverfilmungen und die Einspeicherung und Verarbeitung in elektronischen Systemen.

http://www.vieweg.de

Umschlaggestaltung: Ulrike Weigel, Niedernhausen Satz: Vieweg, BraunschweigjWiesbaden; Publishing Service Helga Schulz, Dreieich

Gedruckt auf säurefreiem Papier

ISBN 978-3-528-03861-8 ISBN 978-3-322-93898-5 (eBook) DOI 10.1007/978-3-322-93898-5

v

Vorwort

In vielen technischen Anwendungen sind heutzutage Kenntnisse der Digitaltechnik unerläss­lich. Die Mikrocomputertechnik, digitale Regelungen und viele Einrichtungen der Telekom­munikation sind ohne die Methoden der Digitaltechnik nicht mehr zu verstehen. Dieses Buch vermittelt die dazu notwendigen Kenntnisse, indem es die Grundlagen der Digitaltechnik bis hin zum Aufbau und der Programmierung einfacher Mikroprozessoren lückenlos darstellt. Neben einer soliden theoretischen Grundlage erwirbt der Leser also Kenntnisse, die das Ver­ständnis der meisten digitaltechnischen Schaltungen ermöglichen.

Das vorliegende Buch richtet sich hauptsächlich an Ingenieure und Informatiker an Fachhoch­schulen und Universitäten. Da zum Verständnis des Buches keine besonderen Vorkenntnisse benötigt werden, eignet sich das Buch aber auch für den interessierten Laien. Lediglich für das Kapitel "Schaltungstechnik" muss der Leser Grundkenntnisse in der Elektronik haben. Das Kapitel ist aber zum Verständnis der anderen Kapitel des Buches nicht erforderlich und kann übersprungen werden. Die Darstellung der booleschen Algebra und die verwendeten Symbole entsprechen weitgehend der geltenden DIN-Norm.

Das Buch enthält zu jedem Kapitel Übungsaufgaben, deren Lösungen im Anhang angegeben sind, um das Selbststudium zu erleichtern.

Ein Schwerpunkt des Buches liegt in der ausführlichen Darstellung der Grundlagen der Digi­taltechnik. Besonders die Synthese von Schaltnetzen wird detailliert erläutert. Häufig verwen­dete Standard-Schaltnetze wie Multiplexer und Code-Umsetzer werden mit Beispielen behan­delt. Da die arithmetischen Schaltnetze für das Verständnis von Prozessoren wichtig sind, werden die Grundlagen der Festkomma-Arithmetik und die Hardware von arithmetisch­logischen Einheiten genauer besprochen.

Im Bereich der Schaltungsentwicklung stehen heute ausgereifte Entwurfswerkzeuge zur Ver­fügung, die es dem Anwender ermöglichen, komplexe digitale Schaltungen zu entwerfen, in Silizium zu implementieren, den Entwurf zu testen und zu verifizieren. Diese Möglichkeit hat dazu geführt, dass in vermehrtem Umfang anwenderspezifische Schaltungen (ASIC) angeboten werden, die der Kunde selbst entwerfen kann. Zwei Kapitel sind daher dem Aufbau und dem Design von anwendungs spezifischen integrierten Schaltungen gewidmet. In diesem Zusam­menhang wird eine Programmiersprache (ABEL) für die Entwicklung integrierter digitaler Schaltungen beschrieben.

Aufbauend auf den Schaltnetzen werden synchrone und asynchrone Schaltwerke besprochen. Es wird eine Vorgehensweise für die Entwicklung von synchronen und asynchronen Schalt­werken dargestellt. Als Beispiele für asynchrone Schaltungen werden die gängigen Flipflop­Typen behandelt. Daneben werden Beispiele für die Konstruktion von Zählern und Schiebere­gistern besprochen, sowie einige kommerzielle Typen vorgestellt.

VI Vorwort

In einem besonderen Kapitel werden die verschiedenen Technologien und Eigenschaften der Speicherbausteine gegenübergestellt, die die Eigenschaften moderner Rechnersysteme wesent­lich mitbestimmen. Es werden typische Zeitdiagramme fiir verschiedene Speicherbausteine dargestellt, die die Funktion der Bausteine verdeutlichen.

Als Einführung in den Aufbau von Rechnern werden programmgesteuerte Schaltwerke vorge­stellt, aus denen dann das Prinzip des von Neumann-Rechners entwickelt wird.

Die Grundlagen der heutigen Mikroprozessortechnik werden am Beispiel eines einfachen Mi­kroprozessors dargestellt. Die Hardware, wie z. B. der Aufbau des Prozessors, ausgewählte Schnittstellenbausteine und der Anschluss von Speichern werden erläutert. Mit den erworbenen Kenntnissen kann auch das Prinzip der heutigen komplexen Prozessoren verstanden werden. Ausführlich wird auch auf die Programmierung in Assembler eingegangen.

Fulda im November 1998,

Klaus Fricke

VII

Inhaltsverzeichnis

1 Einleitung 1

2 Codierung und Zahlensysteme 3 2.1 Codes ................................................................................................................................ 3 2.2 Binärcode .......................................................................................................................... 4 2.3 Festkomma-Arithmetik im Binärsystem ........................................................................... 5

2.3.1 Ganzzahlige Addition im Binärsystem ...................................................................... 5 2.3.2 Addition von Festkommazahlen ................................................................................ 6 2.3.3 Einerkomplementdarstellung ..................................................................................... 6 2.3.4 Zweierkomplementdarstellung .................................................................................. 7 2.3.5 Subtraktion in Zweierkomplementdarstellung .......................................................... 8 2.3.6 Bereichsüberschreitung ............................................................................................. 8 2.3.7 Multiplikation ............................................................................................................ 9 2.3.8 Division ................................................................................................................... 10

2.4 Hexadezima1code ........................................................................................................... 1 0 2.5 Okta1code ........................................................................................................................ 11 2.6 Graycode ........................................................................................................................ 11 2.7 BCD-Code ...................................................................................................................... 12 2.8 Alphanumerische Codes ................................................................................................. 13 2.9 Übungen ......................................................................................................................... 13

3 Schaltalgebra 15 3.1 Schaltvariable und Schaltfunktion .................................................................................. 15 3.2 Zweistellige Schaltfunktionen ........................................................................................ 16 3.3 Rechenregeln .................................................................................................................. 20 3.4 Kanonische disjunktive Normalform (KDNF) ............................................................... 21 3.5 Kanonische konjunktive Normalform (KKNF) .............................................................. 22 3.6 Darstellung von Funktionen mit der KKNF und KDNF ................................................ 22 3.7 Minimieren mit Hilfe der Schaltalgebra ......................................................................... 25 3.8 Vereinfachte Schreibweise ............................................................................................. 26 3.9 Schaltsymbole ................................................................................................................. 26

3.9.1 Grundsätzlicher Aufbau der Symbole ..................................................................... 26 3.9.2 Die Abhängigkeitsnotiation ..................................................................................... 27 3.9.3 Die UND-Abhängigkeit (G) .................................................................................... 27 3.9.4 Die ODER-Abhängigkeit (V) .................................................................................. 28 3.9.5 Die EXOR-Abhängigkeit (N) .................................................................................. 29 3.9.6 Die Verbindungs-Abhängigkeit (Z) ......................................................................... 29 3.9.7 Die Übertragungs-Abhängigkeit (X) ....................................................................... 30

3.10 Übungen ....................................................................................................................... 30

4 Verhalten logischer Gatter 31 4.1 Positive und negative Logik ........................................................................................... 32

VIII Inhaltsverzeichnis

4.2 Defmition der Schaltzeiten ............................................................................................. 33 4.3 Übertragungskennlinie, Störabstand ............................................................................... 34 4.4 Ausgänge ........................................................................................................................ 36

4.4.1 Offener Kollektor (Open Collector) ........................................................................ 37 4.4.2 Tri-State-Ausgang ................................................................................................... 39

4.5 Übungen ......................................................................................................................... 40

5 Schaltungstechnik 41 5.1 CMOS ............................................................................................................................. 41

5.1.1 Fan-Out. ................... '" ..................................................................... '" ..................... 43 5.1.2 Grundschaltungen NAND und NOR ...................................................................... .43 5.1.3 Transmission-Gate ........................................................................... '" ..................... 45 5.1.4 Tristate-Ausgang ..................................................................................................... 46 5.1.5 CMOS-Eigenschaften .............................................................................................. 47

5.2 TTL ................................................................................................................................. 47 5.2.1 Belastung der Ausgänge .......................................................................................... 49

5.3 Emitter-Coupled Logic (ECL) ........................................................................................ 50 5.4 Integrierte Injektions-Logik (l2L) ................................................................................... 51 5.5 Verlustleistung und Schaltverhalten von Transistorschaltern ......................................... 52 5.6 Übungen ......................................................................................................................... 54

6 Schaltnetze 55 6.1 Minimierung mit Karnaugh-Veitch-Diagrammen .......................................................... 55

6.1.1 Minimierung der KDNF .......................................................................................... 55 6.1.2 Minimierung der KKNF .......................................................................................... 58 6.1.3 Kamaugh-Veitch-Diagramme für 2,3,5 und 6 Eingangsvariablen ........................ 59 6.1.4 Unvollständig spezifizierte Funktionen ................................................................... 61

6.2 Das Quine-McCluskey-Verfahren .................................................................................. 62 6.3 Andere Optimierungsziele .............................................................................................. 65

6.3.1 Umwandlung UND/ODER-Schaltnetz in NAND-Schaltnetz .................................. 66 6.3.2 Umwandlung ODERIUND-Schaltnetz in NOR-Schaltnetz ..................................... 67

6.4 Laufzeiteffekte in Schaltnetzen ...................................................................................... 68 6.4.1 Verknüpfungshazards .............................................................................................. 70

6.5 Übungen ......................................................................................................................... 71

7 Asynchrone Schaltwerke 73 7.1 Prinzipieller Aufbau von Schaltwerken .......................................................................... 73 7.2 Analyse asynchroner Schaltwerke .................................................................................. 74 7.3 Systematische Analyse ................................................................................................... 75 7.4 Analyse unter Berücksichtigung der Gatierlaufzeit ....................................................... 77 7.5 Speicherglieder ............................................................................................................... 80

7.5.1 RS-Flipflop .............................................................................................................. 80 7.5.2 RS-Flipflop mit Takteingang ................................................................................... 81 7.5.3 D-Flipflop ................................................................................................................ 83 7.5.4 Flankengesteuertes D-Flipflop ................................................................................. 84 7.5.5 Zweiflankensteuerung ............................................................................................. 89 7.5.6 JK-Flipflop ............................................................................................................... 90

Inhaltsverzeichnis IX

7.5.7 T-Flipflop ................................................................................................................ 91 7.5.8 Beispiel .................................................................................................................... 91 7.5.9 Zusammenfassung Flipflops .................................................................................... 93

7.6 Übungen ......................................................................................................................... 95

8 Synchrone Schaltwerke 97 8.1 Synthese von Schaltwerken (Beispiel 1) ........................................................................ 97

8.1.1 AufgabensteIlung ..................................................................................................... 97 8.1.2 Aufstellen des Zustandsdiagramms ......................................................................... 98 8.1.3 Struktur der Maschinensteuerung ............................................................................ 99 8.1.4 Aufstellen der Zustandsfolgetabelle ...................................................................... 1 00 8.1.5 Aufstellen der Ansteuertabelle und der Ausgangstabelle ...................................... 100

8.2 Synthese von Schaltwerken (Beispiel 2) ...................................................................... 103 8.2.1 AufgabensteIlung ................................................................................................... 103 8.2.2 Aufstellen des Zustandsdiagramms ....................................................................... 103 8.2.3 Aufstellen der Zustandsfolgetabelle ...................................................................... 104 8.204 Entwicklung eines Schaltnetzes für die Ansteuersignale ....................................... 104 8.2.5 Vollständige Zustandstabelle ................................................................................. 105 8.2.6 Vollständiges Zustandsdiagramm .......................................................................... 106

8.3 Zeitverhalten von Schaltwerken ................................................................................... 107 8.4 Übungen ....................................................................................................................... 110

9 Multiplexer und Code-Umsetzer 111 9.1 Multiplexer ................................................................................................................... 111

9.1.1 Multiplexer-Realisierung von Funktionen ............................................................. 112 9.2 Code-Umsetzer ............................................................................................................. 115

9.2.1 Der BCD/Dezimal-Code-Umsetzer 7442 .............................................................. 116 9.2.2 Demultiplexer ........................................................................................................ 117 9.2.3 Erzeugung von Funktionsbündeln ......................................................................... 119

9.3 Analoge Multiplexer und Demultiplexer ...................................................................... 120 904 Übungen ....................................................................................................................... 121

10 Digitale Zähler 123 10.1 Asynchrone Zähler ..................................................................................................... 123

10.1.1 Modulo-8-Binärzähler ......................................................................................... 123 10.1.2 Modulo-6-Zähler ................................................................................................. 124 10.1.3 Asynchrone Rückwärtszähler .............................................................................. 125 10.104 Zeitverhalten asynchroner Zähler ........................................................................ 126

10.2 Synchrone Zähler ........................................................................................................ 126 10.2.1 4-Bit-Dualzähler .................................................................................................. 127 10.2.2 Mod-6-Zähler im Gray-Code .............................................................................. 129 10.2.3 Der synchrone 4-Bit Aufwärts/Abwärts-Binärzähler 74191 ............................... 131

10.3 Übungen ..................................................................................................................... 132

x Inhaltsverzeichnis

11 Schieberegister 133 11.1 Zeitverhalten von Schieberegistern ............................................................................ 134

11.1.1 Schieberegister 74194 .......................................................................................... 13 5 11.2 Rückgekoppelte Schieberegister ................................................................................. 13 7

11.2.1 Moebius-Zähler, Johnson-Zähler ......................................................................... 13 8 11.2.2 Pseudo-Zufallsfolgen ........................................................................................... 140

11.3 Übungen ..................................................................................................................... 142

12 Arithmetische Bausteine 143 12.1 Volladdierer ................................................................................................................ 143 12.2 Serienaddierer ............................................................................................................. 143 12.3 Ripple-Carry-Addierer ................................................................................................ 144 12.4 Carry-Look-Ahead Addierer ...................................................................................... 145

12.4.1 Kaskadierung von Carry-Look-Ahead-Addierern ............................................... 147 12.4.2 Vergleich der Addierer ........................................................................................ 151

12.5 Arithmetisch-Iogische-Recheneinheiten (ALU) ......................................................... 151 12.5.1 Beispiele für Operationen .................................................................................... 154

12.6 Komparatoren ............................................................................................................. 157 12.6.1 2-Bit-Komparator ................................................................................................. 157 12.6.2 Kaskadierbare Komparatoren ............................................................................... 159

12.7 Übungen ..................................................................................................................... 160

13 Digitale Speicher 161 13.1 Prinzipieller Aufbau von Speicherbausteinen ............................................................. 162 13.2 ROM ........................................................................................................................... 162 13.3 PROM ......................................................................................................................... 165 13.4 EPROM ...................................................................................................................... 166 13.5 EEPROM .................................................................................................................... 167 13.6 EAROM ...................................................................................................................... 167 13.7 NOVRAM .................................................................................................................. 167 13.8 RAM ........................................................................................................................... 168

13.8.1 Statisches RAM ................................................................................................... 168 13.8.2 Beispiel RAM ...................................................................................................... 169

13.9 DynamischesRAM ..................................................................................................... 173 13.10 Quasistatisches DRAM ............................................................................................. 178 13.11 Eimerkettenspeicher ................................................................................................. 178

13.11.1 Beispiel eines FIFOs .......................................................................................... 178 13.12 Kaskadierung von Speichern .................................................................................... 181 13.13 Erweiterung der Wortlänge ....................................................................................... 181 13 .14 Erweiterung der Speicherkapazität ........................................................................... 182

13.14.1 Volldekodierung ................................................................................................ 183 13.14.2 Teildekodierung ................................................................................................. 185 13.14.3 Lineare Dekodierung ......................................................................................... 187

13.15 Übungen ................................................................................................................... 189

14 Programmierbare Logikbausteine 191 14.1 ASIC-Familien ............................................................................................................ 191

Inhaltsverzeichnis XI

14.2 Programmierbare Logik-ICs (PLD) ............................................................................ 194 14.2.1 PLD-Typen .......................................................................................................... 194

14.3 ROM, EPROM, EEPROM ......................................................................................... 195 14.4 PLA ............................................................................................................................ 196 14.5 PAL ............................................................................................................................ 203 14.6 GAL ............................................................................................................................ 205 14.7 Programmierung von PLD-Bausteinen ...................................................................... 208

14.7.1 Test ...................................................................................................................... 209 14.8 Field Programmable Gate Arrays (FPGA) ................................................................. 210

14.8.1 Aufbau eines FPGAs ........................................................................................... 210 14.8.2 Konfigurierbare Logik-Blöcke (CLB) ................................................................. 211 14.8.3 IO-Block .............................................................................................................. 212 14.8.4 Verbindungsleitungen .......................................................................................... 213 14.8.5 Programmierung eines FPGAs ........................................................................... 214

14.9 EPLD .......................................................................................................................... 214 14.9.1 Beispiel EPLD: CY7C343 ................................................................................... 214

14.10 Gate-Arrays ............................................................................................................. 215 14.10.1 Aufbau von Channeled Gate-Arrays ................................................................. 216

14.11 Standardzellen-ASIC ................................................................................................ 219 14.12 Vollkundendesign-ASICs ......................................................................................... 219 14.13 Übungen ................................................................................................................... 220

15 Entwicklungs-Software 221 15.1 Entwurfsverfahren für digitale Schaltungen ............................................................... 221 15.2 ABEL .......................................................................................................................... 222

15.2.1 ABEL-Programm: Adressdekoder ...................................................................... 223 15.2.2 ABEL-Programm: Schaltwerk ............................................................................ 225

15.3 Übungen ..................................................................................................................... 228

16 Prinzip des Mikroprozessors 229 16.1 Kooperierende Schaltwerke ........................................................................................ 229 16.2 Der von Neumann-Rechner ........................................................................................ 230 16.3 Operationswerke ......................................................................................................... 231

16.3.1 Architektur von Operationswerken ..................................................................... 231 16.3.2 Bussysteme .......................................................................................................... 232

16.4 Leitwerke .................................................................................................................... 233 16.5 Mikroprogrammierung ............................................................................................... 234 16.6 Übungen ..................................................................................................................... 236

17 Der Mikroprozessor 8085A 237 17.1 Aufbau des 8085A ...................................................................................................... 237 17.2 Anschlüsse des 8085 ................................................................................................... 239 17.3 Speicher- und Peripherie ............................................................................................ 242 17.4 Peripheriebausteine ..................................................................................................... 243 17.5 Die Parallelschnittstelle 8255 ..................................................................................... 244 17.6 Funktionsabläufe bei der Befehlsausfuhrung ............................................................. 246

17.6.1 Der Operationcode -Fetch-Zyklus (OF) .............................................................. 247

XII Inhaltsverzeichnis

17.6.2 Der Memory-Read-Zyklus (MR) ......................................................................... 248 17.6.3 Der Memory Write-Zyklus (MW) ....................................................................... 249 17.6.4 Beispiel für eine Befehlsausfiihrung .................................................................... 250

17.7 Interruptsteuerung ....................................................................................................... 251 17.8 Assembler-Programmierung ....................................................................................... 252 17.9 Befehlssatz .................................................................................................................. 253 17.10 Transferbefehle ......................................................................................................... 253

17.10.1 Adressierung "Register" .................................................................................... 253 17.10.2 Adressierung "Register Indirekt" ....................................................................... 254 17.10.3 Adressierung "Immediate" ................................................................................ 255 17.10.4 Adressierung "Direkt" ....................................................................................... 255

17.11 Arithmetische Befehle .............................................................................................. 256 17.12 Logische Operationen ............................................................................................... 258 17.13 Setzen und Löschen des Carry-Flags ........................................................................ 259 17.14 Schiebebefehle .......................................................................................................... 259 17.15 Programmverzweigungen ......................................................................................... 259

17.15.1 Beispiel fiir einen Sprung .................................................................................. 260 17.16 Befehle fiirUnterprogramme .................................................................................... 261 17.17 Befehle fiir die Prozessorsteuerung .......................................................................... 265 17.18 Assemblerbefehle ..................................................................................................... 266 17.19 Programmbeispiele ................................................................................................... 268

17.19.1 Programmierung der Parallelschnittstelle 8255 ................................................. 268 17.19.2 Datenübergabe an Unterprogramme .................................................................. 270

17.20 Übungen ................................................................................................................... 272

A Anhang 273 A.l Die Abhängigkeitsnotation ........................................................................................ 273 A.2 Befehlssatz des 8085A ................................................................................................. 277

Lösungen der Aufgaben 283

Literatur 305

Sachwortregister 309