1.Koje su prednosti i nedostaci digitalnog signala u odnosu na analogni?Prednosti digitalnih signala:-imunost informacije na smetnje;-Laka realizacija kola za obradu i prenos digitalnih signala-Laka realizacija kola za uvanje(memorisanje) informacija predstavljenih digitalnim signalima-Mogunost regenerisanja digitalnih signala i informacija predstavljenih digitalnim signalima-Cena digitalnih komponenata je znatno nia od cene analognih-Digitalna obrada signala omoguuje memorisanje signala,kao i obradu memorisanih signala.Nedostaci obrade digitalnih signala :-Za obradu digitalnih mrea je potrabno izvesno vreme i u slucaju obrade digitalnih signala visokih frekvencija njihova primena je ogranicena-Postojanje uma(ne moe se izbei jer nastaje kao posledica kvantizacije signala,zaokruivanjeproizvoda i zaokruivanje zbira pri numerikim izraunavanjima) i niska dinamika signala. Smanjenjeuma i poveanje dinamike signala se postie poveanjem duine digitalne rei kojom se predstavljajubrojevi. Meutim sa poveanje duine digitalne rei smanjuje se brzina rada filtra. Zbog toga je neophodno traiti kompromis izmeu brzine rada filtra i veliine umova koje generie digitalna mrea.2.Kako se sve mogu predstaviti (kodirati) celobrojne numerike vrednosti u nekom digitalnomsistemu (raunaru)?U optem sluaju neki broj X se moe predstaviti u obliku:

, gde je b osnova brojnog sisetma,c ifre brojnog sistema, n broj cifara u celobrojnom I m broj cifara urazlomljenom delu brojaX.U digitalnom sistemu se najee koristi brojni sistem sa osnovomb=2, poznat kaobinarni brojni sitem. Povremeno se koriste i oktalni sa osnovomb=8i heksadecimalni sa osnovomb=16, kao ikodovi1)teinski:8421, 2421, 4221,2) Kodovi sa povoljnim osobinama: Grejov kod, Donsonov, XS3

3.Kako se sve mogu kodirati negativni celobrojni binarni brojevi?Mogu se kodirati na tri naina:-kodiranjem apsolutne vrednosti i znaka-krajnje levi bit se koristi za kodiranje znaka.Uobicajeno je dase za znak pluskoristi nula, a za znak minus jedinica.pr.(7)10=(0111)2; (-7)=(1111)2-pomou komplemnta jedinice(nepotpuni komplement)-dobija se kada se jedinice u apsolutnojvrednosti broja zamene nulama, a nule jedinicama, tj. kada se apsolutna vredmost broja oduzme od najveeg broja koji se moe zapisati sa zadatim brojem bitovapr.(7)10=(0111)2; (-7)=(1000)2-pomou komplementa dvojke(potpuni komplement)kada se komplementu jedinice doda 1pr. (-7)=(1000+1)2=(1001)24.Kojim kodiranjem negativnih binarnih brojeva se operacija oduzimanja moe svesti naoperaciju sabiranja binarnih brojeva?Kodiranjem pomoukomplementa dvojke (potpunog komplementa)

6.emu je jednaka potronje CMOS logikog kola?Postoje 4 uzroka za disipaciju (potrosnju) slozenih CMOS kola. To su:-struja curenja(staticka disipacija)-srednja disipacija (dinamicka disipacija)-interna kapacitivnost(dinamicka disipacija)-prelazna stanja(dinamicka disipacija)

7.Od ega sve zavisi potronja CMOS logikog kola?Potronja CMOS kola zavisi od struje curenja(ovo je statika disipacija), kapacitivnosti optereenja,interne kapacitivnosti i prelaznih stanja(ova zadnja 3 su dinamicka disipacija,javlja se samo prilikompromenestanja)

8.Zato je za signal na ulazu CMOS logikog kola ogranieno maksimalno trajanje prednje(usponske) i zadnje (silazne) ivice signala?Signal na ulazu CMOS logikog kola je ogranien u cilju ograniavanja disipacije, a samim tim i zatiteCMOS logikog kola od pregrejavanja i pregorevanja. Naime ako se pree kritini napon dolazi donaglog poveanja struje pa tranzistor moe da pregori. Svaki ulaz prikljuen na izlaz optereuje izlazparazitivnom kapacitivnou, to za posledicu ima da je prelazni proces vei.9.Iz kog uslova se odreuje Fan-out CMOS logikog kola?Fan-out CMOS log. kola se odredjuje iz uslova da vreme uspostavljanja prednje i zadnje ivice na izlazu CMOS logikog kola, optereenog sa n puta kapacitivnoscu Cv,sledeih logikih kola bude krae od maksimalnog vremena uspostavljanja, koje je definisano zbog disipacije u prelaznom rezimu.Fan-out je broj ulaznih prikljuaka istih takvih kola koji se mogu prikljuiti na izlaz, a da se ne naruidozvoljena varijacija logikog kola.

11.Zato su potrebna-gde se primenjuju kola sa kontrolom stanja visoke impendanse na izlazu?

Trostatika kola su namenjena za primene gde se od paralelno vezanih kola jedno i samo jedno kolo,aktivira u odreenom vremenskom intervalu. Najee se sreu kod baferskih kola integrisanog ineintegrisanog tipa, ali se koriste i kod kompleksnijih digitalnih kola kao to su flip-flopovi,multiplekseri, registri i memorije. Trostatika kola imaju tzv. enableulaz (ulaz dozvole). Kada jeE=0 izlaz kola je u stanju visoke impendanse, a ako je E=1kolo radi kao obian invertor.Kola sa kontrolom stanja visoke impendanse na izlazu se primenjuju tamo gde postoji potreba da sevie izlaza vee na zajedniku liniju, da ne bi doslo do konflilkta. Primenjuju se u sloenim digitalnim iraunarskim sistemima.12.Kada za neko digitalno kolo-digitalnu mreu kaemo da je kombinaciona, a kadasekvencijalno?Digitalna kola se prema nacinu formiranja izlaznog signala dele na kombinaciona i sekvencijalna. Kodkombinacionih digitalnih kola stanje izlaza (signal na izlazu) zavisi samo od trenutnog stanja ulaza(ulaznih signala). Kombinacione mreze mogu da sadrze proizvoljan broj logickih kola, ali ne sadrzepovratnuspregu, odnosno izlazni signal bilo kog kola se ne dovodi na ulaz mreze. Kod sekvencijalnihkola stanje na izlazu zavisi od trenutnog stanja na ulazu i od predhodnog stanja na izlazu, tj. odsekvence (redosleda) ulaznih signala. Ova kola moraju sadrzati elemente koji imaju sposobnostpamcenja stanja.

13.Napisati tabelu istinitosti i logiku f-ju EXOR logickog kola i njegovu realizaciju na bazi NI kola

14.Nacrtati simbol i napisati kombinacionu tabelu za koder sa 10 ulaza (tastera decimalnih cifara) i BCD izlazom

15.Koja je namena sinhronizacionog signala Data Valid kod kodera?Primena odredjenih kodera (npr. 8/3) u digitalnim sistemima moze da dovede do pogresnog kodovanja iz dvarazloga: ulazni signal A0 nije prikljucen na mrezu kodera, tako da kada je A0 u stanju logicke jedinice, ono se nerazlikuje od stanja kada ni jedan signal nije aktivan; u slucaju da se vreme propagacije koriscenih ILI kolarazlikuje, postojace vremenski interval u kome kod nece odgovarati ulaznom signalu. Onda se formiranovikoder u kome je izlazni kod sigurno vazeci za vreme kada je sinhronizacioni signal DV=1

16.U emu se razlikuje prioritetni koder od neprioritetnog kodera?Kod neprioritetnog kodera u sluaju da se istovremeno aktiviraju dva ili vie ulaznih signala, javlja se greka, odnosno koder e generisati pogresan kod. Ako se oekuje ovakva situacija koristi se prioritetni koder, jer e on u ovom sluaju generisati kod aktivnog ulaza sa najviim prioritetom. Prioritetni koderse moe sintezovati korienjem obinog kodera i prioritetne mree. Prioritetna mrea treba da obezbedi, da kada je aktivan signaldozvole E ,bez obzira na broj aktivnih signala , na izlazu postojisamo jedan aktivan signal

17.Nacrtati simbol i napisati komb.tabelu za dekoder 3-8 sa sugnalom dozvole rada(Enable)

18.Nacrtati kolo za generisanje bita parnosti za jedan bajt,a koje je realizovano sa minimalnimkasnjenjem koriscenjem EXOR kola.Bit parnosti je bit koji se dodaje podatku kako bi ukupan broj jedinica bio paran (parna parnost), odnosnoneparan (neparna parnost)

19.Nacrtati simbol, napisati tablicu istinitosti i napisati logiku funkciju za multiplekser 8 u 1

suma ide u ovom sluaju do 7 jer je n=8

20.Nacrtati simbol, napisati tablicu istinitosti i napisati logiku funkciju za demultiplekser 1 u 8.

21.Nacrati simbol, napisati tabelu stanja i dijagram stanja za SR (SC) le kolo

22.Napisati logike funkcije SR (SC) le kola i nacrati njegove logike strukture kada je dominantan Set ulaz i kada je dominantanReset ulaz.

Kada je SR le realizovan NILI kolima on se setuje S=1,R=0, odnosno visokim nivoom, pa se kae daje dominantan SET

Kada je SR le realizovan NI kolima on se setuje kombinacijom S=0,R=1,pa se kae da je dominantan RESET

23.Nacrati simbol, napisati tabelu stanja i dijagram stanja za SR (SC) le kolo sa signalom dozvole

25.Nacrati simbol, napisati tabelu stanja, logiku funkciju i dijagram stanja za D le kolo sasignalom dozvole

26.Nacrati simbol,napisati tabelu stanja i dijagram stanja za SR (SC) flip-flop.

27.Nacrati simbol, napisati tabelu stanja i dijagram stanja za D flip-flop.

28.Nacrati simbol, napisati tabelu stanja i dijagram stanja za T flip-flop

29.Nacrati simbol i napisati funkciju, tabelu stanja i dijagram stanja za JK flip-flop.

30.Koje su namene stacionarnih registara?Stacionarni registri su sekvencijalne mree koje se koriste za privremeno memorisanje digitalnih informacija.Ako se stacionarni registar koristi da u odreenom vremenskom trenutku zapamti promenljivu digitalnuinformaciju, uobiajeno je da se takav registar nazivaLe, bez obzira na nain njegove realizacije. Ako se koristi za privremeno memorisanje digitalnih podataka prilikom asinhrone razmene informacija onda se naziva bafer.Bafer registar-jednim taktom se vri upis podataka, dok se drugim taktom koji nije sinhron sa prvim, vriitanje..Postavlja se fleg(SR le kolo bez signala dozvole) koji se sa jedne strane setuje, a sa druge resetuje. Postoji mogunost upisapodataka u registar, itanje podataka i brisanje sadraja registra. Standardni registri se koriste i za privremeno memorisanje digitalnih informacija prilikom njihove asinhrone razmene

31.Nacrtati simbol i napisati tabelu stanja za osmobitni stacionarni registar sa bidirekcionimulazno/izlaznim pinovima (prikljucima) i signalom za asinhroniClear(Reset)

Kada je ulazni signal OE na aktivnom, niskom nivou, trostatika kola e bitiaktivna, tako da e na ulazno/izlaznim prikljucima registra biti prikljueni izlaziflipflopova, a takoe, na ulaz svakog flipflopa e biti prikljuen sopstveni izlaz.Generisanje takvog impulsa za vreme dok je registar u izlaznom reimu (OEaktivan) ne menja sadraj registra poto se tada ponovo upisuje postojee stanje.Kada je OE neaktivan, trostatika kola su su stanju visoke impendanse, tako da sena ulazno/izlazne prikljuke moe dovoditit nov sadraj i generisanjem takta upisati u registar.32.U emu je razlika izmeu transparentnog i netransparentnog stacionarnog registra?Transparentni registar kao memorijske elemente koriste transparentna le kola. Njihova karakteristika je da dokje kontrolni ulaz na aktivnom, visokom nivou, izlaz registra prati promene ulaznih promenljivih D. Pamti zateeno stanje na D ulazima kada kontrolni ulaz postane neaktivan. Kod transparentnog registra postoji problem lanog upisa nule. Stanje netransparentnog registra se menja aktivnom ivicom kloka, dok se stanje transparentnog registra menja samo kada je aktivan signal dozvole

33.Koje sunamene pomerakih registara? Za ta se koriste?

Pomeraki regisrti slue za privremeno smetanje informacija, koje se taktnim impulsom pomeraju za jedno mesto ulevo ili udesno.U pomerakim registrima se mogu koristiti JK ili D flipflopovi ivinog ili MStipa.Pomeraki registri se koriste za realizaciju brojaa, generatora pseudosluajnih brojeva, serijski prenos podataka,digitalni asinhroni prenos informacija, kod baferovanja memorije i pri realizaciji steka. Mogu se koristiti i zakonverziju informacija iz serijskog u paralelni oblik i obrnuto.

34.Nacrtati simbol i napisati tabelu stanja za osmobitni pomeraki registar sa serijskim ulazom,paralelnim izlazom sa kontrolom stanja visoke impendanse i signalom za asinhroniClear (Reset)

35.Nacrtati simbol i napisati tabelu stanja za osmobitni pomeraki registar sa paralelnim ulazom,serijskim izlazomi signalom za asinhroni Clear (Reset)

36.Nacrtati simbol i napisati tabelu stanja za osmobitni bidirekcioni pomeraki registar, saparalelnim ulazom, paralelnim izlazom i signalom za sinhroni Clear (Reset)

37.Koje suprednosti i nedostaci serijskih brojaa u odnosu na paralelne.

Asinhroni (serijski, redni) brojaci imaju ogranicenu primenu upravo zbog asinhronog prebacivanjaflipflopova u lancu. Kada se ne zanemari vreme propagacije kroz flipflopove, s obzirom da se svakinaredni flipflop prebacuje tek nakon isteka vremena propagacije prethodnog, za vreme trajanjaprelaznih stanja brojac ce kodovati pogresan sadrzaj. Ovaj nedostatak jos i ogranicava ucestanost taktana kojoj brojacmoze ispravno da radi.Kod sinhronih(paralelnih) brojaca se svi flipflopovi sinhrono prebacuju zajednickim taktnimimpulsom. Za razliku od asinhronih brojaca, maksimalan ucestanost na kojoj brojac moze da radi nezavisi od broja flipflopva. Sinhroni brojaci sa serijskim prenosom mogu da radena visim ucestanostimanego redni (asinhroni ) brojaci, posto je kasnjenje kroz flipflopvece nego kroz logicko kolo iste familije.

38.Nacrtati simbol i napisati tabelu stanja za etvorobitni dekadni BCD broja sa mogunouasinhronog postavljanja (paralelnog upisa) i asinhronog resetovanja.

39.Nacrtati simbol i napisati tabelu stanja za obostrani etvorobitni binarni broja sa signalima zaulazni i izlazni prenos i asinhroni Clear (Reset)

40.Kako se principski na bazi etvorobitnog binarnog brojaa moe realizovati broja osnove manje od 16?

Na primer realizacija brojaa osnove 12 vri se ukidanjem nekih stanjaa) Ukoliko je ulaz za reset polaznog brojaa sinhron, onda se vezuje tako da re 1011 vraa broja nanulu (ali na kraju ciklusa kada su na izlazima 1011 jer je za reset potreban taktni impuls)

b) Ukoliko je ulaz za reset polaznog brojaa asinhron,onda se vezuje tako da re 1100 vraa broja nanulu (ali odmah na poetku ciklusa kada su na izlazima 1100 jer je reset vezan za Rd kada se fliflopoviresetuju direktno i to nivoom a ne ivicom)

42.Koji se problem moe javiti pri itanju (preuzimanju trenutnog stanja) nekog brojaa izspoljanjeg okruenja od strane mikroprocesora, i kako se on moe reiti?S obzirom da su brojaki impulsi iz okruenja koji su asinhroni u odnosu na procesor, treba realizovatiprelazni reim i valjano stanje.Da bi se proitalo valjano stanje itanje se vri dva puta.Mikroprocerosr proita stanje brojaa i smesti ga u akumulator, a pri sledeem itanju on poredi stanjebrojaa sa sadrajem akumulatora. Signal je valjan ako je oitano stanje brojaa dva puta uz astopno isto. Trajanje polovine mora da bude jednako polovini kanjenja kako bi se u drugoj polovini periodemoglo oitati valjano stanje

43.Osnovne osobine Statikog RAM-a?Statiki RAM predstavlja skup stacionarnih registara sa zajednikim ulaznim i izlaznim prikljucima. Selekcijaregistra u koji se upisuje ili iz koga se ita se vri adresnim dekoderom. Realizacija samih registara se zasnivanaflip-flopovima,u svaki od stacionarnih registara moze se upisati po jedna digitalna rec od m bita,za pamenjejednog bita koristi se jedan flip-flop. U SRAM se mogu upisati podaci, ali i itati iz njega. Pri nestankunapajanja sadraj SRAM-a se gubi. U cilju smanjenja dekoderskih kola i u cilju formiranja kvadratne matrice memorijskih elija, RAM memorija se izrauje sa dvodimenzionalnim dekodovanjem. Takoe se, radi vee gustine pakovanja, trazi da memorisjke elije imaju to je mogue manji broj tranzistora.Poto se upis I itanje iz memorije nikad ne obavlja isto vremeno, statike RAM memorije seesto izrauju sa zajednikim,bidirekcionim prikljucima za podatke.Statike memorije se u CMOS tehnologiji izrauju sa jednim, 4 ili 8 bita podataka. Maksimalno se prave do kapaciteta 4Kx8(64 kb) i zavisno od tipa, vreme pristupa se kree u granicama od 12 ns do 150 ns.Bipolarne memorije su po pravilu bre, ali znatno manjeg kapaciteta, a najbre se izrauju u ECLtehnologiji gde vreme pristupa moe biti i manje od 10 ns

44.Nacrtati simbol, oznaiti kapacitet i oznaiti i navesti f-ju prikljuaka (pinova) nekog statiskog RAM integrisanog kola.(podlozno promeni)

Kapacitet8KBA12 A0Adresni pinovi ( koduju lokaciju odredjenog memorijskog registra )WE (nadvuceno)WriteEnableU slucaju da je dovedena jedinica omogucuje se citanje podatka, a ukoliko jedovedena nula moguce je upisati podatakOE (nadvuceno)kada je nula omogucava izlaz podatka, a kada je jedan onemogucavaCS1(nadvuceno), i CS2 su Chip SelectUkoliko na njima nije doveden ispravan signal, u nasem slucaju 0 i 1Cip nije selektovan i na U/I pinovima je stanje visoke impedanse

46.U emu se razlikuje asocijativna memorija (memorija adresirana sadrajem-CAM) od statikog RAM-a?Asocijativna memorija omoguava brzo pribavljanje podata,Asocijativna memorija radi tako to sadri registre preko kojih se zadaju oblici koji se trae i postojilogika podudarnosti koja slui za poreenje. Pri pretraivanju ne trazi se podudarnost svih bitova,vesamo pojedinih to je unapred definisamo. Kod statike memorije pribavljanje sadraja se vri naosnovu adrese memorijske lokacije. Asocijativna memorija je bra

47.Osnovne osobine Dual port RAM-a?Osnovna osobina Dual port RAM-a je njegovo vezivanje za dva procesora koji zajedno koriste istu memoriju. Da bi procesori znali koju instrukciju mogu da izvre u odreenom trenutku uvodi sespecijalna logika jedinica koja spreava istovremeno upisivanje podataka oba procesora u istumemorijsku lokaciju

48.Zato se kod dinamicke memorije moraju periodino izvravati ciklusi osveavanja?Svakamemorijska elija u statikoj RAM memoriji se sastoji od najmanje etiri do est tranzistora. Da bi se realizovala memorija sa veom gustinom pakovanja konstruisana je memorija sa samo jednim tranzistorom i jednim kondenzatorom po memorijskoj eliji.Ovakva memorija bazirapamenjeinformacije na elektrinom punjenju kondenzatora.Da bi se postigla velika gustina pakovanja, kondenzator u memorijskim elijama je veoma malih dimenzija, pa je i kapacitivnost kondenzatora veoma mala (reda 10-13 F). Kad bi otpornost MOS tranzistora, za vreme dok je neprovodan, bila beskonano velika, napon na kondenzatoru bi ostaonepromenjen sve do ponovne selekcije reda. Zbog konane otpornosti neprovodnog MOS tranzistora, a izbog male kapacitivnosti kondenzatora Cu, zapameni napon na kondenzatoru, kada je zapamena logika jedinica, eksponencijalno opada i nakon nekoliko ms zapamena informacija bi se izgubila. Da seovo ne bi dogodilo, svakih 2 do 4 ms treba ponovo upisivati informaciju u memorijsku eliju. Ponovni upis se naziva osveavanje sadraja, a RAM memorija koja sadri elije kojima je neophodno periodicno osveavanje se naziva dinamika RAM memorija, ili skraeno DRAM.Dinamika memorija uvek koristidvodimenzionalno dekodovanje, a osveavanje se obavlja istovremeno u svim elijama u jednom redu

49.Da li je ciklus itanja dinamike memorije destruktivan (da li se ciklusom itanja gubi sadrajmemorijske lokacije)?Nije destruktivan, jer se nakon itanja vri osveavanje memorije. Ciklus itanja se sastoji izdva dela:detekcija i osveavanje. Detekcija je destruktivna, ali poto se posle nje vri osveavanje sam ciklusitanja nije destruktivan.

50.Da li je pristup dinamikoj memorijskoj eliji radi detektovanja logikog stanja u njojdestruktivan (da li se pri tome gubi pouzdana informacija o logikom stanju u eliji)?Jeste, prilikom detekcije se delimino prazni kondenzator, odnosno opada napon na njemu. Potokondenzator predstavlja bit (odnosno uva vrednost bita) na ovaj nain se taj gubi.

51.U cemu se razlikuje SDRAM od klasinog DRAM-a?SDRAMsinhronizovana je sistemskim satom i mnogo je bra od DRAM-a,SDRAM-ova unutranjalogika stanjaradi sa diskretnim komandama, za razliku od implementacije DRAM-a sa asinhronim interfejsom.

52.Koje su prednosti dinamikih memorija u odnosu na statike?Za realizaciju dinamike memorije koristi se po jedan tranzistor za svaki bit.Znai potrebno je manje tranzistora,manje logikih kola pa je samim tim potrebna manja povrina silicijumske ploice za realizaciju dinamikememorije. Brzina pristupa dinamikoj memoriji je veca. Dinamika memorija je dotupna preko 93% vremena, a7% vremena se troi na periodino osveavanje svih memorijskih celija (lokacija). Znai dinamicka memorijaima veu kapacitivnost po ipu, ali ima veu mogucnost pojave greke nego statika memorija. Zbog manjegbroja ipova i jednostavnije tampane ploe, cena DRAM memorije je niaod SRAM istog kapaciteta.Potrosnja struje DRAM-a je veca nego potrosnja struje SRAM-a.

53.Koja je osnovna razlika izmeu ROM-a i RAM-a?U RAM memoriji je mogue upisati podatke kao i itati podatke iz nje. Pri prestanku napajanja sadraj RAM memorije se gubi. ROM memorija ima samo mogunost itanja. Ona se programira u procesuproizvodnje, a pri nestanku napajanja njen sadraj se ne gubi.

55.Koja je osnovna razlika izmeu UV EPROM-a i EEPROM-a?Kod UVEPROM-a se brisanje vri pomou UV zraka. Brisanje se vri tako to se brie ceo memorijskisadraj, a kod upisa se vri upisivanje celog memorijskog sadraja. Ovo nije pogodno u sluaju kada treba promeniti vrednost par bitova.Kod EEPROM-a itanje i upis se vri elektricno. Brisanje, kao i upis se vri bit po bit.Brisanje I itanje sadraja EEPROM-a je sporije nego kod UV EPROM-a ali je pogodnije u sluajevima kada semenja par bitova. Zbog postojanja dva tranzistora po memorijskoj eliji i zbog potrebe da se koriste trirazliita napajanja gustina pakovanja EEPROM memorija je vie nego dvosrtuko manja od gustine pakovanja UV EPROM memorije

56.Koja je osnovna razlika izmeu EEPROM-a i FLASH-ROM-a?FLASH je posebna vrsta EEPROM-a. FLASH ima veu brzinu upisa i veu gustinu pakovanja (dalekovei kapacitet) u odnosu na EEPROM. Kod FLASH ROM-a ne programira se bit po bit vec red po red to moe da bude nedostatak kada je potrebno promeniti sadraj par bitova. Kod FLASH-a se koristi samo jedan tranzistor sa izolovanim gejtom po memorijskoj eliji, za razliku od dva tranzistora, to jesluaj sa EEPROM memorijom. Ciklus brisanja sektora FLASH memorije je relativno dugaak (redasekunde) jer se mora obezbediti da sadraj ostalih sektora bude neoteen. Brisanje EEPROM-a traje oko 10ms po rei.

57.Koja je osnovna osobina NVRAM-a.NV RAM (Non volatire RAMpostojanapoluprovodnickamemorija) ima osobine RAM-a (vremepotrebno za itanje ili upis je kratko), ali pri nestanku napajanja sadraj ove memorije se ne gubi. NVRAM se sastoji iz statike RAM elije i EEPROM elije.Dok ima napajanja pristupa se RAM elijibilo radi itanja ili radi upisa, a prinestanku napajanja sadraj RAM-a se upisuje u EEPROM.Zavreme dok nema napajanja sadraj je sauvan u EEPROM memoriji. Ponovnim uspostavljanjem napona jednim impulsom se prepisuje ceo sadraj EEPROM-a u RAM. NV RAM zahteva posebno kolo koje e detektovati nestanak spoljanjeg napajanja. Kada se detektuje prekid napajanja ostajenekoliko milisekundi za koje se sadraj RAM-a upisuje u EEPROM

58.Nacrtati osnovnu arhitekturu PAL I PLA integrisane programirljive komponente i rei u emu se razlikuju?

PAL

PLAPAL ima fiksnu ILI memoriju, a programabilnu I memoriju, dok PLA ima obe memorije programabilne.PLA (Programmable logic array) je kombinaciona programabilna mrea pomoukoje moe da serealizuje bilo koja funkcija oblika sume logikih proizvoda ulaznih promenljivih

59.Nacrtati simbole i napisati kombinacione tabele za polusabira i potpuni sabira dva jednobitna binarna brojaSabirac (full adder)z je ulazni prenos, s je suma, c je cout

60.Koliko je kanjenje kroz n-to bitni sabira realizovanog potpunim sabiraima i serijskimprenosom (Ripple Carry)?=(N-1)tcarry+tsum

Kanjenje je relativno veliko. Vreme potrebno za dobijanje rezultata je jednako zbiru (N-1)-ogvremena za prenos i vremena za dobijanje sume

61.Koliko je kanjenje kroz n-to bitni sabira realizovanog potpunimsabiraima i kolom zagenerisanje prenosa unapredcarry lookahead kolom?

=+M+(N/M-1)+(M-1)+

Smanjeno je kanjenje u odnosu na n-to bitni sabira realizovan potpunim sabiraima i serijskimprenosom

63.Nacrtati kolo za sabiranje/oduzimanje etvorobitnih neoznaenih brojeva realizovano na bazietvorobitnog sabiraa

K=0 sabiraK=1 oduzima

64.Nacrtati blokovsku strukturu osmobitnog akumulacionog sabiraa i rei kako on funkcionie.

Pre poetka sabiranja treba signalom CLR u registar upisati sve nule, odnosno postaviti R0=00000000,zatim na ulaze sabiraa postavi prvi broj:A1=000a3(1)a2(1)a1(1)a0(1).Poto se brojevi A I sabiraju sa sadrajem registra, na izlazima sabiraa, odnosno na ulazima u registar e biti broj S1=R0+A1=A1.Generisanjem impulsa za upis u registar(CLK), broj A1se upisuje u registar,tako da postaje R1=A1,odnosno na bt ulazima sabiraca je sada prisutan ovi sadrzaj registra:R1=Q7Q6...Q0=0000a3(1)a2(1)a1(1)a0(1).Dovoenjem brojaA2=a3(2)a2(2)a1(2)a0(2) na a I ulaze sabiraa,na ulaz u registar se postavlja S2=A2+A1, tako da je nakon ponovnog generisanja CLK,u registar upisan sadrajR2=A2+A1, Sada se naA I ulaze sabiraa postavlja broj A3 koji se sabira sa prethodnim zbirom I rezultat se upisuje u registar umesto prethodnog. Nakon 8 opisanih ciklusa u registru e biti u pisan rezultat sabiranja 8 brojeva

65.Nacrtati mnoza dva neoznaena etvorobitna binarna broja realizovanog nizom sabiraa I polusabiraa (arraz multiplier) i napisati koliko je kanjenje kroz ovakav mnoa

-vreme proporcije kroz Ikolo-kanjenje koje unosi jedan potpuni sabira-kanjenje sabiraa od n bita u poslednjem nivou

=+(n-2)+66.Nacrtati blokovsku strukturu redno paralelnog mnoaa i objasniti princip rad

Mnoenje brojeva A i B poinje tako to se komandnim impulsom START.L u stacionarni registar A upie binarna vrednost mnoenika, u pomeraki registarB sa paralelnim upisom i serijskim izlazom vrednost mnoioca, a pomeraki registar P1 se resetuje. Pomeraki registarP1 ima mogunostparalelnog i serijskog ulaza i paralelnog serijskog izlaza. Pomeraki registarP2 je sa serijskim ulazomi paralelenim izlazom. Nakon startovanja na serijskom izlazu B je logiki nivo cifre najmanje teine mnoioca,tako da se i kolima sve cifre broja A mnoe sa , a rezultat mnoenja je jedan od sabiraka n-bitnog sabiraa

67.Kod paralelnog mnoaa koje je minimalno vreme do dobijanja valjanog rezultata mnoenjadva n-to bitna binarna broja?Za mnoenje 2 n-to bitna binarna broja, kod paralelnog mnoaa minimalno vreme potrebno za dobijanje valjanog rezultata je 2ntaktnih intervala. Jedan takt kod sabiranja, 2 takta za pomeranje mnoioca za jedno mesto

(1+1)*n-bitova=2n

70.Koja je funkcijaja A/D konvertora a koja funkcijaja D/A konvertora?A/D konvertor ima funkcijuju da veliinu i polaritet napona (struje), konvertuje u odgovarajuu digitalnu formu, do D/A digitalno izraenu veliinu konvertuje u napon ili struju, kako bi se odgovarajuim naponom delovalo na sklopove sistema da obavljaju funkcije na nain kako jedigitalnim sistemom, odnosno cifarski izraenom velicinom definisano.

Da bi se, koriscenjem digitalnih sistema za obradu izvrsila efikasna obrada izmerenih fizickih velicina, neophodno je fizicke velicine mernim pretvaracima transformisati u elektricne,napon ilistruju, a zatim napon ili struju, koja reprezentuje izmerenu velicinu u analognoj formi, transformistati u digitalno kodovan broj. Elektronsko kolo koje velicinu i polaritet napona(struje) konvertuje u odgovarajucudigitalnu formu naziva se analogno-digitalni konvertor, ili A/D konvertor.Nakon digitalne obrade, potrebno je digitalno izrazenu velicinu konvertovati u napon ili struju,kako bi se odgovarajucim naponom(strujom) delovalo na sklopove sistema da obavljaju funkcije nanacin kako je digitalnim sistemom,odnosno,cifarskim izrazenom velicinom definisano. Elektronska kola koja obavljaju ovu konverziju se nazivaju digitalno-analogni konvertori, ili D/A konvertori

71.ta je rezolucija A/D i D/A konvertora i kojmjedinicama se ona obino izraava?Ukupan broj diskretnih vrednosti koje izlazni napon D/A konvertora moe da zauzme naziva serezolucija D/A konvertora. Rezolucija binarnih D/A konvertora se esto izraava brojem cifara n,umesto brojem nivoa izlaznih napona.Rezolucija, odnosno broj nivoa kvantizacije ulaznog signala se najee definie brojem bita izlazne digitalne informacije, ako je primenjen prirodni binarni kod, ili brojem decimalnih cifara, za A/D konvertore koji generiu izlaznu informaciju u BCD kodu.

72.emu je jednak kvant ili kako se esto oznaava kao LSB kod A/D i D/A konvertora?Razlika izlaznih napona koji odgovaraju susednim brojevima naziva se promena za jedan bit najmanje teine ili skraeno LSB(least significant bit).

73.ta sve odreuje tanost A/D i D/A konverzije?Tanost A/D i D/A konveryije odreena je sa:a)Rezolucijomb)Grekom konverzije koja moe biti : statika i dinamika

74.Koje su prednosti D/A konvertora sa lestvicastom mrezom u odnosu na D/A konvertor satezinskom otpornom mrezom?Prednosti su u tome to:-vie doprinosi brzini rada mree jer najvea otpornost u lestviastoj mrei je 2R, pa ako se uporediuslov iz nejednaine sa uslovom za otpornost u grani LSB teinske mree datomnejednainom R>, vidi se da u lestviastoj mrei najvea otpornost moe biti 2n puta manja.-dinamike karakteristike su daleko bolje od karakteristika D/A konvertora sa teinskom mreom.Pored smanjenih parazitnih kapacitivnosti i manjih vrednosti otpornikau mrei, kraem vremenupostavljanja doprinosi ujednaena brzina ukljuivanja i iskljuivanja prekidaa, tako da su glicevi smanjeni.

75.Koliko je taktnih impulsa potrebno za dobijanje rezultata A/D konverzije korienjem-paralelnog A/D kovertora-A/D konvertora sa sukcesivnom aproksimacijom-sigma-delta A/D konvertora

Kod paralelnog A/D konvertora je potreban 1 impuls A/D konvertora sa sukcesivnom aproksimacijomN impulse a kod sigma-delta A/D konvertora

76.Nacrtati blokovsku emu FLASH A/D konvertora (konvertor sa paralelnim komparatorima)