SKRIPTA GDSU (1)

7/22/2019 SKRIPTA GDSU (1)

1/24

SKRIPTA: GRAA DIGITALNIH SKLOPOVA I UREAJA

ALU:

- ALU je viefunkcijski digitalni sklop izvodi (osnovne) aritmetike i logike operacije/upotrebljava se za raunanje efektivne adresa operanada

- Osnovni dio racunala i opcenito svakog mikroprocesora, te se nalazi u Von Neumman-

ovom modelu racunala

- Koristi se za sve logicke operacije, za osnovne aritmeticke i kao posmacni sklop

- Za funkcioniranje na razini podatkovne memorije potrebna je ALU. Sastoji se od n-

bitnoih ulaza A i B nad kojima se obavljaju aritmeticke ili logicke operacije, CarryIn ulaza

koji predstavlja prijenosni bit, selektorski s-bitni ulaz kojim odredujemo odredeni tip

operacije koju obavlja ALU, izlazni n-bitni signal koji predstavlja rezultat operacijeobavljene nad ulaznim operandima, te CarryOut jednobitnog signala koji oznaavaprijenosni bit.


2/24

ULAZNO IZLAZNE NAPRAVE U/I:

- Ureaji za pisanje i itanje podataka iz okoline u memoriju

- Svaki ureaj ima svoje suelje za pristup memoriji, obino skup registara kao MAR i MDR

- Mogu direktanpristup memoriji DMA (direct memory access)- Najei ureaji za U/I su tipkovnica (ulaz) i monitor (izlaz) , neki ureaji mogu sluiti za

izlaz i ulaz (mrea, tvrdi disk)

- Program koji kontrolira pristup ureaju zove se driver

FAZE IZVOENJA TIPINE INSTRUKCIJE:

NOP:

fetch -> decode -> fetch

JUMP:

fetch -> decode -> evaluate address -> operands ->

store -> fetch


3/24

VON NEUMANOV PRIKAZ RAUNALA:

memorija:podatci i instukcije

procesna jedinica:izvodi instrukcije

upravljaka jedinica:dobavlja i interpretira instrukcije

ulaz:unos vanjskih podataka

izlaz:prikaz podataka korisniku

CPU:procesna i upravljaka jedinica

SABIRNICE:

Sabirnica ili engleski bus (buses - mnoina) je podskup unutar raunala ili neke druge

elektronike opreme koja kroz jedan dogovoreni standard omoguava usmjeravanje podataka i

upravljakih signala izmeu: integriranih krugova kao na primjer CPU i memorije, ostalih

ureaja koje sainjavaju raunalo pod skupova unutar raunala, ili izmedu meuspojnica koje

dozvoljavaju spajanje raunala s vanjskim svijetom.

Po nainu prijenosa podataka i kontrolnih signala sabrinice se dijele na:

- serijske - na primjer USB, Firewire

- paralelne - AGP, PCI

- mijeane - HyperTransport, InfiniBand, PCIe

- Povezuje ostale komponente raunala i slue za prijenos podataka/kontrole (bus)


4/24

- Sastoje se od snopa povezanih digitalnih sklopova (ica) grupiranih po namjeni od kojih

svaka prenosi jednu logiku vrijednost

- Razlikujemo po lokaciji

o Unutranju sabirnicu povezuje upravljaku i procesnu jedinicu (unutar

mikroprocesora tj. ipa)o Vanjsku sabirnicu povezuje CPU sa memorijom i U/I (na tampanoj ploici u

kuitu)

- Razlikujemo po namjeni

o Adresna sabirnica adresni bitovi za memoriju

o Sabirnica podataka podaci iz/u memoriju te ulaz/izlaz

o Upravljaka sabirnica upravljaki signali

SABIRNIKA ORGANIZACIJA RAUNALA (nacrta isto ko i za u/i

naprave):


5/24

MEMORIJA:

- Niz od 2nx b bitova

- Adresa jedinstvena (n-bitova) identificira lokaciju

- Sadraj b-bitna vrijednost (rije) spremljena na lokaciji

- Osnovne operacije:

o itanje (LOAD) vrijednosti iz lokacije

o Pisanje (STORE) - upis vrijednosti u memorijsku

lokaciju

- Adresabilnost broj bajtova memorije na koji se odnosi

jedna adresa velicina memorijske lokacije

- Pristup memoriji preko 2 registra

o MAR memory adress register (n-bit)

o MDR memory data register (b-bit)

- Digitalni (pod)sustav za pamcenje veceg broja podataka

STRUKTURA MEMORIJE:

a) memorijsko polje

b) sklopovi za pristup podacima

-paralelni

-serijski

c) sklopovi za pisanje i citanje memorija

-upisno ispisne memorije (RW)

- ispisne (ROM)-uglavnom ispisne (CD-RW)

ADRESIBILNOST:

Lokacijska, datotena i sadrajna.

Postupak itanja podataka iz memorije moemo opisati u etiri koraka:

zapisuje se adresa podatka koji se ita u registar MAR;

generiraju se upravljaki signali na liniji za itanje, koji omoguavaju da se sadraj memorijske

lokacije zapisane u MAR prenese u registar MDR;

nakon operacije itanja podatak se nalazi u MDR;

vri se prijenos podatka iz registra MDR u ciljni registar.


6/24

REGISTARSKA ORGANIZACIJA RAUNALA -REGISTARSKI

MODEL RAUNALA:


7/24

- registarski stroj je teoretski zanimljiva idealizacija raunala. Postoji vie varijanti. U veini od njih,svaki registar moe sadravati prirodni broj (neograniene veliine), dok su same instrukcije

jednostavne (obino tek nekolicina njih), pa npr. postoje samo dekrementiranje (kombinirano sauvjetnim skokom) i inkrementiranje (i zaustavljanje). Nedostatak beskonane (ili dinamiki

rastue) vanjske memorije (poput one u Turingovim strojevima) se moe shvatiti kao zamjena

njene uloge tehnikama Gdelovog obrojavanja: injenica da svaki registar sadri prirodni broj

doputa mogunost predstavljanja sloenih konstrukata (npr. niza, matrice itd.) odgovarajue

velikim prirodnim brojem - nejednoznanost i predstavljanja i interpretiranja moe biti

uspostavljena na osnovama ovih tehnika zasnovanih na teoriji brojeva.

REGISTRI:

- sklopovi za pamenje viebitnih podataka (registriranje)

- obino jedna rije/znak tj. standardna jedinica podataka za digitlani sustav

- mogunosti upisa i ispisa/itanja:

o u uzem smislu: paralelni upis i ispis

o pomsini registri: serijski upis i ispis

o kombinacije upisa/ispisa za druge primjene

o izvedbe pomou niza bistabila(osim T) i osnovnih logikih sklopova

- struktura registra:o paralelni upis podataka

o paralelno itanje pohranjenog podatka

o broj bistabila odreuje veliinu registra

o prikaz je obino pomou blok-simbola za cjeli registar

Meuregistarski prijenos

- Raunalo ne moe izvest svaku instrukcijuodjednom ve se one izvode u koracima ili fazama

- Svaki korak predstavlja mikrooperaciju ili mikroprijenos podataka a odvija se unutar jednog

strojnog ciklusa (obino jedan impuls signalnog takta)

- Prijenos podataka se moe prikazati pomou jednadbi registarskog prijenosa (mikrokod)


8/24

MAR


9/24

Demultipleksorusmjerava/raspodjeljuje jedan ulaz na odgovarajui izlaz, to je zakrenuti

dekoder (DEMUX broj_izlaza /1)

- od n izlaza odabire se jedan na temelju adrese

HAZARD:

On opisuje stvarno ponaanje sklopova i predstavlja njihovo kanjenje. Zbog toga na izlazu na

kratko vrijeme daje krive impulse koji mogu prouzrokovat greke.

Vrste:

- statiki 0 hazard - izlaz statika 0, a u prijelaznoj pojavi generira 1

- statiki 1 hazard - izlaz statiki 1, a u prijelaznoj pojavi generira 0

- dinamiki hazard - generiranje >=1 impulsa pri promjeni stanja na ulazu


10/24

ORGANIZACIJA MEMORIJE RAUNALA:

- Izmjena informacija izmeu memorije i ostalih dijelova raunala vri se preko 2 registra: registraza pohranjivanje podatka kojega se prenosi (MDR) i registra za pohranjivanje adrese podatka

(MAR). Postupak itanja podataka iz memorije moemo opisati u etiri koraka:

zapisuje se adresa podatka koji se ita u registar MAR;generiraju se upravljaki signali na liniji za itanje, koji omoguavaju da se sadraj memorijske

lokacije zapisane u MAR prenese u registar MDR;

nakon operacije itanja podatak se nalazi u MDR;

vri se prijenos podatka iz registra MDR u ciljni registar.

Postupak pisanja podataka u memorija vri se na slijedeinain:

zapisuje se adresa na koju elimo pohraniti podatak u MAR;

podatak se prenosi u registar MDR;

generiraju se upravljaki signali, koji vre prijenos podataka iz MDR u memoriju na adresuzapisanu u registru MAR;

nakon operacije pisanja podatak se nalazi u memoriji.


11/24

AD/DA PRETVARAI:

A/D pretvarai pretvaraju analognu veliinu (napon) u ekvivalentnu digitalnu vrijednost. Ulazni

napon u intervalu [0,VREF] pretvara se u digitalnu vrijednost [0, 2N-1], gdje je N razluivost

pretvaraa. c Osnovni parametri A/D pretvaraa su razluivost (broj bitova) i brzina pretvorbe

(broj uzoraka/ssps). c Brzina pretvorbe treba biti najmanje dvostruko vea od najvie

frekvencije prisutne u signaluNiquistov kriterij, a za rekonstrukciju amplitude 5-10 puta vea.

c Prema nainu rada razlikujemo sljedee vrstepretvaraa:

cparalelni (flash) pretvarai

c cjevovodni (pipeline) pretvarai

cpretvarai sa sukcesivnom aproksimacijom

c sigmadelta pretvarai

c (integracijski pretvarai

NACRTA ZVUNIK ILI MIKROFON, STRUKTURU I OZNAI GDJE SU AD/DA

PRETVARAI.

ARITMETIKI SKLOPOVI:

Poluzbrajalo

Primjer kombinacijskog logikog sklopa je zbrajalo, koje ima dva ulaza i dva izlaza. Na ulaze se

dovode bitovi operanada koje zbrajamo a izlazi su njihov zbroj i prijenos na vie brojno mjesto.

Slika 4.3 prikazuje tablicu istintosti zbrajala, logiki izraz i simboliki prikaz.


12/24

Slika 4.3: Logika funkcija zbrajala.

Potpuno zbrajalo

Potpuno zbrajalo je kombinacijski logiki sklop koji za razliku od poluzbrajala ima tri ulaza i

dva izlaza. Osim bitova operanada koje zbrajamo na ulaz se dovodi takoer prijenos sa nieg

brojnog mjesta. Na izlazu se dobiva zbroj i prijenos na vie brojno mjesto. Potpuno zbrajalo

moe se realizirati pomou dva poluzbrajala.

Slika potpunog zbrajala


13/24


14/24

Koder

Koder je kombinacijsko logiki sklop koji generira n-bitni kod za svaki od m ulaza (primjer:

BCD koder). Slika 4.4 prikazuje primjer BCD kodera, koji za svaku decimalnu znamenku

generira etverobitni kod.

Slika 4.4: Primjer kodera.

Dekoder

Dekoder je sklop koji ima onoliko ulaza koliko ima bitova kod i onoliko izlaza koliko se

znakova moe predoiti dotinim kodom. Slika 4.5 prikazuje trobitni dekoder koji za svaki

trobitni kod aktivira jednu od izlaznih linija.

Slika 4.5: Primjer trobitnog dekodera.

Multipleksor

Multipleksor je logiki sklop koji na osnovi n-bitne adrese odabire jednu od ulaznih linija i

prenosi je na izlaz. Slika 4.6 prikazuje primjer multipleksora sa dvobitnom adresom.


15/24

Slika 4.6: Primjer dvobitnog multipleksora.

Demultipleksor

Demultipleksor je sklop koji prenosi ulaznu liniju na jednu izlaznu liniju na osnovi n-bitne

adrese.

Slika 4.7: Primjer demultipleksora sa dvobitnom adresom.


16/24

OSNOVNI LOGIKI SKLOPOVI:

Logiki sklopovisu osnovne jedinice od kojih se tvoreraunala,a njihova izvedba je zavisna otehnologiji

vremena u kojim su izradene te mogu biti:mehanika,elektromehanika,elektronika,optika,kvantna,

bioloka,kemijska itd. Logiki sklopovi imaju osnovu umatematikoj logici,a tvore se oko osnovnih

logikih operacija: I (engl. AND), ILI (engl. OR), NE (engl. NOT).

Operacija Simbol (ANSI) Simbol (IEC) Booleov izraz Tablica istine

I (AND)

ULAZ IZLAZ

A B A AND B

0 0 0

0 1 0

1 0 0

1 1 1

ILI (OR) A+ B

ULAZ IZLAZ

A B A OR B

0 0 0

0 1 1

1 0 1

1 1 1

NE (NOT)

ULAZ IZLAZ

A NOT A

0 1

1 0
http://hr.wikipedia.org/wiki/Ra%C4%8Dunalohttp://hr.wikipedia.org/wiki/Ra%C4%8Dunalohttp://hr.wikipedia.org/wiki/Ra%C4%8Dunalohttp://hr.wikipedia.org/wiki/Tehnologijahttp://hr.wikipedia.org/wiki/Mehanikahttp://hr.wikipedia.org/wiki/Mehanikahttp://hr.wikipedia.org/wiki/Elektronikahttp://hr.wikipedia.org/wiki/Elektronikahttp://hr.wikipedia.org/wiki/Optikahttp://hr.wikipedia.org/wiki/Optikahttp://hr.wikipedia.org/wiki/Optikahttp://hr.wikipedia.org/wiki/Kvantna_mehanikahttp://hr.wikipedia.org/wiki/Biologijahttp://hr.wikipedia.org/wiki/Biologijahttp://hr.wikipedia.org/wiki/Kemijahttp://hr.wikipedia.org/wiki/Matemati%C4%8Dka_logikahttp://hr.wikipedia.org/wiki/Matemati%C4%8Dka_logikahttp://hr.wikipedia.org/wiki/Engleski_jezikhttp://hr.wikipedia.org/wiki/Engleski_jezikhttp://hr.wikipedia.org/wiki/Datoteka:NOT_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:NOT_ANSI.svghttp://hr.wikipedia.org/wiki/Datoteka:OR_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:OR_ANSI.svghttp://hr.wikipedia.org/wiki/Datoteka:AND_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:AND_ANSI.svghttp://hr.wikipedia.org/wiki/Engleski_jezikhttp://hr.wikipedia.org/wiki/Matemati%C4%8Dka_logikahttp://hr.wikipedia.org/wiki/Kemijahttp://hr.wikipedia.org/wiki/Biologijahttp://hr.wikipedia.org/wiki/Kvantna_mehanikahttp://hr.wikipedia.org/wiki/Optikahttp://hr.wikipedia.org/wiki/Elektronikahttp://hr.wikipedia.org/wiki/Mehanikahttp://hr.wikipedia.org/wiki/Tehnologijahttp://hr.wikipedia.org/wiki/Ra%C4%8Dunalo


17/24

Izvedeni logiki sklopovi[uredi]

Operacija Simbol (ANSI) Simbol (IEC) Booleov izraz Tablica istine

NI (NAND)

ULAZ IZLAZ

A B A NAND B

0 0 1

0 1 1

1 0 1

1 1 0

NILI (NOR)

ULAZ IZLAZ

A B A NOR B

0 0 1

0 1 0

1 0 0

1 1 0

XILI (XOR)

ULAZ IZLAZ

A B A XOR B

0 0 0

0 1 1

1 0 1

1 1 0
http://hr.wikipedia.org/w/index.php?title=Logi%C4%8Dki_sklopovi&action=edit&section=2http://hr.wikipedia.org/w/index.php?title=Logi%C4%8Dki_sklopovi&action=edit&section=2http://hr.wikipedia.org/w/index.php?title=Logi%C4%8Dki_sklopovi&action=edit&section=2http://hr.wikipedia.org/wiki/Datoteka:XOR_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:XOR_ANSI.svghttp://hr.wikipedia.org/wiki/Datoteka:NOR_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:NOR_ANSI.svghttp://hr.wikipedia.org/wiki/Datoteka:NAND_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:NAND_ANSI.svghttp://hr.wikipedia.org/w/index.php?title=Logi%C4%8Dki_sklopovi&action=edit&section=2


18/24

XNILI (XNOR)

SEKVENCIJALNI SKLOP:

Sekvencijalni sklopjesklop ije slijedee stanje ne ovisi samo o trenutnim vrijednostima ulaza ve i o

trenutnom stanju sklopa.

Sekvencijalni se sklopovi mogu podijeliti na asinkrone i sinkrone. U asinkronim sklopovima

nema globalne koordinacije i brzina obrade ovisi o brzini irenja signala kroz sklop.

kombinacijski i sekvencijalni sklopovirazlika

osnovni sekvencijalni sklopoviMealy i Moore

razredi sekvencijalnih sklopova (odA do E)

dijagram stanja

Bistabili

osnovni LATCH sa NI sklopom

osnovni LATCH sa NILI sklopom

osnovni tipovi bistabila

RS

JK

D

T

master/slave

parametri bistabila
http://hr.wikipedia.org/wiki/Logi%C4%8Dki_sklopovihttp://hr.wikipedia.org/wiki/Datoteka:XNOR_IEC.svghttp://hr.wikipedia.org/wiki/Datoteka:XNOR_ANSI.svghttp://hr.wikipedia.org/wiki/Logi%C4%8Dki_sklopovi


19/24

Kakvi su to sekvencijalni a kakvi kombinacijski sklopovi i koja je razlika?

Logicka svojstva kombinacijskog sklopa definirana su stanjem izlaza kao posljedica kombinacije vrijednosti ulaza.

Principijelno svaka se logicka funkcija moe realizirati uporabom osnovna tri logicka elementa: i (AND), ili (OR) iinvertor (NON). Logicka svojstva digitalnih sklopova mogu se iskazati tablicama stanja. Osnovni zahtjev na svako

raunalo je da koritenjem logikih funkcija izvodi aritmetike operacije. Osnova tih operacija je zbrajanje, jer akoznamo zbrojiti, onda znamo i oduzeti pa zatim i mnoiti i dijeliti. Rezultat pokazuje da se pri zbrajanju dva bitatreba za izlaz predvidjeti 2 bita (a ne jedan). Takvi izlazni bitovi nazivaju se suma i prijenos (carry).

Primjeri kombinacijskih logikih sklopova su zbrajalo, koder, multipleksor, dekoder, demultipleksor.Sekvencijalni logiki sklopovi se openito dijele na:1. sinkroni sklopovi ili sustavi { u njima se sve promjene deavaju istovremeno u trenutku odredenom nekimupravljakim signalom zajednikim za sve ulazne signale. 2. asinkroni sklopovi ili sustavi { nemaju upravljakog signala, a promjene u jednom dijelu sklopa izazivajupromjenu u drugom dijelu; promjena se iri brzinom koju odreduje rad pojedinog dijela sustava. Primjeri sekvencijskih logikih sklopova su brojila, posmani registri, upravljaki sklop raunala. Sekvencijalni sklopovi za razliku od kombinacijskih sadre i memorijske elemente.

Razlika izmedju kombinacijskih i sekvencijskih log. sklopova -razlika ti je u tome sto su sekvencijalni ovisni onekom taktu a ovi drugi ne + sekvencijalni imaju modul za pamcenje


20/24

Spajanjem dvaju poluzbrajala u jednu cjelinu, na taj nain da izlazni pin iz prvogpoluzbrajala koji

oznaava sumu jednobitnih brojeva A i B se spoji sa ulaznim pinom drugogapoluzbrajala, te potom

prijenosni bit koji se oznaava kao carry-in ( ) spaja sa preostalim ulaznimpinom drugoga poluzbrajala.

Da bi se ostvarilo potpuno zbrajalo potreban je i carry-out pin koji jeoznaen kao , a nastaje dodavanjem

osnovnog logikog sklopa ILI (eng. OR) na ije se ulaznepinove spajaju prijenosni bitovi obaju

poluzbrajala i pritome izlazni pin postaje carry-out pin.Spajanjem dva pulozbrajala na prethodno opisan

nain realizira se potpuno zbrajalo, u ovome sluajujednobitno potpuno zbrajalo koje je prikazano na

slijedeoj slici...

INSTRUKCIJE U ASEMBLERU:

ADD - zbroji sadraj akumulatora i podatka, cija je adresa u adresnom polju;

SUB - oduzmi sadraj akumulatora i podatka, cija je adresa u adresnom polju;

MVT - napuni akumulator sa podatkom, cija adresa zapisana u adresnom polju;

MVF - prepii podatak iz akumulatora na adresu zapisane u adresnom polju;

AND - izvedi logicku operaciju I nad operandom zapisanim u akumulatoru i operandom cija je

adresa zapisana u adresnom polju;

ORA - izvedi logicku operaciju ILI nad operandom zapisanim u akumulatoru i operandom cija je

adresa zapisana u adresnom polju.

KANONSKI OBLICI LOGIKIH FUNKCIJA:

Standardni kanonski oblici:

a) Suma standardnih produkta

Logika suma standardnih produkata ili minterm nazivaju se zato to na svojim izlazima imajupo samo jednu 1.b) Produkt standardnih suma

Logiki produkt standardnih suma ili maksterm (maxterm) nazivaju se zato to na svojimizlazima imaju po samo jednu 0.

svaki "izraz sadrzi sva slova";npr. acd+bd+ab; i sada to trebas "prosiriti" odnosno pretvoriti u

kanonski oblik, tako da svaki "izraz mnozis sa a ili a' (a potez); zato jer je a+a'=1, znaci nista se

ne mijenja, takoder vrijedi isto za sva slova.


21/24

BROJILA:

Brojilo je sekvencijalni sklop koji pod utjecajem ulaznih impulsa prolazi tono utvrenimredosljedom stanja, nakon ega se vraa na poetak.Programsko brojilo sadri adresumemorijske lokacije iz koje se dohvaa sljedea naredba. Poslije svakog dohvata (itanja)naredbe iz memorije, sadraj programskog brojila se automatski puni adresom memorijskelokacije iz koje se treba dohvatiti sljedea naredba.

Prstenasto brojilo

je posmani registar spojen u prsten koji se dobiva tako da se posmannom registru izlazi spojesa ulazima. Informacija koja je upisana u njemu cirkulira pod utjecajem impulsa koji se dovode

paralelno na sve taktne ulaze bistabila.

Johnsonovo brojilo

Ukrteno prstenasto ili Johnsonovo brojilo dobiva se ako se povratna veza sa izlaza na ulazizvede tako da se vodii iz Q i Q(komplementirani) ukrste. Openito e n bistabila imati 2nstanja. U usporedbi sa prstenastim brojilom Johnosonovo brojilo je dvostruko efikasnije.

CPU:

CPU sastoji se od procesne jedinice i upravljake jedinice.

- PROCESNA JEDINICAslui za izvoenje logikih i aritmetikih operacija. ALU (aritmetiko

logika jedinica) je zaduen za sve matematike operacije. GPR (general purpose

register) Registri ope namjene slue kao privremeni priuvnici podataka koji se

obrauju unutar CPU. U ovim registrima uvaju se vrijednosti koje ulaze u aritmetiko

logiku jedinicu i uvaju se rezultati koji se iz AL jedinice tamo poalju.

- UPRAVLJAKA JEDINICA ita instrukcije iz memorije (adresa je zapisana u PC),

interpretira instrukciju, generira signale koji upravljaju ostalim komponentama,

instrukcija se moe izvravati tjekom vie impulsa takta ili strojnih ciklusa. PC

(programsko brojilo) sadri adresu sljedee instrukcije koja e se izvriti, IR (instrukcijski

registar) sadri trenutnu instrukciju.

Zadaa CPU-a ili sredinje jedinice za obradu ima svoje odreene zadatke u radu raunala.

Najvanija zadaa CPU-a je obrada podataka. CPU kod obrade podataka izdvaja dvije vrste a to


22/24

su obavljanje aritmetikih i logikih operacija s podacima.Dok se izvrava obrada podataka u

raunalu podaci se alju s jednog mjesta raunala na drugo te se tu obavlja i pohrana kao i

dobavljanje podataka.CPU mora kontrolirati da se sve akivnosti sinkroniziraju i koordiniraju

kako bi sustav mogao biti usklaen,te sa zbog toga moe rei da CPU ima i zadau da nadzire

cijeli sustav.

RedundancijaRedundancija (zalihnost) je postojanje nekog detalja, koda,

poruke, signala kanala ili sustava

najnunije potrebno za predstavljanje ili prijenos traeneinformacije.

PRIMJER 1: PIN broj,planiranje unaprijed..

PRIMJER 2: Veleuc.iste u PoegiNedostaci: prijenosom redundantnog signala na primjer,dolazi do neuinkovite uporabe kanala, jer ne prenosiinformaciju na svojoj najveoj brzini

Prednosti: prijenosom redundantnog signala prenosimovie informacija nego je potrebno, to moemo iskoristitiza otkrivanje loe preneenih informacija

Redundancije podataka - podaci se nepotrebno dre na vie mjesta (datoteka), te kada ih jepotrebno izmijeniti onda se to mora ciniti na vie mjesta

NAINI ADRESIRANJA:

NEPOSREDNO - kada odmah iza lokacije komande slijedebyte-ovi izvravanja neke programske

zadae.

DIREKTNO - po lokaciji komande slijedi adresa na kojojtreba zapoeti izvravanje programske

zadae.

INDIREKTNO - po lokaciji komande slijedi adresa na kojojje upisana poetna adresa zadae kojase imaizvriti. U sutini to je direktno adresiranjeu dva koraka.

RELATIVNO - kada se iza komande ne nalazi stvarna adresa poetka zadae, ve pomak prema

toj adresi uodnosu na sadraj programskog brojila koje uvaadresu komande ili sadraj jednog

od registara.


23/24

INDEKSNO - kada se slino relativnom u indeksnim registrima(ako ih ima) uva adresa svakog

izvrenog pomakate se novi pomak rauna u odnosu na novu adresu.

Hammingov kod, parni i neparni paritetHammingov kod nazvan je po svom izumitelju Richardu Hammingu i slui za zatitu podataka.Hamingov kod mijea zatitne bitove sa podatkovnima kako bi se sloila zatitna kodna rije.Minimalna distanca ovog koda je 3 (razlika u vrijednostima bitova izmeu bilo koje dvijerazliitne kodne rijei) to omoguava otkrivanje najvie dvije, a ispravljanje najvie jednepogreke._ Na principu visestrukog paritetnog ispitivanja

_ Efikasniji od 2D kodova (manje bitova)

Na temelju paritetnog bita odreuje se raunanje zatitnih bitova u parnom ili neparnomparitetu. Jednostavno reeno, treba li zbroj jedinica koje "uva" neki zatitni bit sa tim bitom

biti paran ili neparan

BISTABILI:

Bistabilje sekvencijalni sklop digitalne elektronike koji moezapamtiti podatak veliine jedan bit.Elektroniki gledano radi se o bistabilnom multivibratoru, tj. o sklopu koji ima dva stabilna stanja (kojima

pridajemo znaee logike 0 i 1). Bistabiliu osnovnoj izvedbi, zvanoj SR bistabil, imaju dva ulaza i dvaizlaza, no postoje i sloenije izvedbe koje imaju i do pet ulaza (poput MS bistabila, engl. master-slave flip-

flop). Neki od tih ulaza mogu reagirati na logiko stae naima, dok neki reagiraju na promjenu staa.

Ulazni impulsi koji se dovode bistabilu se znaju nazivati i okidni impulsi. Ulazi se oznaavaju ovisno o vrstibistabila, dok se izlazi oznaavaju s Q (logiko stanje bistabila) i (logiki komplement izlaza Q). Promjenaiz jednog stabilnog stanja u drugo naziva se okidanje bistabila.

Bistabile moemo podijeliti u dvije osnovne skupine i to na asinkrone i sinkrone bistabile. Asinkronibistabili imaju svojstvo da reagiraju na promjenu impulsa im se pojavi na ulazu u sklop, to dajepogrean rezultat kada se ulazni impulsi ne dovode istovremeno na ulaz. Sinkroni bistabil je verzijaasinkronog koji ima dodatni ulaz (CLK, eng. clock) na koji se dovode sinkronizacijski impulsi konstantne

frekvencije tako da bistabil mijenja stanje na promjenu okidnog impulsa.

SR bistabilima dva ulaza S i R po kojima je i dobio ime. Ulaz S se naziva set (eng. set, postaviti)

ulaz, dok je ulaz R reset ulaz (eng. reset, ponititi).Nain rada moemo opisati rijeima kao:Postavljanjem ulaza S u logiko stanje 1, a ulaza R u logiko stanje 0 izlaz Q se postavlja u stanje1, a izlaz Q' u stanje 0. Ukoliko se na ulaz S dovede logika 0, a na ulaz R logika 1 na izlazu Q sedobije logika 0, a na izlazu Q' logika 1.Ako se na ulaze S i R istovremeno dovedemo logiku 0 ili logiku 1 tada se radi o zabranjenojkombinaciji koja uzrokuje nepredvieno stanje na izlazu.Stanje bistabila se opisuje jednadbom stanja:


24/24

pri emu je potrebno uvesti i dodatnu jednadbu koja eliminira zabranjene kombinacije:SR = 0.

Gdje je:

Qn - stanje izlaza u trenutku promatranja

Qn + 1 - stanje izlaza u sljedeem trenutku

JK bistabilse od SR bistabila razlikuje samo po tome to nema zabranjenih stanja, odnosnostanja u kojima su ulazi J i K logiki isti daju na izlazu stanja koja ovise i o prethodnim stanjimabistabila. Kod JK bistabila se uvodi i trei CLK ulaz koji slui za sinkronizaciju.Jednadba stanja JK bistabila glasi:

T bistabilje verzija JK bistabila kod kojega su ulazi J i K meusobno spojeni tako da samo jedanlogiki ulaz T. T bistabil ima i jo jedan CLK ulaz. Spojimo li ulaz T na logiku jedinicu dobivamosklop koji mijenja logiko stanje na CLK impuls ime se na izlazu T bistabila dobiva niz impulsa

dvostruko manje frekvencije od frekvencije CLK. Upravo zbog svojstva promjene stanja, eng.toggle, prebacivati, je i T bistabil dobio ime.

Jednadba stanja T bistabila:

D bistabilje modifikacija SR bistabila koja se dobije tako da se ulazna varijabla spoji direktno na

ulaz S, dok se na ulaz R dovede invertirani ulaz. D bistabil jednostavno samo upisuje (odnosno

daje na izlazu) podatak koji mu je dan na ulazu, pa ga zbog toga

moemo promatrati kao elementarnu esticu za memoriranje jednog bita, ili kao element zakanjenje ukoliko ukljuimo i CLK ulaz. Upravo zbog ovih svojstava (eng. data, podatak i eng.delay, kanjenje) bistabil je i dobio ime D bistabil.

Jednadba stanja D bistabila:Qn + 1 = D.

Documents

SKRIPTA GDSU (1)