Krystyna Maria Noga

LABORATORIUM PODSTAW TECHNIKI CYFROWEJ

Gdynia 2005

RECENZENT: dr in. Jerzy KRUPA

REDAKCJA: Marta GRZYBOWSKA KOREKTA: Boena SOBOLEWSKA Wydawca: Akademia Morska w Gdyni Wydzia Elektryczny studia zaoczne ISBN 83-87875-42-2 dla wydania trzeciego ISBN dla wydania czwartego Wersja elektroniczna Wydawca zastrzega sobie wszelkie prawa autorskie i wydawnicze Akademia Morska, Dzia Wydawnictw ul. Morska 81-87, 81-225 Gdynia, tel. 690-12-78 Wydanie czwarte, poprawione maj 2005

2

SPIS TRECI

Strona Wstp ................................................................................................ 4

1. Moduowy zestaw elementw logicznych UNILOG ................... 6

2. Bramki TTL i synteza ukadw kombinacyjnych ....................... 16

3. Bloki komutacyjne ....................................................................... 51

4. Bloki arytmetyczne ..................................................................... 66

5. Przerzutniki bistabilne .................................................................. 82

6. Synteza ukadw sekwencyjnych ............................................... 100

7. Liczniki i rejestry scalone ............................................................ 116

8. Ukady uzalenie czasowych ..................................................... 135

9. Podstawowe bramki, generatory astabilne i monostabilne C-MOS ............................................................... 149

10. Klucze dwukierunkowe, multipleksery, demultipleksery CMOS ................................................................ 166

11. Cyfrowy ukad sterowania prac windy adunkowej ................... 182

Zaczniki ........................................................................................... 208

3

WSTP

Skrypt niniejszy obejmuje tematy wicze laboratoryjnych z pod-staw techniki cyfrowej. Dotycz one badania podstawowych ukadw kombinacyjnych, sekwencyjnych i uzalenie czasowych. Zakres i tematyka wicze zostay dostosowane do programu studiw specjal-noci elektroautomatyka okrtowa i komputerowe systemy sterowania na Wydziale Elektrycznym Akademii Morskiej w Gdyni na studiach dziennych i zaocznych. Skrypt mona rwnie traktowa jako pomoc dydaktyczn w czasie wykadu i wicze tablicowych z przedmiotu podstawy techniki cyfrowej. Ukad poszczeglnych wicze jest podobny - po czci teore-tycznej, majcej na celu wyjanienie poj niezbdnych do zrozumie-nia wiczenia, znajduje si opis jego przebiegu i instrukcja wskazuj-ca, jakie badanie naley wykona w laboratorium i jaka powinna by zawarto sprawozdania. Podano take zagadnienia do samodziel-nego opracowania przez studentw. Po kadym wiczeniu zamiesz-czono spis najpopularniejszych pozycji literatury zwizanych z dan tematyk. Cz wicze realizowana jest za pomoc moduowych zesta-ww elementw logicznych UNILOG-2, w ktre wyposaone jest labo-ratorium. Dlatego w pocztkowej czci skryptu zawarto skrcony opis zestawu UNILOG-2 oraz podano charakterystyk wykorzystywa-nego w wiczeniach analizatora sygnaw TTL. Ponadto cz wi-cze moe by realizowana w rodowisku Electronics Workbench oraz Multisim 2001. Na stronie internetowej -www.am.gdynia.pl\~jagat dostpnych jest sporo gotowych projektw, ktre powinny uatwi zro-zumienie zasad projektowania ukadw cyfrowych w rodowisku wir-tualnym.

Wyraam podzikowanie mojemu dyplomantowi, G. Przytars-kiemu, za przygotowanie programu omwionego w rozdziale 2.3. Czytelnikw tego skryptu prosz o zgaszanie ewentualnych uwag. Autorka

4

Uwaga dotyczy wszystkich wicze laboratoryjnych przed wykonaniem niektrych wicze laboratoryjnych naley przy-gotowa w domu wasne projekty (w Internecie, na stronie www. am.gdynia.pl\~jagat, przedstawiam przykadowe projekty oraz sza-blony do niektrych wicze laboratoryjnych). Mona skorzysta z przedstawionych w niniejszym skrypcie propozycji tematw, mona te zrealizowa inny, zwizany tematycznie, projekt. W sprawozdaniu naley umieci wasny projekt, wzorcowych, przedstawionych w Internecie, prosz nie umieszcza.

Wykaz zada, ktre naley zrealizowa w czasie zaj labora-toryjnych naley ustali z prowadzcym zajcia (w niniejszym skrypcie podano przykadowe propozycje). Na potrzeby zaj audytoryjnych, tablicowych oraz laboratoryj-nych z Techniki Cyfrowej zapraszam na strony Internetowe http://www. am.gdynia.pl\~jagat, http://rafa.am.gdynia.pl\~czarny, http://rafa.am.gdynia.pl\~anacz

5

1. MODUOWY ZESTAW ELEMENTW LOGICZNYCH UNILOG 1.1. OGLNA CHARAKTERYSTYKA ZESTAWU

Zestaw elementw logicznych UNILOG-2 jest urzdzeniem prze-nonym. Obudowa wykonana w formie walizki zawiera pole opera-cyjne mieszczce 12 wymiennych moduw logicznych oraz 3 nie-wymienne panele techniczne: zasilacz, panel przecznikw i wska-nikw diodowych oraz panel generatora. Pyt czoow zestawu przedstawiono na rysunku 1.1.

CLOCK PULSE DISPLAY OSCILLOS-COPE

WYMIEN- NE MODUY PROBE 5V DC MAINS

DISPLAY SWICH REGISTER REGISTER

Rys.1.1. Pyta czoowa zestawu UNILOG-2

Kady modu logiczny zawiera jeden ukad scalony TTL lub C-MOS. Wyprowadzenia ukadu logicznego s poczone z kocw-kami umieszczonymi na pycie czoowej moduu i wkomponowanymi w topografi wyprowadze ukadu naniesion na t pyt. W rodku pola operacyjnego znajduje si listwa zasilajca, na ktrej umieszczono kocwki ze staymi poziomami logicznymi, oznaczone liter H, oraz kocwki zasilania, oznaczone symbolami +5 V i 0 V. Modu logiczny jest zasilany poprzez poczenie koc-

6

wek na jego pycie, oznaczonych symbolami +5 V lub U i 0 V lub GND, z odpowiednimi kocwkami na listwie zasilajcej.

cc

Wartociom logicznym 0 i 1 s w zestawie UNILOGU-2 przypo-rzdkowane poziomy logiczne L i H. Niski poziom logiczny L, kt-remu odpowiada w technice TTL napicie wejciowe od 0 do +0,8 V oraz napicie wyjciowe od 0 do +0,4 V, jest przyporzdkowany war-toci logicznej 0. Wysoki poziom logiczny H, ktremu odpowiada w technice TTL napicie wejciowe od +2,0 do +5,0 V oraz napicie wyjciowe od +2,4 do 5,0 V, jest przyporzdkowany wartoci logicz-nej 1. Zaoenia te s suszne dla tzw. logiki dodatniej. Do budowy pocze pomidzy moduami logicznymi oraz mi-dzy moduami i panelami technicznymi su specjalne przewody poczeniowe o rnej dugoci wchodzce w skad zestawu. Wyko-nujc poczenia, naley zwraca uwag, aby wyjcia bramek, prze-rzutnikw i innych ukadw logicznych byy czone tylko z wejcia-mi ukadw logicznych. Poczenie wyjcia z wyjciem lub wyjcia z zasilaniem +5 V jest niedozwolone i moe doprowadzi do zniszcze-nia ukadu scalonego. Kade wejcie ukadu logicznego stanowi pewne obcienie dla wyjcia, ktre nim steruje. Wielkoci okrelajc obcienie wno-szone przez wejcie ukadu jest wspczynnik obcialnoci wejcia. Na przykad kade wejcie prostej bramki logicznej ma wspczynnik obcialnoci rwny 1, wejcia ustawiajce S (oznaczane rwnie jako Pr) i zerujce R (Clear) przerzutnikw maj wspczynnik obci-alnoci rwny 2, wejcie zegarowe T (CP, CL, C) przerzutnikw ma wspczynnik rwny 2. Kade wyjcie ukadu logicznego charaktery-zuje si zdolnoci wysterowania pewnej maksymalnej liczby uka-dw wejciowych. Liczb t okrela wspczynnik obcialnoci wyj-cia. Wartoci tych wspczynnikw dostpne s w katalogach uka-dw logicznych, a take w dokumentacji technicznej zestawu UNILOG-2. Dokonujc pocze pomidzy moduami logicznymi, naley przestrzega zasady, e suma wspczynnikw obcialnoci wej sterowanych z jednego wyjcia nie moe by wiksza ni wspczynnik jego obcialnoci.

7

1.2. PANEL ZASILACZA Panel zasilacza umieszczony jest po lewej stronie pulpitu tech-nicznego. Na pycie czoowej panelu znajduje si wycznik sieciowy MAINS. Zestaw zasilany jest napiciem przemiennym 220 V, 50 Hz. Podczenie zestawu do sieci sygnalizuje wskanik diodowy umiesz-czony nad przecznikiem. Ponadto na panelu zasilacza umieszczone jest gniazdo PROBE 5 V DC, przeznaczone do podczenia analizatora sygnaw TTL typu PSL-1, stanowicego wyposaenie dodatkowe zestawu.

1.3. PANEL PRZECZNIKW I WSKANIKW

Panel przecznikw i wskanikw umieszczony jest w rodko-wej czci zestawu UNILOG-2. Skada si on z dwch czci opisa-nych SWITCH REGISTER i DISPLAY REGISTER. W czci oznaczo-nej SWITCH REGISTER znajduje si 8 przecznikw dwustabilnych, przeznaczonych do rcznego ustawiania poziomw logicznych, wyko-rzystywanych do sterowania badanych ukadw. Nad kadym prze-cznikiem umieszczone s dwie zwizane z nim kocwki wyjcio-we. Na kocwce grnej, oznaczonej symbolem , wystpuje poziom L, jeeli przecznik jest zwolniony, oraz poziom H, jeeli przecznik jest wcinity. Na kocwce dolnej, oznaczonej symbolem , wyst-puje poziom H, jeli przecznik jest zwolniony, oraz poziom L, jeli przecznik jest wcinity. Wspczynnik obcialnoci kadego wyj-cia wynosi 30. W czci oznaczonej DISPLAY REGISTER znajduje si 16 nieza-lenych wskanikw diodowych, sucych do monitorowania stanw logicznych w rnych punktach badanych ukadw. Dioda emituje wiato, jeeli na odpowiadajce jej wejcie podany jest poziom lo-giczny H, nie emituje za wiata, jeeli na jej wejcie zosta podany poziom logiczny L lub wejcie jest nie podczone. Wspczynnik obcialnoci kadego wejcia wynosi 1.

8

1.4. PANEL GENERATORA Panel generatora skada si z czterech czci. W czci opisanej jako CLOCK umieszczono ukad generatora cigu impulsw, tzw. zegar. Ma on dwa wyjcia, kade o wspczynniku obcialnoci 30. Na wyjciu oznaczonym generowany jest cig impulsw H, na wyjciu oznaczonym - cig impulsw L. Czstotliwo impulsw zegara wybiera si poprzez wcinicie jednego z trzech przecznikw stabilnych, opisanych 1 Hz, 1 kHz i 1 MHz. Szeroko impulsw zega-ra rwna jest poowie okresu drga, wynikajcego z wybranej czsto-tliwoci. Znajdujce si nad przecznikami pokrto suy do pynnej regulacji czstotliwoci impulsw zegarowych. Umoliwia ono regu-lacj czstotliwoci od poowy wartoci ustawionej za pomoc prze-cznika do wartoci piciokrotnej. W czci oznaczonej PULSE umieszczone s trzy przeczniki niestabilne, umoliwiajce generacj pojedynczych impulsw H na wyjciu grnym, oznaczonym , lub impulsw L na wyjciu dol-nym, oznaczonym . Wcinicie i zwolnienie przecznika powodu-je wygenerowanie dokadnie jednego impulsu. Wspczynnik obci-alnoci kadego wyjcia wynosi 30. W czci opisanej DISPLAY znajduje si cyfrowy wskanik 7-segmentowy i wyprowadzone s dwa rodzaje wej tego wskanika. Wejcia oznaczone a, b, c, d, e, f, g, DP pozwalaj na bezporednie sterowanie segmentami. Podanie poziomu L na jedno z wej wska-nika powoduje emitowanie wiata przez odpowiedni segment wska-nika. Natomiast wejcia oznaczone jako 20 , 21 , 22 , 23 s wejciami scalonego translatora kodu BCD na kod wskanika 7-segmentowego, wbudowanego w panel i poczonego ze wskanikami. W czci opisanej OSCILLOSCOPE umieszczone s dwie pary gniazd A i B. Uatwiaj one prowadzenie obserwacji oscyloskopo-wych przebiegw logicznych w badanych ukadach. Dwa gniazda koncentryczne, suce do podczenia przewodw koncentrycznych, poczone s z dwiema kocwkami, umoliwiajcymi poczenie z oscyloskopem dwukanaowym wybranych punktw badanego ukadu.

9

1.5. ANALIZATOR SYGNAW TTL

Analizator sygnaw TTL typu PSL-1 wykonany jest w postaci zwartej konstrukcji z wyprowadzonym przewodem zasilajcym, za-koczonym wtykiem suchawkowym. Ponadto wyposaono go w wymienne kocwki pomiarowe, zakoczone ostrzem lub gitkim przewodem. Oglny widok analizatora pokazano na rysunku 1.2.

AA przycisk przecznik kasujcy funkcji funkcji

L1 L2 L3 L4 L5 L6 L7 L8 L9

A B C D

Rys. 1.2. Analizator sygnaw TTL typu PSL-1

Analizator zasilany jest napiciem +5 V. Napicie zasilajce na-ley poda na grny wtyk suchawkowy lub na czerwon y prze-wodu zasilajcego. Podczas badania ukadw zrealizowanych za po-moc zestawu UNILOG-2 najwygodniej jest wykorzysta do zasilania analizatora znajdujce si w panelu zasilacza tego zestawu gniazdo ``PROBE 5V DC``. W wypadku niezalenego zasilania analizatora na-ley uwaa, aby nie pomyli biegunowoci zasilania, gdy ewen-tualna zmiana w tym zakresie prowadzi do trwaego uszkodzenia ana-lizatora. W przedniej czci obudowy analizatora znajduj si gniazda wejciowe A i B, na ktre za porednictwem kocwek pomiarowych podawane s badane sygnay, oraz gniazdo C, umoliwiajce pod-czenie dodatkowego przewodu masy badanego ukadu. Z boku obu-dowy znajduje si przycisk kasowania R, sucy do zerowania we-wntrznych rejestrw analizatora. Na pycie czoowej analizatora umieszczono diody wiecce, sygnalizujce stan badanego ukadu, oraz przecznik funkcji, steruj-

10

cy sposobem pracy wewntrznego licznika impulsw. Poszczeglne elementy maj za zadanie sygnalizowa: dioda wiecca L1 - wysoki poziom sygnau na wejciu A, dioda wiecca L2 - zarejestrowanie co najmniej jednego zbocza

opadajcego na wejciu A, dioda wiecca L3 - niski poziom sygnau na wejciu A, dioda wiecca L4 - zarejestrowanie faktu, e sygna na wejciu B

mia wysoki poziom podczas narastajcego zbocza sygnau na wej-ciu A ( dotyczy to pierwszego po wyzerowaniu analizatora nara-stajcego zbocza sygnau na wejciu A, a suy do rozpoznawania wzajemnej lokalizacji czasowej impulsw w sygnaach podawa-nych na wejcia A i B ),

diody wiecce L5-L8 - stan licznika binarnego, ktry w zalenoci od pooenia przecznika funkcji zlicza ilo narastajcych zboczy w sygnale podawanym na wejcie A lub ilo narastajcych zboczy w sygnale na wejciu B w czasie trwania ramki czasowej, wyzna-czonej przez dwa pierwsze (po wyzerowaniu przyciskiem R) opa-dajce zbocza w sygnale na wejciu A,

dioda wiecca L9 - przepenienie licznika binarnego. W tylnej czci obudowy analizatora, obok przewodu zasilajce-go, umieszczone jest gniazdo wyjciowe D sygnau TTL z czwartego bitu licznika binarnego. Daje ono moliwo podczenia dodatkowe-go zewntrznego licznika impulsw. Zestaw UNILOGU-2 moe rwnie wsppracowa z analizato-rem sygnaw TTL typu PSL-1A (rys. 1.3). Analizator ten umoliwia wykrycie stanu logicznego L (zielona dioda) oraz stanu logicznego H (dioda czerwona). Na czerwon y przewodu zasilajcego naley poda napicie +5 V.

Rys. 1.3. Analizator sygnaw TTL typu PSL-1A

11

1.6. WYKAZ UKADW SCALONYCH I DODATKOWYCH ELEMENTW DOSTPNYCH W LABORATORIUM

1.6.1. Moduy logiczne TTL serii UCY 74 zestawu UNILOG (Druga liczba, wystpujca po liczbie identyfikujcej ukad scalony, okrela liczb moduw)

7400 - 14, 7402 - 5, 7404 - 5, 7410 - 9 7420 - 14, 7442 - 5, 7450 - 5, 7460 - 5, 7472 - 3, 7474 - 9, 7476 - 10, 7483 - 5, 7485 - 5, 7486 - 4, 7489 - 2, 7490 - 3, 7493 - 5, 7495 - 5, 74123 - 7, 74150 - 2, 74151 -7, 74154 - 2, 74155 - 7, 74181 - 5, 74192 - 5, 74193 - 5, elementy RC - 7, podstawka 16 pin - 17, podstawka 24 pin - 10.

1.6.2. Moduy logiczne C - MOS serii 4000 zestawu UNILOG (Druga liczba, wystpujca po liczbie identyfikujcej ukad scalony, okrela liczb moduw)

4000 - 2, 4007 - 2, 4008 - 1, 4011 - 2, 4012 - 2, 4013 - 2, 4019 - 1, 4024 - 1, 4027 - 2, 4028 - 1, 4029 - 2, 4035 - 2, 4040 - 1, 4042 - 1, 4047 - 2, 4044 - 3, 4050 - 2, 4051 - 2, 4059 - 2, 4066 - 2, 4511 - 4, 4724 - 1. UWAGA: odpowiednikiem krajowym jest seria MCY 74.

1.6.3. Ukady scalone TTL serii UCY 74 i C-MOS serii MCY 74

Ukady C - MOS 74000, 74001, 74002, 74011, 74012, 74013, 74016, 74022, 74023, 74028, 74028, 74047, 74049, 74051, 74052, 74053, 74066, 74069, 74071, 74072, 74077, 74081, 74093.

Ukady TTL 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407, 7408, 7409, 7410, 7414, 7416, 7417, 7420, 7430, 7437, 7438, 7440, 7442, 7447, 7450,

12

7451, 7453, 7454, 7460, 7472, 7473, 7474, 7475, 7476, 7483, 7485, 7486, 7490, 7492, 7493, 7495, 74107, 74121, 74123, 74132, 74141, 74145, 74150, 74151, 74153, 74154, 74157, 74164, 74165, 74174, 74175, 74180, 74181, 74192, 74193, 74549, 74A60, 74H00, 74H10, 74HCT14, 74LS00, 74LS02, 74LS04, 74LS05, 74LS08, 74LS09, 74LS10, 74LS11, 74LS14, 74LS15, 74LS20, 74LS21, 74LS22, 74LS26, 74LS32, 74LS74, 74LS90, 74LS109, 74LS123, 74LS132, 74LS138, 74LS139, 74LS174, 74LS373, 74S00, 74S405, 74S412.

1.6.4. Elementy dodatkowe

Pytki z zestawami elementw 820 , 390 , 200 , 110 , 1F, 4 x 200 , 4 x 1 k, 1 F, 2,2 F, 4,7 F, 22 F, 33 F, 47 F, 100 F, 220F, 470 F , 2 x BC109, 2 x BC179, 4 x BAY55, 2 x BAVP21, 2 x GD507, 2 x 1N40.

Elementy na przewodach rezystory: 110 1; 820 2; 11 k 1; 15 k 3; 27 k 1; 30 k 2; 39 k 5; 51 k 2; 820 k 1; dioda: 1N4005 2; kondensatory: 100 F 1; 220 F 5; 470 F 2; 1000 F 1.

1.7. PYTKA LOGICZNA Z TRANSLATOREM KODU BCD NA KOD WSKANIKA 7-SEGMENTOWEGO

Wskanik 7-segmentowy, wchodzcy w skad zestawu UNILOG-2, znajdujcy si w polu DISPLAY, nie zawiera nastpujcych wej funkcyjnych: wejcia wygaszania, speniajcego rwnie funkcj sygnalizacji

wygaszania zera BI/RBO (ang. Blanking Input/Ripple Blanking Output),

wejcia wygaszania zera RBI (ang. Ripple Blanking Input), wejcia testowego LT (ang. Lamp Test).

13

Wywietlacz A

20

BI/RBO

A

B

C

D

E

F

G

21

22

23

RBI

LT

+1234567

UCY 7447

1 2 3 4 5 6 7 8

a

g

d

c

bf

e

R1

R2

R3

R4

R5

R6R7

R8

Vcc

BEZPOREDNIE ZASILANIEWYWIETLACZA A

Wywietlacz B

20

BI/RBO

A

B

C

D

E

F

G

21

22

23

RBI

LT

-1234567

UCY 7447

1 2 3 4 5 6 7 8

a

g

d

c

bf

e

R9

R10

R11

R12

R13

R14

R15

R16

BEZPOREDNIE ZASILANIEWYWIETLACZA B

Rys. 1.4. Ukad sterujcy wskanikami 7-segmentowymi o wsplnej anodzie

14

Ukad sterujcy wskanikami 7-segmentowymi o wsplnej ano-dzie zawierajcy wejcia funkcyjne przedstawiony jest na rysunku 1.4; zosta on wykonany w postaci dodatkowej pytki wsppracujcej z zestawem UNILOG-2. Poszczeglne katody segmentw s doczone do wyjcia ukadu UCY 7447 (translator kodu BCD na kod wskanika 7-segmentowego o wyjciach zanegowanych) poprzez rezystory ograniczajce prd do wartoci dopuszczalnej, jaka moe pyn przez segment.

15

2. BRAMKI TTL I SYNTEZA UKADW KOMBINACYJNYCH

2.1. CEL WICZENIA

Celem wiczenia jest praktyczne poznanie podstawowych uka-dw cyfrowych, realizujcych funkcje logiczne, oraz ich parametrw i charakterystyk. wiczenie umoliwia zbudowanie i przebadanie wczeniej zaprojektowanego ukadu kombinacyjnego. Wykorzystuje si tu moduowy zestaw elementw logicznych UNILOG-2 lub pro-gram dydaktyczny do badania podstawowych charakterystyk wybra-nych elementw pprzewodnikowych [ 8 ].

2.2. PODSTAWOWE WIADOMOCI TEORETYCZNE

2.2.1. Ukady cyfrowe TTL

Spord monolitycznych ukadw cyfrowych du popularno, obok obecnie powszechnie stosowanych ukadw cyfrowych wyko-nanych w technice MOS, osigny wykonane w technice bipolarnej ukady tranzystorowo-tranzystorowe TTL (ang. Transistor-Transistor Logic). Ukady TTL s elementami dwustanowymi, ktrych aktualny stan mona opisa wykorzystujc dwuelementow algebr Boolea. Wysoki poziom napicia (logiczna 1) oznacza si liter H (ang. High), natomiast poziom niski (logiczne 0) liter L (ang. Low ). Stosuje si trzy podstawowe kryteria podziau cyfrowych ukadw scalonych TTL: a/ ze wzgldu na zakres temperatur pracy oraz napi zasilania ukady TTL dziel si na trzy podstawowe serie, ktre zostay przedstawione w tabeli 2.1, b/ ze wzgldu na czas propagacji i pobr mocy ukady TTL dziel si na pi wersji (tab. 2.2): ukady standardowe,

16

ukady maej mocy strat (L), lecz o wikszym czasie propagacji, ukady szybkie (H), lecz o zwikszonej mocy strat, ukady superszybkie (S), ukady superszybkie (LS) maej mocy strat, c/ ze wzgldu na liczb elementw w jednej obudowie ukady TTL

dziel si na: ukady maej skali integracji (ang. SSI - Small Scale Integration)

zawierajce nie wicej ni 12 bramek w jednej strukturze, ukady redniej skali integracji (ang. MSI - Medium Skale Integra-

tion) zawierajce 1399 bramek, ukady duej skali integracji (ang. LSI - Large Sale Integration) za-

wierajce 10010 000 bramek, ukady bardzo duej skali integracji (ang. VLSI - Very Large Scale

Integration) zawierajce powyej 10 000 bramek. Tabela 2.1

Zakres temperatur pracy i napi ukadw TTL

Seria Zakres temperatur pracy [oC] Napicie

zasilania [V]

54 74 64

od -55 do +125 od 0 do +70 od -25 do +85

5 10% 5 5% 5 5%

Tabela 2.2

Podstawowe parametry techniczne bramek TTL serii 74 Wersja

Parametry standardowa H L S LS

Czas propagacji tp [ns] 10 6 33 3 10 Czstotliwo maks. fmax [MHz] 35 50 3 125 45 Moc strat Ps [mW] 10 22 1 19 2 Obcialno N 10 10 10 10 20

2.2.2. Podstawowa bramka z serii 74

Podstawowym elementem ukadw cyfrowych TTL jest bramka NAND z serii 74. Jej schemat bramki przedstawiono na rysunku 2.1. Bramka realizuje funkcj negacji iloczynu logicznego, tzn. F = AB .

17

Rys. 2.1. Schemat ideowy bramki podstawowej NAND

Sygnay wejciowe podawane s na emitery tranzystora wielo-emiterowego T1, realizujcego iloczyn logiczny. Tranzystor T2 pracu-je w ukadzie wzmacniacza poredniczcego, natomiast tranzystory T3 i T4 stanowi przeciwsobny stopie wyjciowy (Totem - Pole). Zapewnia on ma rezystancj wyjciow w obu stanach logicznych. Jeeli przynajmniej na jedno wejcie bramki podany jest sygna 0 (napicie o poziomie L), to tranzystor T1 przewodzi prd bdc w stanie nasyconym, zatykajc tym samym tranzystor T2. Zatkanie T2 pociga za sob zatkanie T4, natomiast T3 dziaa wtedy jako wtrnik emiterowy, w ktrym rol opornika emiterowego spenia obcienie bramki. Napicie wyjciowe odpowiada poziomowi logicznemu 1. Jeeli na oba wejcia bramki podane zostan sygnay o wartoci logicznej H, wwczas zcze emiterowe tranzystora T1 jest spolary-zowane w kierunku zaporowym (obszar pracy inwersyjnej, gdzie ko-lektor i emiter zamieniaj wzajemnie role). Tranzystor T2 zostaje wy-sterowany do stanu nasycenia. Spadek napicia na kolektorze T2 po-woduje zatkanie T3, natomiast T4 wchodzi w stan gbokiego nasyce-nia, a tym samym napicie na jego kolektorze spada do okoo 0,2 V (stan L). Przykadem ukadu scalonego zawierajcego cztery dwuwej-ciowe bramki NAND jest ukad UCY 7400 (SN7400). Waciwoci statyczne ukadw logicznych TTL mona przed-stawi w postaci odpowiednich charakterystyk. Podstawow charakte-

18

rystyk statyczn jest charakterystyka przejciowa (przeczania) U0 = f(UI), okrelajca zaleno napicia wyjciowego od napicia wejciowego bramki. Na rysunku 2.2 pokazano charakterystyk przej-ciow standardowej bramki NAND. Zalenoci prdowo-napiciowe ukadu ilustruje si za pomoc charakterystyki wejciowej II = f(UI). Przykadow charakterystyk wejciow standardowej bramki NAND przedstawiono na rysun-ku 2.3.

0,4 0,8 1,2 1,6 2,0 2,4 2,8

0,4

U0 [V]

0,81,21,62,02,42,83,23,64,04,44,8

UIH MINUI [V]UIL MAX

UOL MAX

UOH MIN

Rys. 2.2. Charakterystyka przejciowa bramki NAND

II [mA]

0,5

-1

1 2 3 4 UI [V]

Rys. 2.3. Charakterystyka wejciowa bramki NAND

19

Charakterystyk poboru prdu zasilania Icc = f(UI) bramki NAND, okrelajc zaleno prdu zasilania od napicia wejciowego, przed-stawiono na rysunku 2.4.

Icc [mA]

UI [V]

~10 mA~13 mA

~20 mA

~1,5 V Rys. 2.4. Charakterystyka poboru prdu zasilania

W celu zobrazowania moliwoci obcienia bramki podaje si dwie charakterystyki wyjciowe U0 = f(I0) osobno dla stanu wyso-kiego i niskiego na wyjciu bramki (rys. 2.5). UOH[V]

5

4

3

2

1

5 10 15 20 25 30 IOH[mA]

UOL[V]

0,5

0,4

0,3

0,2

0,1

10 20 30 40 50 IOL[mA]

a) b)

Rys. 2.5. Charakterystyki wyjciowe bramki NAND: a) dla stanu H na wyjciu,

b) dla stanu L na wyjciu

Oporno wyjciowa bramki w stanie 1, przy maym obcieniu nie po-wodujcym nasycenia tranzystora T3, wynosi okoo 100 , nato-

20

miast w stanie 0 - okoo 10 (wyjcie zachowuje si jak kolektor nasyconego tranzystora z emiterem na masie). W serii UCY 74 gwarantowane s nastpujce wartoci napi: = 0,8 V, maksymalna warto napicia wejciowego w

stanie 0, U IL max

= 2,0 V, minimalna warto napicia wejciowego w sta-nie 1, U IH min

= 0,4 V, maksymalna warto napicia wyjciowego w stanie 0 dla prdu wyjciowego nie przekraczajcego 16 mA, U OL max

= 2,4 V, minimalna warto napicia wyjciowego w sta-nie 1 dla prdu pobieranego mniejszego ni 400 A. U OH min

Podane powyej prdy obcienia dotycz wycznie wersji stan-dardowej. Gwarantowane wartoci prdw wejciowych wynosz dla wersji standardowej: I ILmax = 1,6 mA dla U I = 0,4 V I IHmax = 1,6 A dla U I = 2,4 V

2.2.3. Bramka z otwartym obwodem kolektora

Bramka z wyjciem typu Open Collector (OC) rni si od typo-wych bramek tym, e w jej stopniu wyjciowym znajduje si zwyky

inwerter (rys. 2.6), a nie ukad przeciwsobny Totem Pole, co pozwala na realiza-cj iloczynu logicznego po-przez podczenie kolekto-rw tranzystorw wyjcio-wych wielu bramek do wsplnego opornika, cz-cego je z napiciem zasilaj-cym. Zrealizowany w taki sposb iloczyn logiczny nazywa si iloczynem mon-taowym.

Rys. 2.6. Bramka z otwartym obwodem

kolektora UCY 7401

21

Dwie bramki OC doczone do wsplnego rezystora obciajce-go RO (rys. 2.7) realizuj funkcj: F A B C D A B C D= + = .

F = AB + CD

R0

UCC

AB

CD

Rys. 2.7. Doczenie dwu bramek z otwartym kolektorem do wsplnego rezystora

obciajcego

Projektowanie iloczynu montaowego polega na wyznaczeniu grnej i dolnej granicznej opornoci wsplnego obcienia R0. Odby-wa si to na drodze analizy rozpywu prdw bramek OC przy obu stanach logicznych (rys. 2.8).

RO MAX

UCC

UIL IOH IIH

UIL IOH IIH

UIL IOH IIH

UIL IOH

ID

a)

RO MIN

UCC

UIH IOL IIL

UIL IIL

UIL IIL

UIL

ID

b)

Nn n N Rys.2.8. Rozpyw prdw w ukadzie iloczynu montaowego: a) w stanie H,

b) w stanie L

Maksymalna warto rezystancji R 0 dla stanu H wynosi:

22

R U Un I N I

cc OH

OH IH0max

min

max max= +

gdzie: n - liczba bramek doczonych do wsplnego rezystora R0 , N - liczba wej bramek obciajcych. W stanie L warto R 0 mona wyznaczy na podstawie wzoru:

R U UI N I

cc OL

OL IL0min

max

max max=

W zwizku z rnicami w budowie poszczeglnych bramek z otwar-tym kolektorem, gwarantowane wartoci parametrw stopnia koco-wego precyzuje si dla kadego typu bramki oddzielnie. Na przykad dla bramki UCY 7401 wartoci te wynosz:

I OH max = 250 A dla U OH = 5,25 V (I OH max jest odmiennie zdefiniowana ni dla ukadu UCY7400) U OL max = 0,4 V dla I OL max = 16 mA.

Bramki z otwartym obwodem kolektora su rwnie do wsp-pracy ukadw TTL z innymi ukadami pracujcymi przy wyszych napiciach zasilania, np. z wysokoprogowymi tranzystorami MOS. Realizacja tej funkcji wymaga zastosowania w stopniu wyjciowym tranzystora o podwyszonym napiciu przebicia (15 V lub 30 V) i odpowiednio duym prdzie IOL. Przykadem bramki buforowej z otwartym obwodem kolektora jest inwerter UCY 7406.

2.2.4. Zasady stosowania ukadw TTL

Sygnay podawane na wejcia elementw TTL powinny charak-teryzowa si nastpujcymi parametrami: czasy narastania i opadania impulsw zegarowych powinny by

mniejsze ni 150 ns, czasy narastania i opadania zboczy impulsw wejciowych powin-

ny male ze wzrostem rezystancji wyjciowej ukadw sterujcych,

23

jeeli impedancja Z O 100 , czasy te nie powinny by dusze ni 1 s,

wejciowe poziomy napi dodatnich nie powinny przekracza +5,5 V, a ujemnych -0,5 V.

Podczas stosowania ukadw TTL moe zaistnie sytuacja, e nie do wszystkich wej bramki doprowadzono sygnay sterujce. Wej-cie nie wykorzystane oddziauje wtedy na warto logiczn sygnau wyjciowego w taki sposb, jak gdyby do tych wej zostay dopro-wadzone sygnay odpowiadajce jedynce logicznej. Pozostawienie nie wykorzystanych (otwartych) wej zmniejsza szybko przeczania bramki ze stanu wysokiego do niskiego, a take odporno bramki na zakcenia. Jeli wic w systemach lub urzdzeniach cyfrowych ist-niej elementy logiczne, w ktrych nie wszystkie wejcia s wykorzy-stane, to naley stosowa nastpujce zasady ich poczenia: nie uywane wejcia bramek AND, NAND i przerzutnikw naley

doczy do szyny napicia zasilania cc poprzez rezystancj 15 k; przez pojedyncz rezystancj 1 k mona doczy mak-symalnie 25 wolnych wej; jeeli napicie zasilania nie przekra-cza 5,5 V, to nie uywane wejcia mona doczy wprost do na-picia zasilania,

U

nie uywane wejcia bramek AND, NAND, OR oraz NOR mona doczy do wej uywanych tych samych bramek pod warun-kiem, e dopuszczalna obcialno ukadu sterujcego w stanie wysokim nie zostanie przekroczona,

wolne wejcia bramek AND, NAND oraz przerzutnikw mona doczy do wyjcia nie uywanej bramki, na wejcie ktrej naley przyoy napicie odpowiadajce zeru logicznemu,

wolne wejcia bramek AND, NAND oraz przerzutnikw mona doczy do niezalenego rda napicia zasilania o napiciu wy-noszcym +2,4 +3,5 V,

wolne wejcie bramek OR oraz NOR naley doczy do masy; wejcie bramki mona czy z mas ukadu poprzez opornik nie wikszy ni 400 .

24

2.2.5. Synteza ukadw kombinacyjnych

W celu dokonania syntezy ukadu kombinacyjnego naley: okreli funkcj logiczn rozpatrywanego problemu, np. za pomo-

c tablicy prawdy, dokona minimalizacji funkcji logicznej wykorzystujc tablice

Karnaugha lub metody algebraiczne, sporzdzi schemat ukadu logicznego, realizujcego zminimali-

zowan funkcj logiczn. Minimalizacja funkcji logicznych polega na wielokrotnym sto-

sowaniu tzw. regu sklejania: Ax + A x = A (A + x ) (A + x) = A Wyraenia podlegajce sklejaniu nosz nazw ssiednich. S one iloczynami lub sumami tych samych zmiennych rnicych si tylko negacj jednej zmiennej. Na przykad ssiednie s wyraenia x x x1 2 3 i oraz x x x1 2 3 x x x x1 2 3+ + + 4 i x x1 2+ + x x3 + 4 ; ich suma i iloczyn po zastosowaniu regu sklejania wynosz odpowiednio: x1 x2 oraz x x x1 2+ + 3 . Funkcje logiczne mona minimalizowa poprzez przeksztacenia algebraiczne zgodnie z prawami oraz tosa-mociami algebry Boolea. Jest to jednak sposb pracochonny i nie-wygodny. Podstawowy algorytmiczny sposb minimalizacji funkcji logicz-nych to metoda tablic Karnaugha. Przykadowo podano jej zastoso-wanie do minimalizacji wzgldem zer i wzgldem jedynek nastpuj-cej funkcji logicznej czterech zmiennych:

f (D, C, B, A) = ( 0, 1, 2, 8, 9, 11, 12, 13, 15 ) = = DCBA + DCBA + DCBA + DCBA + DCBA + DCBA + DCBA + + DCBA + DCBA W celu zminimalizowania powyszej funkcji naley przedstawi j w tablicy Karnaugha (rys. 2.9).

25

a) b) BA

DC 00 01 11 10 BA

DC 00 01 11 10

00 1 1 0 1 00 1 1 0 1 01 0 0 0 0 01 0 0 0 0 11 1 1 1 0 11 1 1 1 0 10 1 1 1 0 10 1 1 1 0

Rys.2.9. Tablice Karnaugha funkcji f ( D, C, B, A ):

a) minimalizacja wzgldem zer, b) minimalizacja wzgldem jedynek Z tablicy otrzymuje si nastpujce minimalne postaci funkcji:

a) minimalizujc wzgldem zer:

f ( D, C, B, A ) = ( )( )( )DBAABDCD +++++ b) minimalizujc wzgldem jedynek:

f ( D, C, B, A ) = DABDBCACD +++ Zasady sporzdzania schematu logicznego zostan omwione na pod-stawie kolejnego przykadu.

Przykad Zminimalizowa funkcj Y(a, b, c, d, e)= [0, 5, 7, 8, 10, 12, 13, 14, 16, 20, 23, 31 (3, 4, 6, 15, 18, 24, 29)] .

Zaprojektowa ukad kombinacyjny zoony z bramek: a) tylko NOR 3-wejciowych, b) tylko NAND 3-wejciowych.

Rozwizanie Minimalizacji dokonano wykorzystujc tablice Karnaugha.

a, b c, d, e 000 001 011 010 110 111 101 100

00 0 1 x 1 x 0 0 x 01 0 1 1 0 0 x 0 0 11 x 1 1 1 1 0 x 1 10 0 1 1 x 1 0 1 0

26

Y(a, b, c, d, e) = c e e d a a b e b d e+ + +

a b c d e

Y

Rys. 2.10. Ukad kombinacyjny na bramkach NOR 3-wejciowych

a b c d e

Y

Rys. 2.11. Ukad kombinacyjny na bramkach NAND 3-wejciowych

27

2.3. OPIS OPROGRAMOWANIA DO BADANIA PODSTAWOWYCH CHARAKTERYSTYK WYBRA-NYCH ELEMENTW PPRZEWODNIKOWYCH

2.3.1. Struktura programu

Uruchomienie programu do badania charakterystyk wybranych elementw pprzewodnikowych nastpuje po wejciu do katalogu, w ktrym znajduj si wszystkie pliki niezbdne do jego dziaania (ste-rowniki karty graficznej - pliki z rozszerzeniem BGI, zbiory krojw pisma - pliki z rozszerzeniem CHR, pliki graficzne z rozszerzeniami DCS i BMP znajdujce si w podkatalogu SCHEMATY, zbiory tek-stowe z rozszerzeniem TXT oraz program wykonawczy MAIN.EXE) i po uruchomieniu zbioru o nazwie MAIN.EXE. Przygotowane w ramach pracy dyplomowej [8] oprogramowanie ska-da si z trzech zasadniczych czci: MENU GWNEGO, WPROWADZENIA DO WICZENIA, CZCI POMIAROWEJ. 2.3.1.1. Menu gwne

Po uruchomieniu programu wywietlana jest czowka, z ktrej po naciniciu dowolnego klawisza przechodzimy do menu gwnego. Menu gwne daje nam do wyboru nastpujce opcje: USTAWIENIA, DIODY, TRANZYSTORY, BRAMKI, POMOC. Kada z tych opcji moe by uaktywniana poprzez nacinicie klawi-sza odpowiadajcego wyrnionej literze w nazwie opcji lub poprzez naprowadzenie podwietlonej belki za pomoc klawiszy , na odpowiedni nazw opcji i potwierdzenie jej klawiszem Enter. Po

28

wyborze opcji nastpuje wywietlenie na ekranie monitora dostpnych podopcji. Sposb wyboru podopcji jest taki sam, jak przy wyborze opcji, tzn. przez nacinicie odpowiedniego klawisza z wyrnion liter lub poprzez naprowadzenie podwietlonej belki na wybran podopcj. Ponadto program umoliwia szybkie poruszanie si midzy okienka-mi, np. za pomoc klawisza kierunkowego mona przej od po-dopcji USU SORTOWANIE w opcji USTAWIENIA do podopcji PROSTOWNICZA w opcji DIODY. Metod t mona take stoso-wa dla bardziej zagbionych opcji poprzez kilkakrotne naciskanie kursora kierunkowego. Struktura MENU GWNEGO zostaa przedstawiona na rysunku 2.12.

Q Opcja USTAWIENIA Po wyborze opcji USTAWIENIA na ekranie pojawi si okno

zawierajce nastpujce podopcje: WSTAW WPROWADZENIE, USU WPROWADZENIE, WSTAW SORTOWANIE, USU SORTOWANIE.

Za pomoc podopcji WSTAW WPROWADZENIE i USU WPROWADZENIE moemy wczy lub wyczy funkcj wywie-tlania na ekranie monitora wprowadzenia do wiczenia (standardowo wprowadzenie ustawione jest na aktywne). Stan tej podopcji sygnali-zowany jest na belce narzdziowej u dou ekranu.

Q Opcja DIODY i opcja TRANZYSTORY Opcje DIODY i TRANZYSTORY przeznaczone s do wyko-

rzystania w laboratorium podstaw elektroniki, dlatego te opis ich nie zostanie przedstawiony.

Q Opcja BRAMKI Opcja BRAMKI przygotowana zostaa z myl o wykorzystaniu

w laboratorium techniki cyfrowej. Umoliwia ona badanie charaktery-styk nastpujcych bramek wykonanych w technice TTL: NAND,

29

OPEN COLLECTOR. Jeeli uaktywnimy podopcj NAND, to rozwinie si podmenu CHA-RAKTERYSTYKI, w ktrym naley dokona wyboru rodzaju bada-nej charakterystyki. W nowo otwartym oknie dostpne s nastpujce charakterystyki:

POBORU PRDU, PRZECZANIA, WEJCIOWA, WYJCIE ESC. UWAGA: Aby okreli charakterystyk PRZECZANIA bramki UCY 7401, powinno wybra si j z

podmenu CHARAKTERYSTYKI mieszczcym si w menu podopcji OPEN COLLECTOR. Uaktywnienie wybranej funkcji podmenu CHARAKTERYSTYKI spowoduje przejcie do wy-wietlania na ekranie komputera wprowadzenia, czyli pomocy teoretycznej (przy standar-dowym ustawieniu).

Q Opcja POMOC Opcja POMOC powoduje wywietlenie na ekranie monitora

podstawowych informacji o sposobie korzystania z programu do reje-stracji charakterystyk wybranych elementw pprzewodnikowych. Zawiera ona nastpujce elementy skadowe: opis oglny programu, podstawowe zasady dokonywania pomiarw za pomoc programu, podstawowe bdy przy obsudze programu, nowoci, info. Do przegldania pomocy su klawisze:

- przesuw o jeden wiersz w gr, - przesuw o jeden wiersz w d, Pg Up - przesuw o jeden ekran w gr, Pg Dn - przesuw o jeden ekran w d.

30

Wstaw wprowadzenieUsu wprowadzenieWstaw sortowanieUsu sortowanieWyjcie Esc

ProstowniczaZeneraWyjcie Esc

PrzewodzeniaZaporowaWyjcie Esc

BipolarnePoloweWyjcie Esc

PrzejciowaWyjciowaWyjcie Esc

NandOpen CollectorWyjcie Esc

WejciowaPoboru prduPrzeczaniaWyjcie Esc

PrzeczaniaWyjcie Esc

Ustawienia Diody Tranzystory Bramki Pomoc

Rys.2.12. Struktura menu gwnego

31

2.3.1.2. Wprowadzenie do wiczenia

WPROWADZENIE DO WICZENIA uruchamia si automa-tycznie (gdy funkcja WPROWADZENIE jest aktywna) po okrele-niu elementu i wybraniu charakterystyki pomiarowej. W tej czci programu uytkownik ma moliwo zapoznania si z krtkim opisem zjawisk, ktre bdzie bada w czasie zaj laboratoryjnych. Podsta-wowe wiadomoci teoretyczne poparte s licznymi rysunkami i tabe-lami. Wywietlony jest take schemat ukadu, jaki naley poczy, aby zarejestrowa badan charakterystyk. Po wywietlanym na ekra-nie monitora wprowadzeniu teoretycznym mona porusza si kurso-rami kierunkowymi: - gra, - d. Nacinicie klawisza ENTER spowoduje przejcie do CZCI POMIAROWEJ przygotowanego oprogramowania (wprowadzenie powinno by jednak przejrzane do koca, gdy w przeciwnym wy-padku nacinicie klawisza ENTER nie da spodziewanego rezultatu).

2.3.1.3. Cz pomiarowa

Cz pomiarowa, dostpna w przygotowanym oprogramowaniu, jest rozbudowanym narzdziem do rejestrowania i obrbki okrelo-nych charakterystyk wybranych elementw pprzewodnikowych. W ukadzie ekranu tej czci programu mona wyrni kilka podsta-wowych elementw: belka menu czci pomiarowej, ukad wsprzdnych z naniesion siatk i skal, wartoci wielkoci czytanych przez mierniki, kwadrat z numerem i kolorem rejestrowanego wykresu, nazwa elementu i rodzaj badanej charakterystyki. Q Belka menu CZCI POMIAROWEJ

Cz pomiarowa udostpnia uytkownikowi oprogramowania szereg funkcji, ktre uatwiaj rejestracj i obrbk wykresu. Menu czci pomiarowej (rys.2.13) zawiera 7 nastpujcych opcji:

PLIK, EDYCJA, NASTPNY, SKASUJ, SKALA, POMOC, KONIEC.

Uaktywnienie menu uzyskuje si poprzez przycinicie klawisza F10; spowoduje to pojawienie si zielonej belki na ostatnio wybranej opcji. Do przemieszczania si midzy opcjami i funkcjami su klawisze kursorw, natomiast aby uruchomi wybran opcj (lub funkcj), naley nacisn klawisz ENTER.

S Opcja PLIK Wybr opcji PLIK powoduje wywietlenie na ekranie monitora

podmenu zawierajcego nastpujce funkcje: ZAPISZ, ODCZYTAJ, DRUKUJ, WYJCIE.

33

ZapiszOdczytajDrukujWyjcie

Wywietlaj wszystkie wykresyWywietlaj biecy wykresWstaw / usu opisyUtwrz opisZamie miernikiPozycjaLinijkaWyjcie

Skasuj cay wykresSkasuj ostatni punkt pomiarowyWyjcie

PLIK EDYCJA NASTPNY SKASUJ SKALA

EdycjaSkasujNastpnyPlikSkalaKoniecKlawiaturaSchematInfo

WykresySchematWyjcie

POMOC KONIEC

Rys. 2.13. Struktura menu CZCI POMIAROWEJ

35

Funkcja ZAPISZ Funkcja ZAPISZ suy do zapisywania zarejestrowanych charakte-

rystyk na dysku twardym lub na dyskietkach. Aby zapisa przebieg, naley nada mu nazw (nie dusz ni 8 liter) oraz okreli ciek dostpu (katalog) dla nowo utworzonego pliku. Gdy w okrelonym przez uytkownika miejscu istnieje ju plik o takiej nazwie, to zosta-nie on uaktualniony (poprzednie dane ulegn zniszczeniu). Wszystkie pliki zostaj automatycznie zapisane z rozszerzeniem ppm. W funkcji Zapisz s aktywne nastpujce klawisze: Tab prze-chodzenie midzy Nazw a Katalogiem, Enter - potwierdzenie wybo-ru. Standardowo s take dostpne takie klawisze, jak: , , , , Backspace, Del, Home, End, Esc. W wypadku podania bdnej lub nie istniejcej cieki, okrelenia nie istniejcej stacji dyskw czy te prby zapisu na zabezpieczon dys-kietk program wywietli na ekranie monitora odpowiedni komunikat.

Funkcja ODCZYTAJ Funkcja ODCZYTAJ suy do odczytu plikw z dowolnego na-

pdu. Aby odczyta zbir, naley okreli jego nazw oraz katalog, w ktrym plik si znajduje. Niezbdnym warunkiem do odczytania pli-ku jest jego istnienie w danym miejscu. Powinien on rwnie posiada odpowiedni format (pliki s nagrywane z rozszerzeniem ppm). Obsuga klawiatury zostaa zorganizowana podobnie jak w funkcji ZAPISZ, dodatkowo po wciniciu klawisza F1 uaktywnia si nowe okno zawierajce informacje na temat otwieranego pliku. W nowo otwartym okienku wywietlana jest: dokadna cieka dostpu do wybranego pliku, data zaoenia, rozmiar zbioru, liczba wykresw, komentarz do poszczeglnych wykresw, liczba punktw pomiarowych w kolejnych charakterystykach.

Wczytanie zbioru z dysku spowoduje zastpienie bieco edyto-wanych wykresw nowymi, jednak zastpione zostan tylko te cha-rakterystyki, ktre maj takie same numery, jak przebiegi odczytane z

dysku. Po zakoczeniu funkcji ODCZYTAJ na monitorze bd przedstawiane wszystkie charakterystyki (nowo otwarte i poprzednio edytowane) a do momentu odwieenia ekranu. Umoliwia to po-rwnanie kilku wczeniej zapisanych charakterystyk. Odwieenie ekranu spowoduje usunicie zastpionych wykresw (czyli wykresw o tych samych numerach) z ekranu komputera. Odwieenie ekranu nast-puje m.in. po wywoaniu takich opcji, jak SKALA czy SKASUJ.

Funkcja DRUKUJ Za pomoc funkcji DRUKUJ moemy dokona wydruku sche-

matu pomiarowego lub aktualnie wywietlanych na ekranie przebie-gw. Do wydruku doczone zostan opisy poszczeglnych wy-kresw.

S Opcja EDYCJA Szereg funkcji umoliwiajcych porwnywanie wykresw, edy-

towanie opisw oraz obsug miernikw zostao zawartych w opcji EDYCJA. Dokadny opis wszystkich moliwoci przedstawiono w kolejnych rozdziaach. Opcja EDYCJA zawiera nastpujce funkcje: wywietlaj wszystkie wykresy, wywietlaj biecy wykres, wstaw/usu opisy, utwrz opis, zamie mierniki, pozycja, linijka. Funkcja WYWIETLAJ WSZYSTKIE WYKRESY

Funkcja WYWIETLAJ WSZYSTKIE WYKRESY spowodu-je, e oprcz biecego wykresu na ekranie komputera wywietlane bd pozostae charakterystyki. Kada z charakterystyk ma swj nu-mer i rysowana jest w innym kolorze.

Funkcja WYWIETLAJ BIECY WYKRES

36

Funkcj WYWIETLAJ BIECY WYKRES wywoujemy wwczas, gdy chcemy, aby na ekranie monitora wywietlany by tyl-ko aktualnie edytowany wykres. Informacje o kolorze i numerze edy-towanego wykresu s umieszczone w prawym dolnym rogu ukadu wsprzdnych (kwadrat w kolorze biecego wykresu z jego nume-rem w rodku).

Funkcja WSTAW/USU OPISY Podczas rejestrowania charakterystyk uytkownik powinien

orientowa si ile punktw pomiarowych zostao ju okrelonych. W tym wanie celu zostaa stworzona funkcja WSTAW/USU OPISY. Wywoanie jej spowoduje otwarcie na ekranie monitora okienka za-wierajcego podstawowe dane na temat sporzdzanych przebiegw. Ponowne wywoanie funkcji WSTAW/USU OPISY spowoduje usunicie okna z ekranu monitora.

Funkcja UTWRZ OPIS Dziki funkcji UTWRZ OPIS mona tworzy komentarze do

poszczeglnych wykresw; bd one doczane do wydrukw oraz zapisywane na dysku wraz z charakterystykami. Tekst komentarza nie powinien zawiera wicej ni 30 znakw.

Funkcja ZAMIE MIERNIKI Standardowo program przyporzdkowuje osi X miernik pod-

czony pod COM1, a osi Y - miernik podczony pod COM2. Jednak ze wzgldu na to, e uytkownik czc ukad nie musi zna powy-szych informacji, zostaa wprowadzona funkcja ZAMIE MIERNIKI. Dziaanie jej sprowadza si do zamiany pierwotnych ustawie. Wywoanie funkcji ZAMIE MIERNIKI powoduje zmia-n przyporzdkowania miernikw, tzn. miernik podczony pod COM1 zostanie przyporzdkowany osi Y, a miernik podczony pod COM2 osi X.

Funkcja POZYCJA Podczas analizowania zarejestrowanego na ekranie przebiegu nie-

zbdna jest moliwo odczytu wsprzdnych wybranych punktw wykresu. Wsprzdne mona odczytywa bezporednio z naniesionej

37

w ukadzie skali (lecz jest to niewygodne i mao dokadne) lub za pomoc funkcji POZYCJA. Uaktywnienie funkcji POZYCJA spowoduje wywietlenie na ekranie komputera dwch rwnolegle przecinajcych si prostych. Wzajemne pooenie linii mona zmienia za pomoc kursorw: , , , . Regulowa mona take skok (dokadno), z jakim nastpuje przesuw linii (klawisz Pg Up - zwiksza dokadno, Pg Dn - zmniej-sza dokadno), przy czym standardowo skok ustawiony jest na 10 punktw ekranowych. Wsprzdne punktu przecicia si prostych s wywietlane w prawym grnym rogu ekranu, natomiast informacja o aktualnej dokadnoci przedstawiona jest w oknie u dou ekranu.

Funkcja LINIJKA Podczas analizy niektrych przebiegw zachodzi konieczno

znalezienia kta nachylenia charakterystyki, sprawdzenia liniowoci wykresu, czy te poprowadzenia stycznej w okrelonym punkcie przebiegu. W tym celu zostaa wprowadzona funkcja LINIJKA. Za-inicjowanie tej funkcji spowoduje wywietlenie w ukadzie wsp-rzdnych prostej o regulowanych punktach zaczepienia oraz zmien-nym kcie nachylenia. Pooeniem prostej steruje si za pomoc na-stpujcych klawiszy: - ustawienie grnego koca linijki jako ruchomego (czerwony kwadrat u gry linijki), - ustawienie dolnego koca linijki jako ruchomego (czerwony kwadrat u dou linijki), , - przesuwanie ruchomego koca linijki, Pg Up - zwikszenie skoku (dokadnoci) linijki, Pg Dn - zmniejszenie skoku (dokadnoci) linijki. Okna informacyjne funkcji LINIJKA rozmieszczone s podobnie jak w funkcji POZYCJA. W oknie w prawym grnym rogu ekranu wy-wietlane s nastpujce dane: wsprzdna X grnego punktu, wsprzdna Y grnego punktu, wsprzdna X dolnego punktu, wsprzdna Y dolnego punktu, kt nachylenia prostej wzgldem osi X,

38

tangens kta nachylenia. W dolnej czci ekranu wywietlane s informacje na temat ustawie-nia dokadnoci przesuwu linijki.

S Opcja NASTPNY W programie do badania podstawowych charakterystyk wybra-

nych elementw pprzewodnikowych przewidziano moliwo wy-krelania i zapisywania na jednym ekranie maksymalnie piciu cha-rakterystyk. Do przechodzenia midzy kolejnymi charakterystykami suy opcja NASTPNY. Wywoanie jej spowoduje pojawienie si okna dialogowego w ktrym naley wpisa numer sporzdzanego przebiegu (1 - 5). Jeli wykres o danym numerze ju istnieje, program automatycznie powiadomi o tym uytkownika. Opcji NASTPNY mona take uywa do przegldania poszczeglnych wykresw, oczywicie wwczas, gdy aktywna jest funkcja WYWIETLAJ BIECY WYKRES.

S Opcja SKASUJ Opcja SKASUJ umieszczana jest standardowo w wikszoci pro-

fesjonalnych programw jako funkcja opcji edycja. Jednak ze wzgl-du na to, e podczas rejestrowania charakterystyk czsto zachodzi konieczno jej uycia, zostaa ona umieszczona jako opcja w menu czci pomiarowej. Wywoanie jej spowoduje na ekranie otworzenie podmenu zawierajcego nastpujce dwie funkcje: SKASUJ CAY WYKRES, SKASUJ OSTATNI PUNKT POMIAROWY, WYJCIE. Funkcja SKASUJ CAY WYKRES

Funkcji SKASUJ CAY WYKRES uywamy wwczas, gdy zachodzi konieczno skasowania caej charakterystyki. Po jej wywo-aniu program zapyta o numer przebiegu do skasowania. Po wprowa-dzeniu numeru i po naciniciu klawisza ENTER wyszczeglniony wykres zostanie usunity z pamici oraz z ekranu monitora. Z wyko-nania polecenia moemy zrezygnowa przyciskajc klawisz Esc. Funkcja SKASUJ OSTATNI PUNKT POMIAROWY Ze wzgldu na inercj miernikw oraz na przypadkowe bdy czsto podczas reje-

39

strowania charakterystyki zachodzi konieczno cofnicia (skasowa-nia) ostatniego punktu pomiarowego. Funkcja SKASUJ OSTATNI PUNKT POMIAROWY usuwa z pamici komputera oraz ekranu ostatnio zarejestrowany punkt bez wzgldu na to, czy by on wstawio-ny na kocu charakterystyki, czy w jej rodku. Ponowne wywoanie tej funkcji (bez wczytania kolejnego punktu) nie przyniesie adnego rezultatu.

S Opcja SKALA Podczas uruchamiania czci pomiarowej skala dla osi X i Y jest

dobrana optymalnie do rodzaju badanej charakterystyki. Wybierajc opcj SKALA uytkownik moe sam okreli zakresy dla poszcze-glnych osi. Uaktywnienie tej opcji spowoduje wywietlenie na ekranie monitora okna, w ktrym przedstawione s aktualnie ustawione zakre-sy. Do modyfikacji nastaw przeznaczone s nastpujce klawisze: Tab - przemieszczanie belki pomidzy kolejnymi parametrami, , , Home, End, Delete, Backspace - edycja wartoci, Esc - rezygnacja i przywrcenie poprzednich nastaw.

Wpisujc nowe wartoci, naley zwrci uwag, aby zachowane byy nastpujce zalenoci:

Xmin < Xmax Ymin < Ymax

W razie bdnie wprowadzonych danych komputer wygeneruje ostrzeenie o bdzie. Naley pamita, e waciwy dobr skali jest bardzo wanym czynnikiem w procesie pomiarowym.

40

S Opcja POMOC W opcji POMOC zawarte zostay podstawowe wskazwki na

temat moliwoci, oferowanych w menu czci pomiarowej. Uaktyw-nienie tej opcji spowoduje rozwinicie okna zawierajcego nastpuj-ce polecenia:

EDYCJA, SKASUJ, NASTPNY, PLIK, SKALA, KONIEC, KLAWIATURA, SCHEMAT, INFO. Po wybraniu dowolnego z pierwszych siedmiu polece zostanie wy-wietlona pomoc zawierajca krtki opis danego zagadnienia. Uyt-kownik moe rwnie z tego podmenu przywoa schemat pomiarowy do sporzdzania aktualnej charakterystyki lub czowk programu odpowiednio uaktywniajc polecenia SCHEMAT oraz INFO.

S Opcja KONIEC Opcja KONIEC umoliwia opuszczenie czci pomiarowej i

przejcie do menu gwnego.

2.3.2. Podstawowe zasady dokonywania pomiarw za pomoc programu

Aby podczas wicze laboratoryjnych poprawnie obsugiwa program, naley stosowa si do nastpujcych wytycznych: 1. Funkcje WPROWADZENIE oraz SORTOWANIE powinny

by ustawione jako aktywne (standardowo s tak ustawione).

41

2. Po wybraniu elementu i jego charakterystyki naley dokadnie przeczyta WPROWADZENIE DO WICZENIA.

3. Na podstawie przedstawionego we wprowadzeniu schematu nale-y poczy ukad pomiarowy, w miejsce miernikw oznaczonych na schemacie jako METEX naley uy miernikw METEX M-4650CR, ktre powinny by uprzednio podczone do kompu-tera przez prowadzcego.

4. Sposb poczenia ukadu pomiarowego naley skonsultowa z prowadzcym wiczenie.

5. Zakresy na miernikach powinny by ustalone zgodnie z oczeki-wanymi wielkociami i wartociami,

6. Przed opuszczeniem opcji WPROWADZENIE naley wczy jeden z miernikw cyfrowych.

7. Przejcie do CZCI POMIAROWEJ nastpuje po przeczyta-niu caego wprowadzenia i naciniciu klawisza ENTER.

8. W czci pomiarowej naley sprawdzi, czy uaktywniony miernik przyporzdkowany jest waciwej osi. W razie koniecznoci zmia-ny przyporzdkowania naley uy polecenia ZAMIE MIERNIKI z menu EDYCJA.

9. W wypadku wystpienia bdu pomiaru po zaczeniu drugiego miernika naley go wyczy i wczy ponownie.

10. Po przeprowadzeniu czynnoci 19 mona przystpi do wyko-nywania pomiarw. Wielkoci czytane przez mierniki bd wy-wietlane u dou ekranu oraz w ukadzie wsprzdnych w postaci okrgego kursora. Punkty pomiarowe zatwierdza si klawiszem SPACJA. Naley jednak zawsze poczeka, a kursor ustabilizuje si. Za pomoc polecenia SKASUJ OSTATNI PUNKT POMIAROWY, znajdujcego si w menu SKASUJ, mona ska-sowa ostatni punkt pomiarowy. Przed wydrukowaniem charakte-rystyk zaleca si zarejestrowa sporzdzone wykresy w pamici komputera (polecenie ZAPISZ w menu PLIK). Drukowa mona zarwno charakterystyki, jak i schemat pomiarowy. Wykresy zo-stan wydrukowane w aktualnie przyjtych zakresach.

11. Po wyjciu z programu do badania podstawowych charakterystyk wybranych elementw pprzewodnikowych mona, za pomoc programu KONWERT.EXE, dokona konwersji zapisanych pod-czas wiczenia plikw z rozszerzeniem PPM na pliki DAT. Zbir

42

zapisany z tym rozszerzeniem moe by nastpnie importowany przez inne, profesjonalne programy do obrbki danych (np. Excel).

2.4. PRZEBIEG WICZENIA 2.4.1. Badanie bramki NAND (UCY 7400)

Po poczeniu ukadu pomiarowego zgodnie z rysunkiem 2.14 naley zdj charakterystyk przeczania UO = f ( UI ) bramki UCY 7400, ilustrujc zaleno napicia wyjciowego od napicia wej-ciowego bramki. Pomiary naley wykona dla dwch przypadkw: - wyjcie nie obcione, - wyjcie obcione 10 wejciami bramek typu NAND.

Rys. 2.14. Schemat ukadu do pomiaru charakterystyki przeczania bramki

NAND UCY 7400 (wyjcie nie obcione) Zalenoci prdowo-napiciowe na wejciu ukadu przedstawia si za pomoc charakterystyki wejciowej II=f(UI). Schemat do po-miaru charakterystyki pokazano na rysunku 2.15. Charakterystyk wejciow naley zarejestrowa dla nie obcionego wyjcia.

43

Rys. 2.15. Schemat ukadu do pomiaru charakterystyki wejciowej

bramki NAND UCY 7400

Charakterystyk poboru prdu, bdc graficznym przedstawieniem zalenoci ICC=f(UI), naley zarejestrowa dla nie obcionego wyj-cia bramki (schemat pomiarowy rys.2.16).

Rys. 2.16. Schemat ukadu do pomiaru charakterystyki poboru prdu bramki

NAND UCY 7400

44

2.4.2. Pomiar charakterystyki przeczania bramki Open Colector UCY 7401

W ukadzie przedstawionym na rysunku 2.17 naley zdj cha-rakterystyk UO=f(UI), przy czym pomiary naley przeprowadzi dla trzech wartoci obcienia RO: a) RO < RO min (nieznacznie mniejsze), b) RO min < RO < Ro max, c) RO > RO max. UWAGA - wartoci RO min , Ro max naley okreli przed przystpieniem do wykonywania wicze

laboratoryjnych.

RU U

I N I

RU U

n I N I

occ OL

OL IL

occ OH

OH IH

minmax

max max

maxmin

max max

= = +

n - liczba bramek doczonych do wsplnego rezystora RoN- liczba wej bramek obciajcych

Rys. 2. 17. Schemat ukadu pomiarowego do wyznaczenia charakterystyk przeczania bramki UCY 7401

Podczas pomiarw naley pamita, aby nie przekracza dopuszczal-nych wartoci prdw oraz napi.

2.4.3. Pomiar charakterystyk wyjciowych bramki UCY 7400

Pomiaru charakterystyk wyjciowych bramki NAND naley do-kona w ukadzie jak na rysunku 2.18: a) wejcie A poczy z mas ukadu, a miliamperomierz z rezystan-

cj R1; zmieniajc warto R1 zdj charakterystyk UOL = f (IOL); prd IOL nie powinien przekroczy 16 mA,

45

b) poczy wejcie A z plusem napicia zasilania oraz miliampero-mierz z rezystancj R2; zmieniajc warto R2 zdj charaktery-styk UOH = f (IOH).

14

7

mA

R1

R2V

+5V

A

1/2 7400

Rys.2.18. Ukad do pomiaru charakterystyk wyjciowych UO = f (IO) podstawowej bramki NAND

2.4.4. Pomiar redniego czasu propagacji bramki

czc ze sob nieparzyst liczb bramek NAND (rys.2.19), uzyskuje si ukad astabilny o okresie drga T = 2 n tp, gdzie: n = 2k + 1 to liczba bramek, przy czym k = 0,1,2,,

tp - redni czas propagacji bramki. Naley dokona pomiaru redniego czasu propagacji bramki poprzez pomiar czstotliwoci przebiegu generowanego przez ukad z rysunku 2.19.

1 2 2k+1 Rys. 2.19. Ukad astabilny o okresie drga T = 2 (2k + 1) tp

46

2.4.5. Realizacja funkcji logicznej

Naley sprawdzi praktycznie poprawno dziaania zaprojekto-wanego w domu ukadu kombinacyjnego, skadajcego si wycznie z bramek NAND typu UCY 7400, realizujcego funkcj logiczn wskazan przez prowadzcego lub funkcj wasn.

2.4.6. Opracowanie sprawozdania

Na otrzymanych charakterystykach naley zaznaczy poziomy logiczne odpowiadajce stanom H i L.

Wyjani rnic pomidzy charakterystykami dla wej nie ob-cionych i obcionych.

Poda schemat ideowy ekspandera UCY 7460. Wyjani zasad dziaania i poda przykad zastosowania.

2.5. ZAGADNIENIA KONTROLNE

1. Omwi sposoby zabezpieczania ukadw TTL przed zakcenia-mi w obwodach zasilania.

2. Wyjani pojcia: wzmocnienie logiczne, amplituda logiczna, wspczynnik jakoci, margines szumw, statyczny margines szumw, moc strat, czas narastania i opadania impulsu zegarowego.

3. Przedstawi i opisa charakterystyki dynamiczne bramek TTL. 4. Wyjani dziaanie bramki:

AND-OR-INWERT, ekspandywnej i ekspandera, trjstanowej,

47

Schmitta mocy.

5. Zminimalizowa nastpujce funkcje booleowskie: F A B C D A BC D A

F A B C D A B C AB C A B C AB C A B C A C

F A B C D A C A B C B C A B C

1

2

3

( , , , ) [( ) ]

( , , , )

( , , , )

= += + + + + += + + +

6. Wyjani rol diod D1, D2, D3 znajdujcych si na schemacie ideowym podstawowej bramki NAND.

7. Zaprojektowa ukad komparatora 2 liczb 2-bitowych A i B, ktry bdzie mia 3 wyjcia A=B, A>B, A

a) X

Y

Z

f(X,Y,Z)

b)

A

B

C

f(A,B,C)

"1"

"0"

"1"

"0"

LITERATURA

1. KALISZ J., Podstawy elektroniki cyfrowej, WKi, Warszawa 1991 2. Laboratorium podstaw techniki cyfrowej, praca zbiorowa pod red.

L. Wasilewskiego, WSM, Gdynia 1991 3. AKOMY M., ZABRODZKI J., Cyfrowe ukady scalone, PWN, Warszawa

1986 4. MAJEWSKI W., Ukady logiczne, WN, Warszawa 1993 5. MISIUREWICZ P., Podstawy techniki cyfrowej, WNT, Warszawa 1985 6. PIECHA J., Elementy i ukady cyfrowe, Wyd. Nauk. PWN, Warszawa 1990 7. PIEKOS J., TURCZYSKI J., Ukady scalone TTL w systemach cyfro-

wych, WKi, Warszawa 1986 8. PRZYTARSKI G., Program do badania podstawowych charakterystyk

wybranych elementw pprzewodnikowych, praca inynierska, WSM, Ka-tedra Automatyki Okrtowej, Gdynia 1996

49

9. SASAL W., Ukady scalone serii UCA 64/UCY 74. Parametry i zastoso-wania, WK, Warszawa 1985

10. TRACZYK W., Ukady cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa 1986

11. TURCZYSKI J., MAKSYMOWICZ R., MALEC B., PONIKIEWSKI J., Wybrane ukady z techniki cyfrowej, WKi, Warszawa 1983

50

3. BLOKI KOMUTACYJNE

3.1. CEL WICZENIA

Celem wiczenia jest zapoznanie si z podstawowymi ukadami komutacyjnymi. wiczenie wykonywane jest na moduowym zesta-wie elementw logicznych UNILOG-2.

3.2. PODSTAWOWE WIADOMOCI TEORETYCZNE

Ukady komutacyjne su do przesyania informacji midzy ukadami j przetwarzajcymi. Mog by wykorzystywane rwnie w uka-dach sterowania przesyaniem i przetwarzaniem informacji. Przed przesaniem informacja jest czsto odpowiednio zakodowana. Stosuje si do tego celu okrelone kody, charakteryzujce si specy-ficznymi wasnociami, takimi jak odporno na zakcenia, atwo kodowania. Do ukadw komutacyjnych zaliczamy enkodery, dekode-ry, trans-kodery, multipleksery i demultipleksery.

3.2.1. Enkodery

Enkoderem (koderem) nazywamy ukad sucy do konwersji kodu 1 z n lub 1 z n na okrelony kod wyjciowy. Enkoder ma n wej, przy czym tylko jedno z nich moe by w danym czasie wy-rnione. Enkodery s stosowane gwnie do wprowadzenia do sys-temw cyfrowych informacji w postaci liczb dziesitnych, np. z prze-cznikw 10-pozycyjnych obrotowych lub klawiszowych. Jako przykad zostanie rozpatrzony enkoder, ktry amienia kod 1 z 10 na kod 8421. Tabela 3.1 zawiera poszczeglne stany ukadu, gdzie oznacza wejcia, - wyjcia. Przedstawia ona tablic sta-nw typowego ukadu enkodera bez negacji, dla ktrego aktywnym stanem na wejciu jest jedynka logiczna. Na podstawie tabeli mona okreli zalenoci opisujce poszczeglne wyjcia enkodera:

Xi Yi

51

Y X X X X XY X X X XY X X X XY X X

O = + + + += + + += + + += +

1 3 5 7

1 2 3 6 7

2 4 5 6 7

3 8 9

9

Tabela 3.1

Tablica stanw enkodera zamieniajcego kod 1 z 10 na kod 8421

X9 X8 X7 X6 X5 X4 X3 X2 X1 X0 Y3 Y2 Y1 Y0

0 0 0 0 0 0 0 0 0 1 0 0 0 0

0 0 0 0 0 0 0 0 1 0 0 0 0 1

0 0 0 0 0 0 0 1 0 0 0 0 1 0

0 0 0 0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 0 1 0 0 0 0 0 1 0 0

0 0 0 0 1 0 0 0 0 0 0 1 0 1

0 0 0 1 0 0 0 0 0 0 0 1 1 0

0 0 1 0 0 0 0 0 0 0 0 1 1 1

0 1 0 0 0 0 0 0 0 0 1 0 0 0

1 0 0 0 0 0 0 0 0 0 1 0 0 1

Schemat logiczny enkodera przedstawiono na rysunku 3.1.

W praktyce czsto stosowane s take enkodery zmieniajce kod 1 10z na kod 8421. Schemat logiczny takiego enkodera przedsta-wiono na rysunku 3.2.

W wielu systemach wymaga si, aby enkoder wytwarza jedno-znaczn odpowied w wypadku, gdy jednoczenie na kilku jego wej-ciach pojawi si jedynka (zero). Naley wwczas ustali priorytety wej, dziki czemu bdzie mona tak zaprojektowa ukad, aby na jego wejciach pojawi si zakodowany numer tego z aktywnych wej, ktre ma najwyszy priorytet. Ukad, ktry to realizuje nosi

52

nazw enkodera priorytetowego. Enkodery realizowane w postaci gotowych ukadw scalonych s z reguy enkoderami priorytetowymi.

Y3

Y2

Y1

Y0

X9 X8 X7 X6 X5 X4 X3 X2 X1

Rys.3.1. Schemat logiczny enkodera kodu "1 z 10" na kod 8421

Y3

Y2

Y1

Y0

X9 X8 X7 X6 X5 X4 X3 X2 X1

Rys.3.2. Schemat logiczny enkodera kodu 1 z 10 na kod 8 4 2 1

53

3.2.2. Dekodery

Dekoderem nazywamy ukad sucy do zamiany dowolnego ko-du na kod 1 z n, 1 z n lub na kod wskanika 7-segmentowego. Dekodery stosowane s przy wyprowadzaniu na zewntrz informacji z ukadw cyfrowych (zamieniaj one liczby przedstawione w kodzie dwjkowym na liczby dziesitne) oraz wszdzie tam, gdzie okrelonej w postaci liczby dwjkowej informacji (adresowi, instrukcji) naley przyporzdkowa pobudzenie jednej okrelonej linii. Jako przykad zostanie rozpatrzony dekoder kodu Graya +3 na kod 1 z 10. Tablice stanw tego dekodera przedstawiono w tabeli 3.2. Na jej podstawie mona okreli zalenoci opisujce wyjcia dekodera, ktre przyjmuj nastpujc posta:

Y0 = X1 X2 X3 X4 Y5 = X1 X2 X3 X4Y1 = X1 X2 X3 X4 Y6 = X1 X2 X3 X4 Y2 = X1 X2 X3 X4 Y7 = X1 X2 X3 X4 Y3 = X1 X2 X3 X4 Y8 = X1 X2 X3 X4 Y4 = X1 X2 X3 X4 Y9 = X1 X2 X3 X4

Powysze funkcje nie musz by okrelone dla kombinacji argumen-tw, ktre nie wystpuj w tabeli 3.2. Dlatego te funkcje te mona uproci stosujc np. metod tablic Karnaugha. Po minimalizacji otrzymujemy:

Y X X Y X X X

Y X X X X Y X X X

Y X X X Y X X X

Y X X X Y X X X X

Y X X X Y X X

0 3 4 5 1 2 4

1 1 2 3 4 6 1 2 4

2 1 2 4 7 1 2 4

3 1 2 4 8 1 2 3 4

4 1 2 4 9 3 4

= == == == == =

Dekodery s rwnie realizowane jako gotowe ukady scalone, np. ukad UCY 7442 - dekoder czterobitowego kodu dwjkowego BCD (8421) na kod 1 z 10, UCY 7447 - dekoder kodu BCD na kod

54

wskanika 7-segmentowego. Schemat ukadu sterowania pprzewod-nikowego wskanika cyfrowego i zastosowanie dekodera scalonego UCY 7447 przedstawiono na rysunku 3.3.

Tabela 3.2

Tabela stanw dekodera kodu Graya +3 na kod 1 z 10

X4 X3 X2 X1 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 1 0 0 0 0 0 0 0 0 0 0 1

0 1 1 0 0 0 0 0 0 0 0 0 1 0

0 1 1 1 0 0 0 0 0 0 0 1 0 0

0 1 0 1 0 0 0 0 0 0 1 0 0 0

0 1 0 0 0 0 0 0 0 1 0 0 0 0

1 1 0 0 0 0 0 0 1 0 0 0 0 0

1 1 0 1 0 0 0 1 0 0 0 0 0 0

1 1 1 1 0 0 1 0 0 0 0 0 0 0

1 1 1 0 0 1 0 0 0 0 0 0 0 0

1 0 1 0 1 0 0 0 0 0 0 0 0 0

7447

A

B

C

D

RBI

LT

BI/RBO

a

b

c

d

e

f

g 14

15

9

10

11

12

137

1

2

6

5

3

4

kodBCD

(8421)

R

R

R

R

R

R

R

+5V

wskanik7-segmentowy

Rys.3.3. Ukad sterowania pprzewodnikowym wskanikiem 7-segmentowym

55

Ukad scalony UCY 7447, oprcz czterech wej informacyjnych A, B, C, D (odpowiednio o wagach 1, 2, 4, 8) i siedmiu wyj sterujcych segmentami (a, b, c, d, e, f, g), posiada rwnie dodatkowe wejcia funkcyjne: wejcie wygaszania wskanika BI/RBO (ang. Blanking In-

put/Ripple Blanking Output), speniajce rwnie funkcj sygnali-zacji wygaszania zera,

wejcie wygaszania zera RBI (ang. Ripple Blanking Input), wejcie testowe LT (ang. Lamp Test). Ukad UCY 7447 umoliwia wywietlanie cyfr od 0 do 9 i szeciu dodatkowych znakw. Czasami w literaturze, np.[4], ukad scalony UCY 7447 jest zaliczany do transkoderw.

3.2.3. Transkodery

Ukady suce do zmiany kodu dwjkowego, innego ni kod 1 z n lub nz1 na kod dwjkowy, rwnie inny ni kod 1 z n lub nz1 nosz nazw transkoderw (translatorw, konwerterw). Jako przykad zostanie rozpatrzony transkoder kodu binarnego natu-ralnego (4-bitowego) na kod Graya, ktrego tablic stanw przedsta-wiono w tabeli 3.3. Po minimalizacji i odpowiednich przeksztace-niach funkcje opisujce ten ukad mona przedstawi w nastpujcej postaci:

G B Bi i i= +1 dla i = 0, 1, 2 G B3 3= Uoglniajc, dla translatora n-bitowego naturalnego kodu dwjkowe-go na kod Graya otrzymujemy nastpujce zalenoci:

G B Bi i i= +1 dla i = 0, 1, 2, ..., n-2 G Bn n =1 1

Tabela 3.3

56

Tabela stanw transkodera kodu binarnego naturalnego (4 bitowego) na kod Graya

Kod dwjkowy B3 B2 B1 B0

Kod Graya G3 G2 G1 G0

0 0 0 0 0 0 0 0

0 0 0 1 0 0 0 1

0 0 1 0 0 0 1 1

0 0 1 1 0 0 1 0

0 1 0 0 0 1 1 0

0 1 0 1 0 1 1 1

0 1 1 0 0 1 0 1

0 1 1 1 0 1 0 0

1 0 0 0 1 1 0 0

1 0 0 1 1 1 0 1

1 0 1 0 1 1 1 1

1 0 1 1 1 1 1 0

1 1 0 0 1 0 1 0

1 1 0 1 1 0 1 1

1 1 1 0 1 0 0 1

1 1 1 1 1 0 0 0

3.2.4. Multipleksery i demultipleksery

Multiplekserem nazywamy ukad o N wejciach adresowych, wejciach informacyjnych i jednym wyjciu czonym z jednym z wej informacyjnych w zalenoci od podanego adresu. Natomiast demultiplekser jest to ukad dziaajcy odwrotnie do multipleksera. Posiada on jedno wejcie informacyjne, N wej adresowych oraz wyj. Podanie okrelonego adresu powoduje poczenie wejcia z wybranym przez wejcie adresowe wyjciem. Multiplekser mona wy-korzysta do zamiany rwnolegego kodu dwjkowego na kod

2N

2N

57

szeregowy, demultiplekser za do przetworzenia kodu szeregowego na rwnolegy. Oba te ukady, poczone w sposb pokazany na rysunku 3.4, umoliwiaj zrealizowanie multipleksowego systemu transmisji danych. W technice TTL s wytwarzane multipleksery o 16, 8, 4 i 2 wej-ciach informacyjnych oraz odpowiednio o 4, 3, 2 i 1 wejciach adre-sowych. Typowym przykadem multipleksera jest ukad UCY 74150; skada si on z: 16 wej informacyjnych ( ), E E E E0 1 2 1, , , ..., 5 4 wej adresowych (A, B, C, D), wejcia strobujcego (strobe), wyjcia dwustanowego negacyjnego (W).

wejcia

wyjcia

adres adres

Rys.3.4. Multipleksowy system transmisji danych

Funkcja logiczna realizowana przez ukad UCY 74150 ma nast-pujc posta:

W STROBE E D C B A E D C B A E D C B A

E D C B A E D C B A

= + ++ + +

(

... )0 1 2

3 15

+

Inne multipleksery scalone rni si od ukadu UCY 74150 liczb wej adresowych oraz informacyjnych. Ukad UCY 74151 jest mul-tiplekserem posiadajcym: 8 wej informacyjnych, 3 wejcia adresowe, wejcie strobujce,

58

wyjcia komplementarne (bez negacji - pozycyjne oraz negacyjne). Natomiast ukad UCY 74153 jest multiplekserem podwjnym, z kt-rych kady posiada: 4 wejcia informacyjne, wejcie strobujce, wyjcie (bez negacji), 2 wejcia adresowe wsplne dla obu multiplekserw. Ponadto ukad UCY 74157 jest multiplekserem poczwrnym, z kt-rych kady posiada: dwa wejcia informacyjne, jedno wyjcie (bez negacji), wejcie strobujce i adresowe wsplne dla czterech multiplekserw.

Produkowane demultipleksery maj 16 lub 4 wyjcia i odpo-wiednio 4 lub 2 wejcia adresowe. Typowym przedstawicielem de-multiplekserw jest ukad UCY 74154. Skada si on z dwch wej

i , speniajcych funkcj wejcia informacyjnego i strobujce-go. Jeeli oba te wejcia potraktowa jako wejcia strobujce, ww-czas ukad spenia moe funkcj dekodera naturalnego 4-bitowego kodu dwjkowego, podawanego na wejcia adresowe A, B, C, D (od-powiednio o wagach 1, 2, 4, 8), na kod 1 z 16, otrzymywany na jego wyjciu. Multiplekser UCY 74154 ma 16 wyj.

G1 G2

Demultiplekserem jest take ukad UCY 74155, ktry zawiera 2 x 2 wejcia strobujce, 2 wejcia adresowe wsplne dla obydwu demul-tiplekserw, 2 x 4 wyjcia. Ukad UCY 74155 moe by atwo prze-ksztacony na demultiplekser 8-wyjciowy. Jako trzecie wejcie adresowe naley wykorzysta, odpowiednio poczone, wejcia stro-bujce.

59

3.2.4.1. Przykady wykorzystania multipleserw i demultiplekse- rw

Multipleksery oraz demultipleksery s stosowane midzy innymi w systemach multipleksowego przesyania danych (np. rysunek 3.4). Technika multipleksowa umoliwia przesyanie wielu danych jedn lini, przez co uzyskuje si uproszczenie i obnienie kosztw systemu przesyania danych. Multipleksery mona take wykorzysta jako generatory kombi-nacyjnych funkcji logicznych, zagadnienie to zostanie omwione na podstawie przykadu.

Przykad Zrealizowa funkcj y(d, c, b, a) = (3, 4, 7, 8, 9, 10, 11, 13, 15). Do budowy ukadu naley wykorzysta dowolne bramki oraz: a) multiplekser UCY 74151, b) multiplekser UCY 74153.

Tabela 3.4

Tablica stanw funkcji y(d, c, b, a) = (3, 4, 7, 8, 9, 10, 11, 13, 15) Lp. d c b a y Dla ukadu 74151 Dla ukadu 74153

0 1

0 0

0 0

0 0

0 1

0 0

D0 = 0 D0 = ab

2 3

0 0

0 0

1 1

0 1

0 1

D1 = a

4 5

0 0

1 1

0 0

0 1

1 0

D2 = a D1 = a b 6 7

0 0

1 1

1 1

0 1

0 1

D3 = a

8 9

1 1

0 0

0 0

0 1

1 1

D4 = 1 D2 = 1

10 11

1 1

0 0

1 1

0 1

1 1

D5 = 1

12 13

1 1

1 1

0 0

0 1

0 1

D6 = a D3 = a

14 15

1 1

1 1

1 1

0 1

0 1

D7 = a

60

Multipleksowe ukady kombinacyjne cechuj si wieloma zale-tami w porwnaniu z ukadami kombinacyjnymi zoonymi z bramek. Jako podstawowe wymieni mona: prostot realizacji, wiksz nie-zawodno (mniejsza liczba pocze) oraz wiksz szybko dziaa-nia. Multipleksery znalazy rwnie zastosowanie w ukadach kontroli parzystoci (nieparzystoci) przesyanej informacji. Ukady takie sto-suje si podczas transmisji danych cyfrowych do wykrywania niepa-rzystej liczby bdw w kontrolowanym sowie.

74151A (20)

B (21)

C (22)

D0 D1 D2 D3 D4 D5 D6 D7

W Y

Y Y

S

+5V

a

b

c

d

Rys.3.5. Generator funkcji y(d, c, b, a) = (3, 4, 7, 8, 9, 10, 11, 13, 15)

61

1/2 74153A (20)

B (21)

1D0 1D1 1D2 1D3

1Y

Y

1S

c

d

+5V

a

b

Rys.3.6. Generator funkcji y(d, c, b, a) = (3, 4, 7, 8, 9, 10, 11, 13, 15) Multipleksery mona take wykorzysta do budowy konwerterw. Na rysunku 3.7. przedstawiono przykadowo schemat logiczny konwerte-ra kodu BCD na kod uzupenienie do 9.

74153

1G 0 1 2 3

2G 0 1 2 3

A(20)

1Y

2Y

D C B A

Z Y X W

1/6 7404

1/6 7404

B(21)

Rys.3.7. Schemat logiczny konwertera kodu BCD na kod uzupenienie do 9

62

3.3. PRZEBIEG WICZENIA

1. Przed przystpieniem do wiczenia naley przygotowa w do-mu (uwzgldniajcy numeracj nek) projekt wybranego ukadu: a) enkoder 1 z 10 na kod Aikena, b) dekoder kodu Johnsona na kod 1 z 10 (jest w Internecie), c) translator 4-bitowego kodu naturalnego na kod Graya oraz transla-

tor 4-bitowego kodu Graya na binarny kod naturalny (dla n = 5 jest w Internecie),

d) generator przebiegw schodkowych z zastosowaniem dekodera, e) konwerter rwnolego / szeregowy sw 16-bitowych (15 bitw

informacyjnych + bit parzystoci), f) ukad do kontroli kodu 2 z 5 (lub 3 z 8); naley wykorzysta do-

wolne bramki oraz multiplekser UCY 74151 lub UCY 74150, g) enkoder kodu 1 z 10 na kod BCD (8421), h) kodowanie i dekodowanie informacji z zastosowaniem kodu Ham-

minga (W. Houbowicz, P. Pciennik GSM cyfrowy system tele-fonii komrkowej, Pozna 1977, str. 266)

i) dekoder kodu BCD na kod 1 z 10 j) dekoder kodu binarnego naturalnego (n=3) na kod 1 z 8 k) translator kodu binarnego naturalnego (n=4) na kod BCD l) translator kodu binarnego naturalnego (n=4) na kod wskanika sied-

miosegmentowego 2. Korzystajc z moduw logicznych UCY 7400, UCY 7404,

UCY 7410, UCY 7402, naley zbudowa ukad enkodera z rysunku 3.1. Wejciami ukadu winny by przeczniki stabilne, wyjciami rejestr wskanikw diodowych. Sprawdzi zgodno dziaania ukadu z tablic prawdy.

3. Korzystajc z dostpnych moduw logicznych, naley zbu-dowa ukad dekodera kodu Graya +3 na kod 1 z 10. Naley sprawdzi zgodno dziaania ukadu z tablic prawdy. 4. Sprawdzi dziaanie ukadu UCY 7447 w ukadzie sterowania pprzewodnikowym wskanikiem 7-segmentowym.

63

Rys.3.8.Ukad do sprawdzania multipleksera 74151 oraz demultipleksera 74155

5. Korzystajc z dostpnych moduw logicznych, naley zbu-dowa ukad z rysunku 3.8. Narysowa przebiegi czasowe na wszyst-kich wyjciach zastosowanych ukadw. W celu uproszczenia analizy naley zewrze wszystkie wejcia Di i dokona analizy dla Di = 0 oraz Di=1. 6. Zrealizowa ukad zaprojektowany w domu zgodnie z punk-tem 1. Zbada poprawno pracy tego ukadu.

Sprawozdanie powinno zawiera przygotowane projekty ukadw. Na-ley poda tablic prawdy lub przebiegi czasowe badanych uka-dw oraz wnioski z przebiegu wiczenia.

64

3.4. ZAGADNIENIA KONTROLNE

1. Co to s kody dwjkowe dziesitne? 2. Co to s kody do detekcji i korekcji bdw? 3. Co to s kody refleksyjne? 4. Przedstawi zasad dziaania enkodera priorytetowego. 5. Poda zastosowania dekoderw. 6. Poda zastosowania multiplekserw i demultiplekserw.

LITERATURA

1. KALISZ J., Podstawy elektroniki cyfrowej, WKi, Warszawa 1991 2. Laboratorium podstaw techniki cyfrowej, praca zbiorowa pod red. L. Wasi-

lewskiego, WSM, Gdynia 1991 3. MAJEWSKI W., Ukady logiczne, WN, Warszawa 1993 4. PIEKOS J., TURCZYSKI J., Ukady scalone TTL w systemach cyfro-

wych, WKi, Warszawa 1986 5. SASAL W., Ukady scalone serii UCA 64/UCY 74. Parametry i zastosowa-

nia, WKi, Warszawa 1985

65

4. BLOKI ARYTMETYCZNE

4.1. CEL WICZENIA

Celem wiczenia jest poznanie podstawowych ukadw arytme-tycznych, takich jak sumatory, subtraktory, komparatory i multiplika-tory. W trakcie zaj laboratoryjnych zostan zbadane ukady zbudo-wane z podstawowych elementw logicznych, jak te ukady arytme-tyczne wykonane w postaci gotowych ukadw scalonych. wiczenie naley wykona na moduowym zestawie elementw lo-gicznych UNILOG-2.

4.2. PODSTAWOWE WIADOMOCI TEORETYCZNE

4.2.1. Sumatory

W praktyce wszystkie obliczenia matematyczne mona sprowadzi do dziaa arytmetycznych, te zado dodawania. Podstawowym uka-dem arytmetycznym jest wic sumator, ktry realizuje dodawanie (odejmowanie) liczb. Jeli zostanie on rozbudowany o moliwo prze-suwania danych, to dziki wykonywaniu cigu kolejnych doda-wa (odejmowa) i przesuni otrzymamy ukad pozwalajcy reali-zowa operacje mnoenia i dzielenia. W tabeli 4.1 zamieszczono stany psumatora liczb dwjkowych a i b. Wynik dodawania jest przedsta-wiony jako liczba 2-bitowa, z modszym bitem zwanym sum (s) i starszym - przeniesieniem (p).

Tabela 4.1 Tabela stanw psumatora dwch liczb 1-bitowych

Skadnik Skadnik Suma Przeniesienie a b s p 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

66

Z tabeli wynika, e: p a bs a b

= =

Ukad realizujcy dodawanie dwch bitw moe by w postaci poka-zanej na rysunku 4.1a, b.

Rys. 4.1. Schemat logiczny psumatora

Psumator moe wykonywa dodawanie tylko dwch najmodszych bitw liczb dwjkowych. Do dodawania starszych bitw niezbdny jest podobny ukad, ktry dodatkowo uwzgldni (jako trzeci argument wejciowy) przeniesienie z modszej pozycji, na wyjciach za gene-rowa bdzie bit sumy i bit przeniesienia. Ukad taki nazywa si pe-nym sumatorem lub krtko sumatorem. W tabeli 4.2 przedstawiono tablic prawdy (stanw) sumatora.

67

Tabela 4.2 Tablica prawdy sumatora

Przeniesienie Skadnik Skadnik Suma Przeniesienie z pozycji i-1

piai bi si z pozycji i

pi+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Minimalizujc funkcje sumy i przeniesienia metod tablic Karnaugha otrzymujemy:

s p a b p a b p a b p a bi i i i i i i i i i i i i= + + + p p b p a ai i i i i i+ bi= + + 1

Schemat logiczny sumatora pokazano na rysunku 4.2a. Po dalszych uproszczeniach funkcja opisujca wyjcie sumatora przyjmuje posta: si

s a b pi i i i= Rysunek 4.2b przedstawia rwnie schemat logiczny sumatora z wy-korzystaniem wycznie bramek NAND oraz EXCLUSIVE-OR.

Dodawanie liczb dwjkowych mona zrealizowa jako szerego-we lub rwnolege. Przy dodawaniu szeregowym potrzebny jest suma-tor jednopozycyjny. W sumatorze tym dodawane s dwa bity skadni-kw, poczwszy od pozycji najmniej znaczcej, oraz bit przeniesienia z poprzedniej pozycji. Schemat sumatora szeregowego przedstawiono na rysunku 4.3. Przy dodawaniu rwnolegym potrzebny jest sumator wielopozycyjny. Poszczeglne pary bitw s sumowane za pomoc osobnych sumatorw. Przeniesienie z kadej pozycji jest przesyane do sumatora pozycji nastpnej. Schemat ideowy sumatora zamiesz-czono na rysunku 4.4. Typowym przykadem sumatora rwnolegego w postaci scalonej jest ukad UCY 7483. Zawiera on jeden 4-bitowy sumator dwjkowy rwnolegy z przeniesieniem rwnolegym.

68

7400

7400

7400 7410

74867486

1

23

4

56

10

98

345

6

9

108 13

1211

pi+1

S

p a bi i i

i

1

1 2

1

33

1 7400 (3/4)2 7410 (1/3)3 7486 (2/4)

b)

Rys. 4.2. Schemat logiczny sumatora dwch liczb 1-bitowych

69

rejestr przesuwny

rejestr przesuwny

pami

rejestr przesuwny

zegar

dodajna

dodajnik suma

A

B

S

i

i

i

kierunek przesuwania

pi pi+1

Rys. 4.3. Sumator szeregowy

A B

S

C

A B

S

C

A B

S

C

A B

S

C4

4 4

3

3 3

2

2 2

1

1 1

C0

1234

Rys. 4.4. Sumator rwnolegy dwch liczb czterobitowych

4.2.2. Sumator BCD

W niektrych urzdzeniach cyfrowych podane jest operowanie bezporednio na liczbach dziesitnych kodowanych dwjkowo. Unika si wwczas dodatkowej konwersji z kodu BCD na naturalny kod dwjkowy i konwersji odwrotnej. Poniewa kada dekada liczby BCD

70

jest 4-bitow liczb dwjkow, wic do dodawania poszczeglnych dekad mona wykorzysta sumator UCY 7483. Obliczona suma bi-narna moe zawiera si w granicach od 0 do 19. W celu przedsta-wienia jej w kodzie BCD niezbdna jest korekcja, ktrej zasady wyni-kaj z porwnania kodw binarnych i BCD zestawionych w tabeli 4.3. Jak z niej wynika, korekcja konieczna jest dla sum o wartociach od 10 do 19 i polega na odjciu 10 i wygenerowaniu przeniesienia, tzn. dodaniu liczby 16, czyli cznie na dodaniu liczby 6. Funkcja wykry-wajca liczby od 10 do 19 ma posta:

C C S S S S+ += + +1 1 3 2 3 1* * * * * Tabela 4.3

Korekcja sumy przy dodawaniu liczb BCD Suma dwu liczb dziesitnych

Binarna (nie skorygowana)

BCD (skorygowana)

Korekcja

Dziesitna C*+1 S3* S2* S1* S0* C+1 S3 S2 S1 S0

0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 0 0 0 0 1 0 3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 Zbyteczna

5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1

10 0 1 0 1 0 1 0 0 0 0 11 0 1 0 1 1 1 0 0 0 1 12 0 1 1 0 0 1 0 0 1 0 13 0 1 1 0 1 1 0 0 1 1 Odj 10

14 0 1 1 1 0 1 0 1 0 0 i wytworzy

15 0 1 1 1 1 1 0 1 0 1 przesunicie

16 1 0 0 0 0 1 0 1 1 0 lub

17 1 0 0 0 1 1 0 1 1 1 doda 6

18 1 0 0 1 0 1 1 0 0 0

71

19 1 0 0 1 1 1 1 0 0 1

Sygnalizuje ona konieczno korekcji i generacji bitu przeniesienia do nastpnej dekady. Korektor skada si wic z ukadu realizujcego przeniesienie oraz sumatora UCY 7483 dodajcego 6, gdy prze-niesienie to jest rwne jeden. Cao sumatora BCD przedstawiona zostaa na rysunku 4.5.

C+1

S

X3 X2 X1 X0 Y3 Y2 Y1 Y0CC4

S3 S2 S1 S07483

X Y

X3 X2 X1 X0 Y3 Y2 Y1 Y0C0C4

S3 S2 S1 S07483

S*

C+1*

C+1

C0

Rys. 4.5. Sumator BCD

4.2.3. Subtraktory

Subtraktor jest ukadem arytmetycznym realizujcym odejmo-wanie. Budowanie tych ukadw nie jest konieczne, gdy przed-

72

stawienie liczb w kodach uzupenieniowych sprowadza odejmowanie do dodawania. Gdy rnica jest zawsze liczb dodatni, mona zbu-dowa prosty subtraktor wykorzystujcy sumator. W tabeli 4.4 przedstawiono zasad dziaania 1-bitowego subtrak-tora, przy czym R X Yn n n= jest n-tym bitem rnicy, a Bn+1 po-yczk od bitu (n + 1) dla bitu n.

Tabela 4.4

Tablica prawdy 1-bitowego subtraktora

Xn Yn Bn Rn Bn+10 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1

Na podstawie tablicy prawdy (stanw) 1-bitowego subtraktora mona stwierdzi, e:

X Y

R

n n

n

BnBn+1R X Y B

X B Y Bn n

n n n n n

+B X Y

n n

n n

= = ++1

Ze wzorw tych wynika, e za pomoc sumatora i inwerterw mona zrealizowa subtraktor (przykadowy schemat zosta przedstawiony na rys.4.6). Zastpujc inwertery bramkami EXCLUSIVE-OR, otrzymujemy su-mator/ subtraktor (rys.4.7), ktry do-daje lub odejmuje w zalenoci od wartoci sygnau sterujcego M.

Rys. 4.6. Prosty ukad subtraktora

73

B Bn+1 n

YX

M

n n

Pn+1 Pn

RnSn

Rys. 4.7. Sumator/subtraktor realizujcy dodawanie, gdy M = 0, lub odejmowanie, gdy M = 1

4.2.4. Komparatory

Do ukadw arytmetycznych zaliczamy take komparatory. Su one do porwnywania dwch liczb. Komparator porwnujcy dwie liczby A i B moe mie trzy wyjcia, ktre odpowiadaj przypadkom: AB; nazywamy go uniwersalnym. Komparatory mog by zrealizowane jako ukady szeregowe (rys. 4.8a) lub rwnolege (rys. 4.8b). W tych pierwszych porwnywane s kolejno bity na po-szczeglnych pozycjach sprawdzanych liczb, natomiast w rwnole-gych na wejcia podawane s jednoczenie wszystkie bity porwny-wanych liczb. Przykadem uniwersalnego komparatora dwch liczb 4-bitowych jest ukad scalony UCY 7485. Oprcz wej liczb porwnywanych i wspomnianych poprzednio trzech wyj ukad ma wejcia kaskadowe, umoliwiajce tworzenie ukadw porwnujcych liczby o wikszej iloci bitw ni cztery.

74

rejestrszeregowy

liczby A

rejestrszeregowy

liczby B

wyjciekomparatorszeregowy

AB

zegar rejestr rwnolegyliczby A

rejestr rwnolegyliczby B

wyjciekomparatorrwnolegy

AB

a)

b)

Rys. 4.8. Schematy blokowe komparatorw: a) szeregowego, b) rwnolegego

4.2.5. Multiplikatory

Multiplikatory s ukadami realizujcymi operacj mnoenia. Prostym sposobem wykonania tej operacji jest jej zamiana na operacj wielokrotnego dodawania. Najbardziej rozpowszechniona metoda polega na wielokrotnym dodawaniu odpowiednio przesunitej mnonej.

Przykad 1 0 1 1 mnona 1 0 0 1 mnonik ____________________________ 1 0 1 1 ( I iloczyn czciowy ) 0 0 0 0 ( II iloczyn czciowy ) 0 0 0 0 ( III iloczyn czciowy ) + 1 0 1 1 ( IV iloczyn czciowy ) ____________________________________________ 1 1 0 0 0 1 1 iloczyn

Dodawanie iloczynw czciowych moe by zrealizowane po kadym kolejnym przesuniciu. Na tej zasadzie oparte s klasyczne

75

multiplikatory szeregowe. Mnona jest wprowadzana rwnolegle, mno-nik za szeregowo. Wynik mnoenia zostaje wyprowadzony szerego-wo. Mnoenie w multiplikatorze szeregowym jest procesem stosunko-wo wolnym, a czas jego trwania zaley od liczby cyfr mnonika. Mona zbudowa multiplikator cakowicie rwnolegy, tzn. taki, ktry wszystkie cyfry wyniku oblicza jednoczenie. Rozwizanie takie zapewnia najwiksz szybko dziaania. Typowy scalony multiplika-tor rwnolegy (jakim jest np. ukad MPY-16AJ firmy TRW) mnoy dwie liczby 16-bitowe w czasie 160 ns.

4.2.6. Przykady zastosowa sumatora

Sumatory s czsto wykorzystywane do dodawania i odejmowa-nia liczb ze znakiem. Liczby dwjkowe ze znakiem s przedstawiane w nastpujcych zapisach: znak - modu, znak - uzupenienie do 1, znak - uzupenienie do 2. Dla kadego z wymienionych zapisw znak liczby reprezentuje jej pier-wszy bit, czsto oddzielony od pozostaych przecinkiem. Najcz-ciej przyjmuje si, e zero reprezentuje znak plus, a jedynka znak minus. Posta liczb dodatnich jest w kadym zapisie taka sama. W zapisie znak-modu warto liczby ujemnej jest przedstawiana w natu-ralnym kodzie dwjkowym. W zapisie znak-uzupenienie do 1 war-to liczby ujemnej jest uzupenieniem do 1 tej liczby, ktre otrzymu-je si poprzez zamian bitw tej liczby w kodzie naturalnym dwjko-wym, tj. zamian zer na jedynki i jedynek na zera. Natomiast w zapi-sie znak-uzupenienie do 2 warto liczby ujemnej jest uzupenieniem do 2 tej liczby. Otrzymujemy je po zamianie bitw tej liczby w kodzie naturalnym dwjkowym i po dodaniu do otrzymanej liczby 1. Ukady uzupeniajce bardzo czsto nazywamy komplementarny-mi. Przykad 4-bitowego komplementera do 2 zosta przedstawiony na rysunku 4.9. Dla s = 0 otrzymujemy na wyjciach sowo wejciowe bez zmiany, a dla s = 1 w kodzie uzupenienie do 2.

76

B A

C4 7483

B AB AB A4 43 32 21 1

4 3 2 1

C0

W X Y Z

S

uzupenienie do 2

W X Y Z

Rys. 4.9. 4-bitowy komplementer do 2

Ukad UCY 7483 mona take wykorzysta do budowy translato-ra 4-bitowego kodu naturalnego na kod BCD; przykadowe rozwiza-nie zostao przedstawione na rysunku 4.10.

7483

C0 A1 S1

A2 S2

B1

B2

A3

B3 S3

A4 B4 S4

W

X

Y

Z

1

2

4

5

9

10

3

6

8

13

10

11

8

7

3

9

6

24

1

16 15

7400

7400

7400

J1

J

J

2

3

J4

D1

7483 (1/1)7400 (3/4)

0 - 9

dziesitki

Rys. 4.10. Schemat logiczny translatora 4-bitowego kodu naturalnego

na kod BCD

77

Sumator 4-bitowy UCY 7483 jest rwnie stosowany w prze-

twornikach rwnolegych; na rysunku 4.11 zamieszczono konwerter liczby zapisanej w kodzie BCD na liczb w kodzie binarnym natural-nym dla liczb z zakresu 099 (konwerter BCD/BIN). W celu przetwo-rzenia liczby cakowitej BCD na liczb BIN naley zsumowa odpo-wiednie rozkady dwjkowe cyfr liczby BCD. Dla 2 cyfrowej liczby dziesitnej, posiadajcej dziesitki D i jednoci J, suszny jest nast-pujcy zapis:

10 D + J = 8 D + 2 D + J Jeeli dziaanie to zostanie wykonane w arytmetyce dwjkowej, to otrzymamy odpowiednik dwjkowy tej liczby. Jeli przyjmiemy, e J3 J2 J1 J0 to bity tetrady jednostek o wagach odpowiednio 8, 4, 2, 1,

Rys. 4.11. Konwerter BCD/BIN dla liczb z zakresu 099

78

a D3 D2 D1 D0 to bity tetrady dziesitek o wagach 80, 40, 20, 10, to konwersj BCD/BIN dla liczb z zakresu 099 mona przedstawi w nastpujcy sposb:

J3 J2 J1 J0 (x 1)

D3 D2 D1 D0 (x 2)

D3 D2 D1 D0 (x 8)

B6 B5 B4 B3 B2 B1 B0

26 25 24 23 22 21 20

+

4.3. PRZEBIEG WICZENIA

1. Przed przystpieniem do wiczenia naley przygotowa w domu projekt wskazany przez prowadzcego zajcia lub dowolnie wybrany (projekt powinien zawiera rwnie numeracj wszystkich wej i wyj): a) projekt sumatora szeregowego dwch liczb dwubitowych, mona

wykorzysta bramki NAND, NOR, inwertery, EXCLUSIVE-OR, b) projekt komparatora szeregowego porwnujcego liczby zaczyna-

jc od najmodszych bitw; do budowy naley zastosowa ukady scalone zawierajce bramki NAND i przerzutniki JK,

c) projekt komparatora szeregowego porwnujcego liczby zaczyna-jc od najstarszych bitw; do budowy zastosowa ukady scalone zawierajce bramki NAND i przerzutniki JK,

d) p