11

Verilog-HDL講習会追加資料(2)AND回路の実装7, June, 2012

22

プロジェクトを作成します

33

プロジェクト名を入力

今回は"first_project_and_2"

入力方法は"HDL"を選択

44

デバイス・開発環境の設定追加資料(1)を参考にボードのFPGAを選択

合成ツールは"XST",シミュレータは"ISim",言語は"Verilog"を選択

55

ファイルの作成・追加は行いません

66

設定を確認

77

Verilog-HDLソースを追加

右クリック

Verilogモジュールを選択

今回はファイル名を"and2_topmodule"に設定

88

入出力を設定

x, y は input,z は output に設定

99

追加するソースの確認

1010

ISEのメインウインドウを確認

プロジェクトのファイル管理

合成プロセス実行

Verilog-HDL入力エディタ

合成結果表示

メッセージ表示

1111

2入力AND回路の記述

2入力AND回路を記述します

記述後、保存

1212

論理合成の実行

右クリック

1313

ピン配置用ツール(PlanAhead)の起動

右クリック

1414

UCFファイルの追加を承認

1515

更新や初期ウインドウはそのまま閉じます

1616

I/Oピンの選択

"x"を選択

1717

ピン配置の指定

追加資料(1)を参考にピン位置を入力

ピン位置が正しければ"Apply"が表示されるのでクリック

1818

全てのピン配置を行います

1919

配置配線の実行

右クリック

2020

FPGAエディタを起動します(今回だけ)

右クリック

2121

FPGAの中身を見てみましょう

2222

コンフィギュレーション生成

右クリック

2323

FPGAをPCに接続し、電源を入れます1. ACアダプタ(5V) を接続

2. USBケーブルをPCに接続

3. 電源スイッチをオン

2424

書込みツール(iMPACT)の起動

右クリック

2525

FPGAと通信します

JTAG チェーンを選択

2626

コンフィギュレーションファイルの割り当てを行います

FPGA

ROM CPLD

2727

FPGAへの割り当て

Verilog-HDL ファイルと同じ名前の .bit ファイルを指定

2828

FPGA内臓のFLASHには書き込みしません

2929

ROMには割り当てません

3030

CPLDも同様に割り当てません

3131

設定の確認

3232

プログラミングを行いますAND回路が動いたか確認

右クリック

と表示されればFPGAにAND回路が作成されているはずです！