ザイリンクスアプリケーションノート XAPP518 : …...バッファー XAPP518 (v1.2) 2013 年 4 月 9 日 japan.xilinx.com 3図3 に、受信パス側の Integrated

XAPP518 (v1.2) 2013 年 4 月 9 日 japan.xilinx.com 1

© Copyright 2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. PCI, PCIExpress, PCIe, and PCI-X are trademarks of PCI-SIG. All other trademarks are the property of their respective owners.

概要多くのシステムが、FPGA コンフィギュレーションおよびシステムデータの格納用に BPI (バイトペリ

フェラルインターフェイス) フラッシュメモリを使用しています。しかしいったんシステムを実環境に

導入してしまうと、フラッシュ PROM を直接アップデートすることは望ましくないか、不可能な場合

がよくあります。この問題を解決する 1 つの手段として、 FPGA に接続されている PROM を FPGA からプログラムする方法があります。この方法を、インシステムプログラミング (ISP) と呼びます。バッ

チ処理と GUI 操作をサポートした iMPACT ツールの間接プログラムも、 ISP の一例です。この場合、

iMPACT はホストと FPGA 間の通信チャネルとして JTAG インターフェイスポートを使用します。

iMPACT から FPGA に BIT ファイルを送信し、 FPGA に接続された PROM を FPGA からプログラム

します。

しかし、このような JTAG インターフェイス接続を備えた組み込みシステムは多くありません。通常、

FPGA は PCI Express® バス上のエンドポイントデバイスとなっています。標準の PCIe® ペリフェラ

ルでは JTAG インターフェイスチャネルは利用できないため、エンドポイントの PROM は、 PCIe システム経由でプログラムする以外に方法はありません。

このアプリケーションノートでは、 PCIe システムで Virtex®-6、 Virtex®-7、 Kintex®-7 FPGA の BPIPROM に ISP を実行するリファレンスデザインを紹介し、その方法と注意点について説明します。

はじめに図 1 に、 ISP リファレンスデザインの概略ブロック図を示します。このデザインを構成する主なコン

ポーネントは、 Integrated Block for PCI Express コア、バッファー、プログラミングステートマシン

(PSM) の 3 つです。

この ISP リファレンスデザインは、 ML605、 VC707、 KC705 評価ボードをターゲットにしています。

ML605 ボードでは、 XC6VLX240T-1FFG1156 FPGA デバイスに 256Mb BPI PROM が接続されてい

ます。

アプリケーションノート : Virtex-6、 Virtex-7、 Kintex-7 ファミリ

XAPP518 (v1.2) 2013 年 4 月 9 日

PCI Express テクノロジを利用した Virtex-6、Virtex-7、 Kintex-7 FPGA の BPI PROM インシステムプログラミング著者 : Simon Tam

X-Ref Target - Figure 1

図 1 : 概略ブロック図

PR

OM

Pro

gram

min

gS

tate

Mac

hine

Inte

grat

ed B

lock

for

PC

I Exp

ress

Buffer

X518_01_093011

In-System Programmer

http://japan.xilinx.com


この BPI PROM は Numonyx 製 JS28F256P30T95 [参照 1] です。この BPI PROM には 16 ビットデー

タバスがあり、同期バースト読み出しおよびバッファードプログラミングモードをサポートすること

で高性能データアクセスを実現しています。メモリ空間全体は複数のブロックに分割されており、ブ

ロック単位で個別に消去とプログラムが可能です。この PROM は上位のブートコンフィギュレー

ションデバイスで、アドレス 0 から開始する初の 255 ブロックは各 128KB です。上位のアドレス

を占める残り 4 つのブロックは、各 32KB です。図 2 にアドレスとブロックのマッピングを示します。

KC705 ボードでは、 XC7K325T-2FFG900C FPGA デバイスに 1Gb BPI PROM が接続されています。

この BPI PROM は、JS28F256P30T95 と類似の Numonyx 製 PC28F00AP30TF [参照 1] です。この ISPリファレンスデザインは、初の 24 アドレスビットしか接続していません。したがって、アドレス指

定できるのは PROM の 4 つの 32MB 領域のうち 1 つのみです。アドレスの上位 2 ビット (A26、 A25)は、それぞれ DIP スイッチ SW13-1 と SW13-2 に接続されています。

VC707 ボードでは、 XC7VX485T-2FFG1761C FPGA デバイスに 128MB BPI PROM が接続されてい

ます。この BPI PROM は Numonyx 製 PC28F00AG18FE です。この ISP リファレンスデザインは、

初の 24 アドレスビットしか接続していません。したがって、アドレス指定できるのは PROM の 4 つの 32MB 領域のうち 1 つのみです。アドレスの上位 2 ビット (A26、 A25) は、それぞれ DIP スイッチ

SW11-1 と SW11-2 に接続されています。

Integrated Block for PCI Express

リファレンスデザインは、 Virtex-6 および Kintex-7 FPGA に内蔵の Integrated Block for PCI Expressコア (CORE Generator™ ツールで生成) と 8 つの GTX トランシーバーを使用します。物理層は、8 レー

ンを使用して Gen1 のレート (2.5Gb/s) で動作します。外部基準クロックの周波数は 100MHz です。

64 ビット幅のトランザクション層インターフェイスデータパスは 250MHz で動作します。ベースアド

レスレジスタ 2 (BAR2) は ISP 用に予約されています。

すべての PROM データは、ホストから PIO (Programmed I/O) モードでバッファーに書き込まれます。

したがって、 ISP は受信したデータのアドレスをデコードしません。ホストソフトウェアは、 BAR2 で定義されたメモリ範囲へデータを逐次的にコピーするだけでかまいません。


図 2 : JS28F256P30T95 のアドレスマップ

64 Kword Block

64 Kword Block

16 Kword Block16 Kword Block16 Kword Block16 Kword Block

0x000000–0x00FFFF (block0)

0x010000–0x01FFFF (block1)

0xFF0000–0xFF3FFF (block255)0xFF4000–0xFF7FFF (block256)0xFF0000–0xFFBFFF (block257)0xFF4000–0xFFFFFF (block258)

256 Mb

64 Kword Block

0xFE0000–0xFEFFFF (block254)

X518_02_030812

1 word = 16 bits


バッファー


図 3 に、受信パス側の Integrated Block for PCI Express とバッファー FIFO の概略接続図を示します。

バッファーバッファーはプログラマブルロジック内のビルトイン FIFO にインプリメントされており、クロックドメイン間を切り替えるバッファーとして機能します。 FIFO の片方は Integrated Block for PCI Expressコアのクロックドメイン (動作周波数 250MHz) に接続されます。 FIFO のもう片方は PROM プログラ

マのクロックドメイン (周波数約 20MHz) に接続されます。FIFO サイズは 2KB で、これはバッファー

ドプログラミングモードで使用する PROM 内部バッファーの 2 倍のサイズに相当します。ホストアプリケーションは一度に 64 バイトを書き込み、PROM が現在のデータセットのプログラムを完了して

から次の 64 バイトのデータを書き込みます。このため、データオーバーフローは起こりません。デー

タオーバーフローを防ぐもう 1 つの仕組みとして、 FIFO がフルに近づくと Integrated Block forPCI Express からのデータ供給を一時停止します。

プログラミングステートマシン (PSM)

PSM は、従来の PROM プログラミングのセットアップと実行を制御します。 PROM のプログラムを

開始する前に、データを書き込むターゲットブロック全体を消去する必要があります。プログラム済み

ビット (0) を未プログラムの状態 (1) に変更する手段は、ブロック全体の消去以外にありません。また、

各ブロックはデフォルトで書き込み保護が有効になっています。したがって、消去コマンドを実行する

前にターゲットブロックの書き込み保護 (ロック ) を解除する必要があります。 PSM は、ブロックの

ロック解除と消去コマンドのシーケンスをサポートしています。


図 3 : FIFO と Integrated Block for PCI Express の概略ブロック図

din[31:0]

Wr_enwr_clk

FIFO

Post_wr_data[31:0]

Write_en

wr_data_o[31:0] wr_data_i[31:0]

MEM_ACCESSRX ENGINE

Trn_rd[63:0] Trn_rd[63:0]

Integrated Block forPCI Express

wr_en_o

pause

pause

wr_busy_owr_busy_i

wr_en_oTrn_rdst_rdy_n

Trn_rdst_rdy_n

TX

RX

X518_03_093011




図 4 に、 BPI PROM とバッファー FIFO 間に接続された PSM を示します。

PSM はバッファードプログラミングモードをサポートしており、高性能プログラミングが可能です。

バッファードプログラミングでは、複数バイトのデータを一度に書き込むことができます。この機能に

より、バッファーを使用しないプログラミングモードに比べ、オーバーヘッドが大幅に削減されます。

プログラマは、このモードで書き込み可能な大バイト数である 64 バイトをバッファーに書き込みま

す。 PSM は PROM へのデータのプログラムのみをサポートし、読み出しは実行しません。


図 4 : プログラマのブロック図

PSM

JS28F256P30T95 (ML605)/

A[24:1]

DQ[15:0]

WE#

OE#

CE#

Addr[23:0]

DQ_I[15:0]WE_n

OE_n

CE_n

WP#

ADV#

WAIT

CLK

n/c

V

Data[31:0]

RDEN

Full

Empty

DATA[31:0]

RD_EN

FIFO_Full

FIFO_Empty

Error[2:0]

PROG_RDY

DQ_O[15:0]

TRI_CTRL

ENB

Prog_clk

FPGA

FIFO

X518_04_032013

CCPC28F00AP30TF (KC705)/PC28F00AG18FE (VC707)




PSM は、メインステートマシンとサブループで構成され、 PROM プログラミングのネイティブコマ

ンドを各サブループで実行します。図 5 に、メインコマンドループを示します。


図 5 : メインコマンドループ

Idle

Unlock?

Erase?

Program?

FIFOEmpty?

Read a Wordfrom FIFO

StartAddress?

EndAddress?

Unlock Loop

Erase Loop

Program Loop

Register StartAddress

Register EndAddress

X518_05_022212

Y

Y

Y

Y

Y

Y

N

N

N

N

N

N




図 6 に、 Unlock コマンドループを示します。


図 6 : Unlock コマンドループ

Write x60 to DQ

Write xD0 to DQ

Write x90 to DQ

Read StatusRegister

SR = x80?

LastBlock?

MaximumUnlock TimeReached?

Error

Idle

N

Y

Y

N

N

Y

Increment UnlockTimeout Counter

X518_06_022212

Increment BlockCount




図 7 に、 Erase コマンドループを示します。


図 7 : Erase コマンドループ

Erase loop

Write x50 to DQWrite Address

Write x20 to DQ

Write xD0 to DQ

Read StatusRegister

SR = x80?

LastBlock?

MaximumErase TimeReached?

Error = x3

Idle

N

Y

Y

N

N

Y

X518_07_090211

Increment EraseTimeout Counter

- Increment Block- Calculate Address

SR > x80? Error = x2

N

- Load First Block Number- Calculate Address

Y




図 8 に、 Program コマンドシーケンスを示します。


図 8 : Program コマンドループ

Program Loop

Write xE8 to DQWrite Address

Write x1FF to DQ

FIFOEmpty?

N

Y

Y

N

Write Top Half Wordto DQ FIFO

Empty?

Y

N

SR = x80?

Read StatusRegister

MaximumProgram

Ready TimeReached?

Error = x4

Read FIFO

Write Bottom HalfWord to DQ

PROMBufferFull?

FIFOEmpty?

Read StatusRegister

N

EndAddress

Reached?

YN N

N

Write xD0 to DQIncrement Address

PROM BufferFull?

Y

FIFOEmpty?

Y

SR = x80?

ProgramDone?

Idle

MaximumBuffer Ready

Timeout?

Error = x5

Y

N

N

Y

X518_08_022212

N

N

YY

Y

Y




表 1 に、推奨されるプログラミングコマンドシーケンスと各コマンドの定義をまとめます。

図 9 と図 10 に、バッファードプログラミングの開始および終了時のタイミング図を示します。

図 9 について説明します。

1. CLK はプログラマモジュールのクロックです。

2. ADDR は、 PROM バッファーに書き込む 256 ワードの開始アドレスです。

3. PROM からのステータス出力は xx80 です。

表 1 : ホストソフトウェアのコマンドシーケンス

シーケンスコマンドワード定義説明

1 Start_Address 0x5341[aaaa] 開始ブロックアドレスを指定します。

2 End_Address 0x45[aaaaaa]PROM ワードの終了アドレスを指定します。

コマンドワードのビット 23 ～ 0 で終了アドレ

スを指定します。

3 Unlock 0x556E6C6BStart_Address コマンドと End_Address コマン

ドで指定したアドレスの間の連続するブロッ

クの書き込み保護を解除します。

4 Erase 0x45726173Start_Address コマンドで指定したアドレスか

ら End_Address コマンドで指定したアドレス

までの連続するブロックを消去します。

5 Program 0x50726F67

プログラムシーケンスを開始します。プログラ

マがバッファーからデータを読み出し、終了ア

ドレスに達するまで PROM への書き込みを実

行します。


図 9 : バッファードプログラミングの開始時

X518_09_091211

Addr + 1 Addr + 2 Addr + 3 Addr + 4

00E8 0000 01FF

D1D2D3D4

D2D1 D4D3

D5D6D7D8 D9D10D11D1250726F67

D6D5 D8D7 D10D9

CLK

A[23:0]

DQ[15:0]

WE_N

OE_N

TRI_CTRL

FIFO_RD_EN

FIFO_EMPTY

DATA[31:0]

PROG_RDY

Addr

xx80

000000

0000

XXXXXXXX




図 10 について説明します。

1. CLK はプログラマモジュールのクロックです。

2. ADDR は、 PROM バッファーに書き込む 256 ワードの開始アドレスです。

3. PROM からのステータス出力は xx00 と xx80 です。


図 10 : バッファードプログラミングの終了時

CLK

A[23:0]

DQ[15:0]

WE_N

OE_N

TRI_CTRL

FIFO_RD_EN

FIFO_EMPTY

DATA[31:0]

Addr + 253

D1020D1019 D1022D1021 D1024D1023

Addr + 254 Addr + 255

00D0 0000 0000 00E8

Addr + 256Addr + 255Addr + 252

D1018D1017

D1017D1018D1019D1020D1021D1022D1023D1024 D1021D1022D1023D1024

0000

xx80xx00

X518_10_091211


デモ用ホストソフトウェア



リファレンスデザインには、デモ用のホストソフトウェアが含まれています。デモ用ホストソフトウェ

アは、ドライバーとデモアプリケーションで構成されます。図 11 に、このアプリケーションのスクリー

ンショットを示します。このアプリケーションの Visual Basic 6 ソースコードがリファレンスデザイン

に付属しています。ドライバーファイルは、サードパーティベンダーの Jungo 社 [参照 2] からバイナ

リ形式のみで提供されています。ソースコードの入手については、 Jungo 社に直接お問い合わせくださ

い。

このアプリケーションには、次の 2 つの機能ボタンがあります。

• [Erase All Blocks]

• [Program PROM]

[Erase All Blocks] をクリックすると、 PROM のすべてのブロックが消去されます。 [Program PROM]をクリックすると、 PROM ファイルの選択画面が表示されます。 PROM ファイルを選択するとアプリ

ケーションは一連のネイティブ PROM コマンドを実行し、ユーザー PROM ファイル内のデータを

PROM にプログラムします。プログラミングのステータスと進行状況が、コンソールログウィンドウ

に表示されます。 PROM プログラム関数のソースコードは、「付録 A」に掲載しています。

PROM プログラム関数

PROM プログラム関数は主に 3 つのセクションで構成されています。

• ファイル解析

• プログラムセットアップ

• PROM プログラミング


図 11 : XAPP518 のデモアプリケーション

X518_12_091311




ファイル解析

ファイル解析では、アプリケーションが PROM ファイル全体を読み出し、開始アドレスと終了アドレ

ス (いずれも拡張線形アドレス = ELA) を決定し、 PROM データサイズを計算します。図 12 に、この

フロー図を示します。


図 12 : ファイル解析のフロー図

<PROM>.mcs Open PROM File

EOF?

Read a Line from File

Record Last ELA

ExtendedAddress Record?

Start BlockDefined?

Record Start ELA

Data Record?Close File

Record LastAddress

Command Loop

X518_13_090211




プログラムセットアップ

プログラムセットアップでは Unlock、 Erase、 Program コマンドを発行し、この後に実行されるプログ

ラミングの準備をします (図 13)。


図 13 : プログラムセットアップのフロー図

X518_14_090211

Calculate File Size

Calculate File StartAnd End Blocks

Write StartAddr toBuffer

Write EndAddr toBuffer

Write UnlockCommand to Buffer

Write EraseCommand to Buffer

Read Ready Status

Ready?

Read Ready Status

Ready?

Memory Copy

Memory Copy

Write ProgramCommand to Buffer

Memory Copy

Program

Program Setup

N Y

Y

N




PROM プログラミング

PROM プログラミングでは、PROM ファイルから一度に 64 バイトの連続するデータを読み出し、ロー

カルバッファーに格納してからバッファー内のデータをプログラマのターゲットアドレスへコピーし

ます (図 14)。モニタールーチンは Programmer Ready ステータスをポーリングし、 PROM データの

後のバイトが書き込まれるまでプログラミングを繰り返し実行します。


図 14 : PROM プログラミングのフロー図

Open PROM File

EOF?

Read ProgrammerStatus

Status =Ready?

Update Word Count

32 WordsWritten?

Read a Line fromFile

RecordType =EOF?

Exit

RecordType =Data?

Write AvailableData to Buffer

Status =Program Error?

Close File

Copy 64 Bytesto Target

N

Exit

N

Y

Y

N

Y

Y

N

N

N

Y

X518_15_022212

Y


MCS PROM ファイルフォーマット



このデモアプリケーションがサポートするファイルフォーマットは、 Intel MCS-86 HexadecimalObject (MCS) のみです。ここでは、 MCS ファイルの構成について簡単に説明します。このデモアプリ

ケーションは、このセクションおよび「ELA レコード」、「MCS ファイルの例」の項で説明する定義と

規則に従ってファイルを解釈します。

MCS ファイルは、 MCS ファイルフォーマットに基づいて記述された、複数行からなる ASCII テキス

トファイルです。 1 つの MCS ファイルには任意の数の 16 進数レコードを格納できます。 1 レコード

は、次のフィールドで構成されます。

<delimiter><DataLength><Address><RecordType><Data><CheckSum>

表 2 に、各フィールドの定義をまとめます。

ELA レコード

ホストアプリケーションは ELA レコードもサポートしています。 ELA レコードには、データアドレ

スの上位 2 バイトが格納されます。 ELA レコードの DataLength は常に 2 バイトです。

ELA レコードが読み出されると、データフィールドに格納された ELA が保存され、それ以降に MCSファイルから読み出されるレコードに適用されます。この線形アドレスは、次の ELA レコードによっ

て変更されるまで有効です。

データレコードの物理メモリアドレスは、各レコードのアドレスフィールドの値と ELA レコードの

アドレスデータをシフトした値を加算して取得します。物理メモリアドレスの求め方の詳細は、「MCSファイルの例」で説明します。

表 2 : MCS レコードの各フィールドの定義

フィールドフィールド長

(バイト )定義

Delimiter N/A 16 進数レコードの開始を示します。レコードの開始は常にコロン (:)で示されます。

DataLength 1 レコードに含まれるデータのバイト数を表します。

Address 2 レコードに含まれるデータの開始アドレスの下位 2 バイトを格納し

ます。

RecordType 1

次のいずれかのレコードタイプを示します。

• 00 = データレコード

• 01 = EOF (End-of-File) レコード

• 02 = 拡張セグメントアドレスレコード

• 04 = 拡張線形アドレスレコード

Data 0-255 DataLength フィールドで指定したバイト数のデータを格納します。

CheckSum 1 レコード全体のチェックサムを格納します。




MCS ファイルの例

表 3 に、 iMPACT ツールで生成した MCS ファイルのレコードフィールドの例を示します。このセク

ションでは、これらフィールドの解釈方法について説明します。

レコード 1 は物理アドレスの上位 2 バイトを設定します。このアドレスは、レコード 8 で次の ELA レコードまで有効です。表 4 で、レコード 1 の各フィールドについて説明します。

レコード 2 ～ 7 は通常のデータレコードです。表 5 で、レコード 7 の各フィールドについて説明します。

表 3 : MCS PROM ファイルの例

レコード内容

1 :020000040000FA

2 :10000000FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF00

3 :10001000FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF0

4 :100020000000DD0044882200FFFFFFFFFFFFFFFF0D

5 :10003000995566AA00040000400C800000000000F2

6 :10004000000C80010000000000040000000C800192

7 :100050000000E0000004000000040000400C8004E8

8 :020000040021D9

9 :1000000000000000000000000000000000000000F0

10 :10001000000C80040C008821800C600200000000AD

11 :0CBB7000000400000004000000040000BD

12 :00000001FF

表 4 : レコード 1 の説明

フィールド内容説明

DataLength 02 データフィールドに 2 バイトのデータが含まれることを示します。

Address 0000 ELA レコードの場合、 Address フィールドは常に 0x0000 です。

RecordType 04 ELA レコードであることを示します。

Data 0000 アドレスの上位 2 バイトは 0x0000 です。

CheckSum FA チェックサムは 0xFA です。




Address 0050このアドレスフィールドとレコード 1 で定義された現在の ELA を連結したものが絶対アドレスとなります。この場合は、0x00000050です。

RecordType 00 通常のデータレコードであることを示します。

Data <data> 全部で 16 バイトのデータが含まれます。

CheckSum E8 チェックサムは 0xE8 です。


リファレンスデザインのデモ


レコード 8 は、物理アドレスの上位 2 バイトを更新します。ここで指定したアドレスは、ファイルの終

わりまで有効です。表 6 で、レコード 8 の各フィールドについて説明します。

レコード 9 ～ 11 は通常のデータレコードです。レコード 11 は後のデータレコードで、多くの場合、

データバイト数は 16 バイト未満です。表 7 で、レコード 11 の各フィールドについて説明します。


ここでは、リファレンスデザインのデモのセットアップと実行の手順について説明します。このデモで

は、 Windows XP が動作するホストシステムに接続した ML605、 VC707、 KC705 ボード上の BPIPROM をプログラムします。このリファレンスデザインには、作成済みの BIT ファイルとホストソフ

トウェアアプリケーションが含まれます。

システム要件

このデモに必要なものは、次のとおりです。

• ML605 デモプラットフォーム (XC6VLX240T-FF1156 プロダクションデバイス搭載)、VC707 評価ボード (XC7VX485T-2FFG1761C 搭載)、KC705 評価ボード (XC7K325T-2FFG900C 搭載) のい

ずれか

• Windows XP サービスパック 3 をインストールした x86 システム

リファレンスデザインのデモを実行するには、次の手順に従います。

1. xapp518.zip ファイルに含まれる ML605.zip、 VC707.zip、 KC705.zip のいずれかを <ref_design_dir> ディレクトリに展開します。

2. <ref_design_dir>\sw\Jungo\system ディレクトリのファイルをすべて <WindowsXP_install_path>\system32 にコピーします。

これにより、Jungo WinDriver ライブラリとドライバー (rev. 10.2) が Windows XP にインストール

されます。コピー先ディレクトリに COMDLD32.OCX が存在する場合は、バックアップを保存して

から上書きしてください。

3. 各ボードの DIP スイッチを次のとおりに設定し、 BPI フラッシュプログラムを有効にします。




Address 0000 ELA レコードの場合、 Address フィールドは常に 0x0000 です。

RecordType 04 ELA レコードであることを示します。

Data 0021 アドレスの上位 2 バイトは 0x0000 です。

CheckSum D9 チェックサムは 0xD9 です。



DataLength 0C データフィールドに 12 バイトのデータが含まれることを示します。

Address BB70このアドレスフィールドとレコード 1 で定義された現在の ELA を連結したものが絶対アドレスとなります。この場合は、0x0021BB70です。

RecordType 00 通常のデータレコードであることを示します。

Data <data> 12 バイトのデータが含まれます。

CheckSum E8 チェックサムは 0xBD です。




• ML605 ボードの場合 :

- S2-1 = ON

- S2-2 = ON

- S2-3 = OFF

- S2-4 = ON

- S2-5 = ON

- S2-6 = OFF

• VC707 ボードの場合 :

- S11-1 = OFF

- S11-2 = OFF

- S11-3 = OFF

- S11-4 = ON

- S11-5 = OFF

• KC705 ボードの場合 :

- S13-1 = OFF

- S13-2 = OFF

- S13-3 = OFF

- S13-4 = ON

- S13-5 = OFF

4. DIP スイッチを次のとおりに設定し、CompactFlash カードからの読み込みを無効にします (ML605ボードのみ)。

• S1-1 = OFF

• S1-2 = OFF

• S1-3 = OFF

• S1-4 = OFF

5. ホストシステムの PCIe 空きスロットに各ボードを挿入します。

a. ML605 ボードの場合 :

- ATX (Advanced Technology eXtended) 電源ケーブルを J25 に接続します。

- スイッチ SW2 を ON の位置にします。

b. VC707 ボードの場合 :

- 6 ピンミニフィットコネクタ J18 に電源を正しく接続します。


c. KC705 ボードの場合 :

- 6 ピンミニフィットコネクタ J49 に電源を正しく接続します。


6. システムの電源を投入します。

このデモアプリケーションは、PROM アドレス範囲内のアドレスから P30 BPI PROM をプログラ

ムできます。ここからは、開始アドレスを指定して PROM ファイルを作成する手順について説明

します。

7. 表 8 に示した PROMGen コマンドオプションを使用して、アプリケーション用の PROM ファイ

ルを作成します。




8. シェルまたはコマンドプロンプトで次に示すコマンドラインを実行します。このコマンドを実行

すると、 BIT ファイル <user_bit_file> から 32MB BPI PROM をターゲットにした MCSフォーマットのファイル (開始アドレス 0x800000) が作成されます。

promgen -w -s 32768 -p mcs -data_width 16 -o <PROM_File.mcs> -u 0x800000 <user bit_file>

9. 次のコマンドを実行して、このファイルを MS-DOS 互換フォーマットに変換します。

unix2dos <PROM_File.mcs>

注記 : 改行コードの違いにより、このデモアプリケーションは PROMGen で生成した MCS ファ

イルを正しく読み込むことができません。 DOS 互換フォーマット以外の PROM ファイルを使用し

た場合、デモアプリケーションはハングします。改行コードの変換には、 unix2dos などのシェア

ウェアを利用することを推奨します。 unix2dos は多くのパブリックソフトウェアダウンロードサイトで入手できます。

注記 : ここからの手順では、 BPI プログラマリファレンスデザインが有効になるように FPGA デバイスをコンフィギュレーションします。

10. ケーブルを接続します。

a. ML605 ボードの場合 :

- USB-mini USB ケーブルを使用して J22 コネクタとホストシステムを接続します。

b. VC707 ボードの場合 :

- プラットフォームケーブル USB II を使用してボードの J4 とホストシステムを接続しま

す。

c. KC705 ボードの場合 :

- プラットフォームケーブル USB II を使用してボードの J60 とホストシステムを接続し

ます。

11. iMPACT を起動し、 [iMPACT Flows] パネルの [Boundary Scan] をクリックします。

12. ツールバーの [Initialize Chain] をクリックします。

13. スキャンチェーンに表示された FPGA デバイスを右クリックして、 [Assign New ConfigurationFile] をクリックします。

a. ML605 ボードの場合、次のファイルを選択します。

<ref_design_dir>\config\bitfile\PCIe_ISP_top_ML605.bit

a. VC707 ボードの場合、次のファイルを選択します。

<ref_design_dir>\config\bitfile\PCIe_ISP_top_VC707.bit

b. KC705 ボードの場合、次のファイルを選択します。

<ref_design_dir>\config\bitfile\PCIe_ISP_top_KC705.bit

ML605 ボードの場合、 iMPACT の画面は図 15 のようになります。

表 8 : PROMGen オプション

オプション説明

-s <PROM size> 2 のべき乗でサイズを指定します。

-p <format> このアプリケーションでサポートされるのは MCS フォーマットのみです。

-data_width ターゲット PROM のデータ幅は 16 です。

-o PROM ファイル名

-u 開始アドレス





図 15 : FPGA デバイスへのコンフィギュレーションファイルの割り当て

X518_16_092111




14. FPGA デバイスを再度右クリックして、 [Program] をクリックします。これで FPGA デバイスが

BPI プログラマでコンフィギュレーションされます。コンフィギュレーションが完了すると、

iMPACT の画面は図 16 のようになります。

注記 : ML605 ボードの場合は、MMCM Locked (DS21) および Link Ready (DS22) の LED が点灯

します。 VC707 ボードの場合は、 LED DS0、 DS1、 DS2 が点灯します。 LED DS3 は点滅します。

KC705 ボードの場合は、 LED DS0、 DS1、 DS2 が点灯します。 LED DS3 は点滅します。

15. ホストシステムを再起動します。

注意 : システムをシャットダウンして電源を入れ直すのではなく、必ず再起動 (ウォームリセット )してください。新しくコンフィギュレーションした機能 (BPI プログラマ) を検出して認識させるに

は、ウォームリセットが必要です。

ここからの手順では、ホストシステムから BPI PROM をプログラムするためのデモアプリケーション

のセットアップと使用方法について説明します。


図 16 : FPGA コンフィギュレーション成功

X518_17_092111




16. Windows が再起動したら、次のバッチファイルを実行してプログラマのドライバーをインストー

ルします。

sw\Jungo\driver\install_XAPP518_driver.bat

このバッチファイルによってインストールされるドライバーは、DEVICE と PR_PCIe_V6 の 2 つです。インストールが完了すると、 Windows デバイスマネージャーの [Jungo] 直下にこれら 2 つのドライバーが表示されます (図 17)。

17. アプリケーション <ref_design_dir>\sw\XAPP518_PCIe_ISP.exe を実行します。

18. [Program PROM] をクリックします。図 18 に示したダイアログボックスが表示されます。

19. 手順 7 と手順 9 で作成したターゲット PROM ファイルを選択します。

または、次のディレクトリにある生成済み PROM ファイルを選択することもできます。

<ref_design_dir>\config\PROM\XAPP518_PROM_img.mcs


図 17 : デバイスマネージャーのドライバーリスト

X518_18_081911




20. [Open] をクリックします (図 18)。

アプリケーションはただちにプログラムを開始し、そのステータスと進行状況がコンソールログウィ

ンドウに表示されます (図 19)。


図 18 : PROM ファイルの選択


図 19 : プログラミングのステータスと進行状況

X518_19_081911

X518_20_091611




PROM のプログラム完了後、 iMPACT を使用して PROM の内容を検証し、正しくプログラムされたか

どうかを確認できます。ここからは、 iMPACT で検証を実行するためのセットアップ手順について説明

します。

21. iMPACT を起動し、再度 [iMPACT Flows] パネルの [Boundary Scan] をクリックします。

22. [OK] をクリックします。

23. ターゲット FPGA を右クリックします。

24. [Add SPI/BPI Flash] をクリックします (図 20)。X-Ref Target - Figure 20

図 20 : iMPACT で BPI フラッシュを追加

X518_21_081911




25. ダイアログボックスでターゲット PROM ファイルを選択します。 ML605 ボードの場合、 [SelectAttached SPI/BPI] で BPI PROM に [28F256P30] を選択し、 RS ピンに [24:23] を選択します (図 21)。 VC707 ボードの場合は、 BPI PROM に [28F00FAG18F] を選択し、 RS ピンに [25:24] を選択します。 KC705 ボードの場合は、 BPI PROM に [28F00AP30] を選択し、 RS ピンに [25:24]を選択します。

26. ターゲット FPGA に接続された緑の [FLASH] デバイスアイコンをクリックします。

27. [iMPACT Processes] パネルの [Verify] をダブルクリックします (図 22)。

注記 : この手順を実行すると、 FPGA デバイスは iMPACT の BPI プログラマで再びコンフィギュ

レーションされるため、 ISP は消去されます。

ISP を再度使用するには、手順 14 からの操作を実行してください。


図 21 : iMPACT の BPI PROM セットアップ画面

X518_22_081911




PROM ファイルのサイズによっては、iMPACT による PROM の内容のリードバックと検証に時間がか

かる場合があります。内容が正しく一致すると、検証が成功したことが図 23 のように表示されます。


図 22 : iMPACT での BPI PROM の検証

X518_23_081911





図 23 : PROM の検証成功

X518_24_081911


フェイルセーフ PROM アップデート



PROM のアップデート中に問題が発生することもあります。たとえば、 PROM に新しいコンフィギュ

レーションビットストリームを書き込んでいる途中にシステムの電源が停止したり、 PROM データが

破損したりする可能性があります。このように PROM のアップデートで問題が発生すると、 FPGA が正しくコンフィギュレーションされません。システムの継続動作とリカバリを可能にするには、何らか

のフェイルセーフメカニズムを用意しておく必要があります。

このような問題を解決する 1 つの方法として、FPGA のコンフィギュレーションフォールバック機能が

利用できます。フォールバックは、コンフィギュレーション実行中に何らかのエラーが発生した場合、

必ずデフォルトの PROM イメージでコンフィギュレーションを実行させる制御ロジックです。このよ

うなユーザーデフォルトシステムは、コンフィギュレーションエラーからのリカバリのみを目的とし、

機能は必要小限にとどめておきます。

コンフィギュレーション実行中、 IDCODE エラー、 CRC エラー、ウォッチドッグタイマーのタイムア

ウトエラー、あるいは BPI アドレスのラップアラウンドエラーによって、フォールバックがトリガー

されます。また、ユーザーモニターモードで有効になったウォッチドッグタイマーのコンフィギュレー

ション後も、フォールバックのトリガーが可能です。二度目にフォールバックリコンフィギュレーショ

ンでエラーが発生すると、 INIT_B および DONE の両方が Low に維持されます。フォールバックは、

BitGen の -g ConfigFallback:Disable オプションによっても無効にできます。

フォールバックリコンフィギュレーション中、 FPGA は 2 つの多目的ピン、 RS[1:0] ( リビジョンセレ

クトピン) に新しい値を送信します。デフォルト設定の RS[1:0] は、初のコンフィギュレーション中

はハイインピーダンスステートで弱いプルアップが付いていますが、コンフィギュレーション後には

弱いプルダウンが付きます。初のコンフィギュレーション中、ユーザーは FPGA の弱いプルアップ抵

抗よりも外部のプルアップ/プルダウン抵抗を優先的に使用し、目的とするビットストリームを読み込ま

せることができます。コンフィギュレーションエラーが検出されると、コンフィギュレーションロジッ

クで内部リセットパルスが生成され、 RS[1:0] が 00 にアクティブに駆動されて、フォールバックビッ

トストリームが読み込まれます。

ML605 ボードでは、フォールバックコンフィギュレーションのデモが可能です。たとえば、オンボー

ドの BPI PROM を同じサイズになるように二分割し、ユーザーファンクションイメージとフォール

バックイメージの 2 つを格納します。ユーザーファンクションイメージは目的とする通常動作のビッ

トストリームで、 PROM アドレス範囲の上位半分に格納します。フォールバックイメージはコンフィ

ギュレーションがうまくいかなかった場合のリカバリに使用するゴールデンビットストリームで、

PROM アドレス範囲の下位半分に格納します。図 24 に、 PROM のアドレスマップを示します。


図 24 : PROM のアドレスマップ

XAPP518_30_061312

User FunctionImage

0xFFFFFF

0x800000

PR

OM

Wor

d A

ddre

ss

0x0

FallbackImage




2 本の FPGA リビジョンセレクトピンのうち、RS[0] は PROM の上位アドレスビット (A[24] ピン)に接続します (図 25)。 RS[1] は接続しません。 A[24] は、 DIP スイッチ S2-6 を介して弱いプルアップ

抵抗に接続します。

コンフィギュレーションモードをマスター BPI-UP モードに設定した場合、 BPI アドレスピン

Addr[22:0] は電源投入時にロジック 0 に設定されます。 DIP スイッチ S2-6 が閉じている場合、 PROMにはアドレス 0x800000 が与えられます。したがって、 FPGA はアドレス 0x800000 から開始する上

位メモリ領域からユーザーコンフィギュレーションビットストリームの読み込みを開始します。

コンフィギュレーション中に何らかのエラーが発生すると、フォールバックコンフィギュレーションが

トリガーされます。この場合、内部コンフィギュレーションロジックは RS[0] ピンと BPI アドレスピン Addr[22:0] をすべて 0 に駆動し、 PROM に与えられるアドレスは 0x0 となります。これにより、ア

ドレス 0x0 からフォールバックビットストリームを読み込んでコンフィギュレーションが再度実行さ

れます。

フォールバックのデモ

ML605 ボードでフォールバック機能のデモを行うには、次の手順に従います。

1. ML605 ボードの DIP スイッチ S2 を次のとおりに設定し、 BPI PROM プログラミングを有効にし

ます。

• S2-1 = ON

• S2-2 = ON

• S2-3 = OFF

• S2-4 = ON

• S2-5 = ON

• S2-6 = OFF

• S1-1 = OFF

• S1-2 = OFF

• S1-3 = OFF

• S1-4 = OFF

2. アプリケーション <ref_design_dir>\sw\XAPP518_PCIe_ISP.exe を実行します。

3. [Program PROM] をクリックします。リファレンスデザインに付属の PROM ファイル <ref_design_dir>\config\PROM\XAPP518_corrupted_PROM_img.mcs を選択します。

4. [Open] をクリックします。

この MCS ファイルは破損したイメージファイルで、読み込み中にコンフィギュレーションエラー

が発生します。このイメージファイルの開始アドレスは 0x800000 です。


図 25 : ML605 のリビジョンセレクトピンの接続

XAPP518_31_061312

BPI PROM

FPGA

Data[15:0]

A[23:1]

A[24]

n/c

Data[15:0]

Addr[22:0]

RS[1]

RS[0]

Mode[2]Mode[1]Mode[0]

VccVcc

S2-6




5. [Program PROM] を再度クリックします。リファレンスデザインに付属の PROM ファイル

<ref_design_dir>\config\PROM\XAPP518_fallback_PROM_img.mcs を選択します。

6. [Open] をクリックします。

この MCS ファイルはフォールバックイメージファイルで、 ML605 ボードのすべてのユーザー

LED を点灯するという単純な機能のみで構成されています。このイメージファイルの開始アドレ

スは 0x0 です。

この時点で、 PROM の上位半分にはユーザーファンクションビットストリームが格納され、下位

半分にはフォールバックビットストリームが格納されます。

7. ML605 ボードの DIP スイッチ S2 を次のとおりに設定し、マスター BPI-UP コンフィギュレーショ

ンを有効にします。

• S2-1 = OFF

• S2-2 = ON

• S2-3 = OFF

• S2-4 = ON

• S2-5 = OFF

• S2-6 = ON

8. ホストシステムの電源を入れ直します (パワーサイクル)。

FPGA は、まず PROM アドレス 0x800000 からユーザーファンクションビットストリームを読み込

みます。このビットストリームは破損しているため、コンフィギュレーションは CRC エラーになりま

す。電源投入から少しして INIT LED がわずかな間点滅し、コンフィギュレーションエラーを示しま

す。次に、 FPGA はフォールバックコンフィギュレーションをトリガーします。 FPGA は PROM アド

レス 0x0 からフォールバックビットストリームを読み込みます。フォールバックコンフィギュレー

ションが完了したら、フォールバックデザインによって ML650 ボードのすべてのユーザー LED が点

灯します。


リファレンスデザインのビルド



リファレンスデザインを構築するには、次の手順に従います。

1. xapp518.zip ファイルに格納されているリファレンスデザインの ZIP ファイル (ML605.zip、VC707.zip、 KC705.zip のいずれか) の内容をユーザーディレクトリ <ref_design_dir> に展

開します。

2. リファレンスデザインのプロジェクトファイル <ref_design_dir>\hw\ISE\PCIe_ISP\PCIe_ISP.xise を開きます。プロジェクトが図 26 のように表示されます。

3. [Hierarchy] ペインでデザインの上位モジュール [PCIe_ISP_top] をクリックします。


図 26 : Project Navigator の [Design] パネルに表示されたプロジェクト

X518_25_022712




4. [Processes] ペインの [Generate Programming File] (図 27) を右クリックするとインプリメンテー

ションプロセスが開始し、 BIT ファイルが作成されます。 X-Ref Target - Figure 27

図 27 : 最上位モジュールのインプリメント

X518_26_022712


リファレンスデザイン


リファレンスデザイン

このアプリケーションノートのリファレンスデザインファイルは、次のサイトからダウンロードでき

ます。

https://secure.xilinx.com/webreg/clickthrough.do?cid=184933

表 9 に、リファレンスデザインの詳細を示します。

デザインアドバイザリ

このリファレンスデザインを実際のプロジェクトに採用する前に、次のガイドラインを読んでおいてく

ださい。

• このリファレンスデザインは、後の 4 つの 16K ワードブロックをプログラムしません。

• このリファレンスデザインは、 FPGA 内の PCIe テクノロジを利用して BPI PROM をプログラム

するシンプルなフローとメカニズムを示すものです。実際の環境では、プログラミング機能とユー

ザー機能が PCIe バスを共有することになるため、デザインの統合が必要です。ユーザーと PROMプログラミングモード間の PCIe インターフェイスの共有も管理する必要があります。この共有は、

ユーザーハードウェアデザインおよびソフトウェア制御で実装する必要があり、このリファレン

スデザインでは取り扱いません。

表 9 : リファレンスデザインの詳細

リファレンスデザインの詳細

全般

開発元ザイリンクス

ターゲットデバイス (ステッピングレベル、 ES、プロダクション、ス

ピードグレード )Virtex-6 FPGA

(XC6VLX240T-FF1156-1)

Virtex-7 FPGA (XC7VX485T-2FFG1761C)

Kintex-7 FPGA (XC7K325T-2FFG900C)

ソースコードの提供あり

ソースコードの形式 Verilog

既存のアプリケーションノート / リファレンスデザイン、サードパー

ティ、 CORE Generator™ ツールからデザインへのコード /IP の使用

あり

シミュレーション

論理シミュレーションの実施あり

タイミングシミュレーションの実施なし

論理シミュレーションおよびタイミングシミュレーションでのテス

トベンチの利用

なし

テストベンチの形式 Verilog

使用したシミュレータ /バージョン ModelSim SE 6.4b

SPICE/IBIS シミュレーションの実施なし

インプリメンテーション

使用した合成ツール/バージョン XST 14.4

使用したインプリメンテーションツール/バージョン ISE® Design Suite 14.4

スタティックタイミング解析の実施あり

ハードウェア検証

ハードウェア検証の実施あり

使用したハードウェアプラットフォーム ML605 Rev. D ボード、

VC707 Rev. B ボード、

KC705 Rev. D ボード

https://secure.xilinx.com/webreg/clickthrough.do?cid=184933


リソース使用状況


• PCIe バスは PIO モードでも比較的高いスループット (約 20MB/s) を持続できますが、システム全

体のパフォーマンスは BPI PROM インターフェイスのパフォーマンスによる制約を受けます。

PROM の消去およびプログラムの時間が総プログラミング時間の大部分を占めます。

• このリファレンスデザインは Gen1 x8 構成でしかテストを行っていません。

• このリファレンスデザインは、旧式の PROM で使用される 32 ワードのバッファードプログラミ

ングモードのみをサポートしています。近の P30 PROM の中には、 1,024 ワードのバッファー

ドプログラミングモードをサポートしたものもあります。これらを利用してパフォーマンスを向

上させたい場合は、 HDL でバッファーサイズを変更してください。

リソース使用状況表 10 に、リファレンスデザインのリソース使用状況を示します。

システムパフォーマンスは、ホストバス、ソフトウェアアプリケーション、 PROM プログラミングの

スループットなど、多くの要因に左右されます。ユーザーデザインのパフォーマンスも、このデモとは

大きく異なる可能性があります。 34 ページの「テストに使用したシステム」に示したのと同等のシステ

ムを使用してこのリファレンスデザインで 25MB の PROM ファイルをプログラムした場合、その開始

から終了までにかかる時間は平均 96 秒です。

テストに使用したシステム

このリファレンスデザインのテストには、次のホストシステム環境を使用しました。

• ASUS P5B-VM :

• CPU : Pentium 4 531 (3.0GHz)

• チップセット : Intel P965/G965

• サウスブリッジ : Intel 828011HB/HR (ICH8/R)

• Intel デスクトップボード D975XBX :

• CPU : Pentium D (3.0GHz)

• チップセット : Intel 975 Express Chipset

• サウスブリッジ : Intel 82801GR (ICH7R)

参考資料このアプリケーションノートでは、次の参考資料が使用されています。

1. Numonyx Axcell フラッシュメモリ (P30-65nm) データシートhttp://www.micron.com

2. Jungo、 http://www.jungo.com

3. 『Virtex-6 FPGA PCI Express 用統合ブロックユーザーガイド』 (UG517)

表 10 : リソース使用状況

リソースXC6VLX240T の

使用状況

XC7VX485T の使用状況

XC7K325T の使用状況

LUT 1,325 1,346 1,580

レジスタ 1,158 2,846 2,847

ブロック RAM/FIFO 9 9 9

http://www.micron.com/parts/nor-flash/parallel-nor-flash/~/media/Documents/Products/Data%20Sheet/NOR%20Flash/6109320002_P30_65_MLC_Discrete_DS.ashx

http://www.jungo.com

http://japan.xilinx.com/cgi-bin/docs/ndoc?v=Virtex-6;t=user+guide


付録 A


付録 A この付録には、フラッシュ PROM のプログラムを実行する Visual Basic 6 関数のソースコードを記載

します。

Dim pData As LongDim Commands(2) As LongDim CmdUnlock, CmdErase, CmdProgram, ReadData As LongDim File_Name As StringDim fnum, fnum_read As IntegerDim ReadMask, CmpVal As LongDim LineFile As StringDim RecType, RecLength, RecAddr As LongDim byte_cnt As IntegerDim StartBlockSet As BooleanDim StartBlock, EndBlock, LastAddr As StringDim RecData As StringDim DataOut(511) As LongDim LoopNumber As LongLoopNumber = 16Dim i, j As IntegerDim FileSize, ProgressCount As LongDim StartAddr_cmd As StringDim StartBlock_w, StartAddr, EndAddr_cmd As LongDim TextPos As Integer

CmdUnlock = &H556E6C6B 'Unlock commandCmdErase = &H45726173 'Erase commandCmdProgram = &H50726F67'Program commandStartBlockSet = False

On Error GoTo ErrHandle 'obtain pointer to the hardware from driverpData = (hML507_MK.cardReg.Card.Item(hML507_MK.addrDesc(ML507_MK_AD_BAR2).Index).dw4) With ComDiagRead .Filter = "*.mcs|*.mcs" .CancelError = True .ShowOpen End With File_Name = ComDiagRead.FileName fnum = FreeFile Open File_Name For Input As fnum

'Calculate the total number of PROM blocks targetted

While Not EOF(fnum) Line Input #fnum, LineFile 'read a line from the PROM file RecType = Mid(LineFile, 8, 2) If RecType = 4 Then 'Extended Address record type? If StartBlockSet <> True Then StartBlock = Mid(LineFile, 10, 4) StartBlockSet = True Else EndBlock = Mid(LineFile, 10, 4) End If Else If RecType = 0 Then 'Data record type? LastAddr = Mid(LineFile, 4, 4) End If


付録 A


End If Wend Close fnum 'close file

'Calculate file size

StartBlock_w = Val("&h" & StartBlock) / 2 If StartBlock_w <= 15 Then StartAddr_cmd = "0" & Hex(StartBlock_w) & "00" 'address in PROM word Else StartAddr_cmd = Hex(StartBlock_w) & "00" 'address in PROM words End If EndAddr_cmd = Val("&h" & EndBlock & LastAddr) / 2 'address in PROM words StartAddr = Val("&h" & StartBlock & "0000") / 2 FileSize = EndAddr_cmd - StartAddr 'file size in bytes ReadMask = "&h00008000" Call memcpy(VarPtr(ReadData), pData, 4) 'read programmer status CmpVal = ReadMask And ReadData If CmpVal = 32768 Then Text1.Text = "Programmer ready" & vbCrLf Else Text1.Text = "Programmer initialization error!"& vbCrLf Exit Sub End If Text1.SelStart = Len(Text1.Text) Text1.SelText = "Unlocking PROM" & vbCrLf ' Unlock blocks for erase Commands(0) = "&h" & "5341" & StartAddr_cmd 'start address Commands(1) = "&h" & "45" & Hex(EndAddr_cmd) 'end address Commands(2) = CmdUnlock 'unlock command Call memcpy(pData, VarPtr(Commands(0)), 12) 'issue commands to the target CmpVal = 0 While Not CmpVal = 32768 'Poll Programmer ready status Call memcpy(VarPtr(ReadData), pData, 4) CmpVal = ReadMask And ReadData Wend Text1.SelStart = Len(Text1.Text) Text1.SelText = "Unlocking PROM done" & vbCrLf & "Erasing PROM..."& vbCrLf

'Erase blocks Commands(0) = CmdErase 'Erase command Call memcpy(pData, VarPtr(Commands(0)), 4) CmpVal = 0 While Not CmpVal = 32768 'Poll Programmer ready status Call memcpy(VarPtr(ReadData), pData, 4) CmpVal = ReadMask And ReadData Wend Text1.SelStart = Len(Text1.Text) Text1.SelText = "Erasing PROM done" & vbCrLf & "Programming PROM" & vbCrLf


付録 A


' Already reached EOF.Need to reopen the file to reset sequential read pointer fnum = FreeFile 'grab a new free file number again Open File_Name For Input As fnum 'Send out the Program command Commands(0) = CmdProgram Call memcpy(pData, VarPtr(Commands(0)), 4)

TextPos = Len(Text1.Text) Text1.SelStart = TextPos

ProgressCount = 0ReadMask = "&h000000FF" 'change read mask to filter the lowest byte While Not EOF(fnum) i = 0 'check status Call memcpy(VarPtr(ReadData), pData, 4) CmpVal = ReadMask And ReadData If CmpVal = 128 Then ProgressCount = ProgressCount + 32 '32 words at a time Text1.SelStart = TextPos Text1.SelLength = 15 Text1.SelText = (Math.Round(ProgressCount / FileSize * 100)) & " % completed"

Do While i < LoopNumber Line Input #fnum, LineFile RecLength = Val("&h" & Mid(LineFile, 2, 2)) RecType = Mid(LineFile, 8, 2) RecData = Mid(LineFile, 10, 32) byte_cnt = RecLength / 4 If RecType = 1 Then 'end-of-file record? Exit Do 'exit the write data loop routine Else If RecType = 0 Then 'data record j = 0 While j <> byte_cnt DataOut(i) = "&h" & (Mid(LineFile, 10 + j * 8, 8)) j = j + 1 i = i + 1 Wend End If End If Loop Call memcpy(pData, VarPtr(DataOut(0)), 64) Else If CmpVal = 144 Then 'program error Close fnum FrmML507.LblInfo.Caption = "Programming Error!" 'Exit Sub End If End If Wend Close fnum Text1.SelStart = Len(Text1.Text) Text1.SelText = vbCrLf & "Programming Completed" & vbCrLf Exit Sub


付録 A


ErrHandle: Err.Clear On Error GoTo 0

FrmML507.LblInfo.Caption = "Error!" 'Close fnum_read Close fnum Exit Sub

End Sub


付録 B


付録 B この付録では、リファレンスデザインで使用する PCIe 用統合ブロックを CORE Generator で定義する

際のパラメーターをまとめます。

注記 : 下記以外のパラメーターはデフォルト値の設定のままです。

• BAR type : memory

• BAR addressing : 32 bits

• BAR memory size : 2KB

• Vendor ID : 10EE

• Device ID : 1969

• Revision ID : 00

• Subsystem vendor ID : 10EE

• Subsystem ID : 1969

• Base class : 05

• Sub-class : 80

• Interface : 00

• Cardbus CIS pointer : 00000000

• Payload size : 512 bytes

• Target board : ML605 board

• Reference clock frequency : 100MHz

PCIe 用統合ブロックの詳細は、『Virtex-6 FPGA PCI Express 用統合ブロックユーザーガイド』 [参照 3]を参照してください。


付録 C


付録 C ここでは、リファレンスデザインの階層構造を示します。フォーマットは、「モジュール名 (インスタン

ス名)」です。

PCIe_ISP_top() IOBUF (bidir_IO[15..0]) Programmer (programmer_i) xilinx_pcie_2_0_ep_v6 (pcie_pio_app) v6_pcie_v1_7 (core) trn_lnk_up_n (trn_lnk_up_n_i) trn_lnk_up_n_int (trn_lnk_up_n_int_i) trn_reset_n (trn_reset_n_i) trn_reset_n_int (trn_reset_n_int_i) trn_reset_delay (trn_reset_delay_i) pcie_clocking (pcie_clocking_i) MMCM_ADV (mmcm_adv_i) pcie_2_0_v6 (pcie_2_0_i) PCIE_2_0 (pcie_block_i) pcie_pipe_v6 (pcie_pipe_i) pcie_gtx_v6 (pcie_gt_i) gtx_wrapper_v6 (gtx_v6_i) GTXE1 (GTXD[7..0]) pcie_bram_top_v6 (pcie_bram_i) pcie_upconfig_fix_3451_v6 (pcie_upconfig_fix_3451_v6_i) pcie_app_v6 (app) PIO (PIO) PIO_TO_CTRL (PIO_TO) PIO_EP (PIO_EP) data_transfer (data_transfer_i) config_FIFO (config_FIFO_i) PIO_EP_MEM_ACCESS (EP_MEM) PIO_64_RX_ENGINE (EP_RX) PIO_64_TX_ENGINE (EP_TX)


改訂履歴


改訂履歴次の表に、この文書の改訂履歴を示します。

Notice of Disclaimer

The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and useof Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available"AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS,EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OFMERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any othertheory of liability) for any loss or damage of any kind or nature related to, arising under, or in connectionwith, the Materials (including your use of the Materials), including for any direct, indirect, special,incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of lossor damage suffered as a result of any action brought by a third party) even if such damage or loss wasreasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes noobligation to correct any errors contained in the Materials or to notify you of updates to the Materials orto product specifications. You may not reproduce, modify, distribute, or publicly display the Materialswithout prior written consent. Certain products are subject to the terms and conditions of the LimitedWarranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject towarranty and support terms contained in a license issued to you by Xilinx. Xilinx products are notdesigned or intended to be fail-safe or for use in any application requiring fail-safe performance; youassume sole risk and liability for use of Xilinx products in Critical Applications: http://www.xilinx.com/warranty.htm#critapps.

本資料は英語版 (v1.2) を翻訳したもので、内容に相違が生じる場合には原文を優先します。

資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、新情報につきましては、必ず新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、

[email protected] までお知らせください。いただきましたご意見を参考に早急に対応さ

せていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめ

ご了承ください。

日付バージョン内容

2012 年 3 月 27 日 1.0 初版

2012 年 8 月 28 日 1.1 「フェイルセーフ PROM アップデート」セクションを追加。

2013 年 4 月 9 日 1.2 文書全体に Virtex-7 FPGA および VC707 ボードの情報を追加。文

書全体に Kintex-7 FPGA および KC705 ボードの情報を追加。図 4を更新。表 9 および表 10 を更新。

http://www.xilinx.com/warranty.htm

http://www.xilinx.com/warranty.htm#critapps

http://www.xilinx.com/warranty.htm#critapps

mailto:[email protected]


Documents

ザイリンクス アプリケーション ノート XAPP518 : …...バッファー XAPP518 (v1.2) 2013 年 4 月 9 日 japan.xilinx.com 3図3 に、受信パス側の Integrated

ザイリンクスアプリケーションノート XAPP518 : …...バッファー XAPP518 (v1.2) 2013 年 4 月 9 日 japan.xilinx.com 3図3 に、受信パス側の Integrated