38
FACULTAD DE INGENIERIA FACULTAD DE INGENIERIA Universidad Nacional de Mar del Plata Facultad de Ingeniería Laboratorio de Instrumentación y Control Procesamiento Electrónico de Potencia Tiristores - GTO

Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

  • Upload
    others

  • View
    3

  • Download
    0

Embed Size (px)

Citation preview

Page 1: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Procesamiento Electrónico de Potencia

Tiristores - GTO

Page 2: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Tiristores

Page 3: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Características I-V

VRRM , VDRM : tensiones máximas de bloqueoVBO : tensión de rupturaVak(ON): 1-3VIH :corriente de mantenimiento

Page 4: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Dopado

Page 5: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Bloqueo

Vak<0: J1 y J3 en inversa. La capa n-

determina la máxima tensión de bloqueo.Vak>0: J2 en inversa. Nuevamente, la capa n- determina la máxima tensión de bloqueo.

Page 6: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Modelo de funcionamiento

Page 7: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Ecuaciones

( )2 1 2

1 21G CO CO

AI I II α

α α+ +

=− +

VAK >0Como las junturas de los TBJ equivalentes están polarizadas, el transistor está en zona activa.Pueden utilizarse las ecuaciones de Ebers-Molls:

Ci i Ei COiI I Iα= − +

α: factor de transporte de base (Ic/Ie)ICO: corriente de fuga de colector.

Page 8: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Encendido

Page 9: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Proceso de apagadoIA<IH, Vak<0.Si IG<0:

Page 10: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Conmutación en el encendido

td(ON): retardo en el encendido.tr (rise time): tiempo de crecimiento.tps (plasma spreading time).

Page 11: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Limitación de dI/dt

Page 12: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Pulso de gate

Clave: incrementar el área efectiva de conducción del cátodo en el encendido.Corriente elevada de gatedurante td(ON) + tr

Page 13: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Mejoras en el dI/dt: pilot thyristor

Para no elevar los requerimientos de corriente sobre el circuito de driver, se agrega un tiristor auxiliar integrado en la misma pastilla que el tiristor principal.

Page 14: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Mejoras en el dI/dt: gate distribuido

Además, se utiliza una geometría interdigitada gate-cátodo, con el gatedistribuido.Hay varias secciones donde el gate y el cátodo se entremezclan, lo cual hace que la sección gate-cátodo sea comparable a la región de cátodo, favoreciendo el incremento del área de inicio de conducción del tiristor.

Page 15: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Conmutación en el apagado

Irr = f(IA, diR/dt)

Page 16: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Limitación por reaplicación de VF>0

Si se aplica una tensión positiva antes de tq, se produce un pulso de corriente de ánodo a cátodo.Se debe a que todavía quedan portadores en exceso en n1 y p2.El valor máximo de la corriente es proporcional a dVF/dt.El valor de tq es en general varios tiempo de vida media de los portadores en exceso.

Page 17: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Limitación por dVF/dt

( )2 2j jd C VdQidt dt

= =

2

BOF

MAX j

IdVdt C

<

VAK >0La juntura J2 esta inversamente polarizada => se comporta como una capacidad:

2

2

y F F Fj BO

MAX

Fj BO

MAX

dV dV dVi C i Idt dt dt

dVC Idt

≅ = <

<

Suponiendo que la capacidad de la juntura no varía demasiado:

Page 18: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Mejoras en dVF/dt: cathode shorts

Derivación de la corriente a través del corto circuito (RCS).Una parte de la corriente no llega a la juntura gate-cátodo, entonces no inyecta portadores en la capa de gate.Se incrementa la capacidad en dV/dt y VBO.

Page 19: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Protección: dI/dt

Incorporación de una inductancia en serie con el tiristor:

Page 20: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Protección dV/dt: red snubberSe limita dV/dt mediante un capacitor entre ánodo y cátodo.Se agrega una resistencia RS para que cuando el tiristor entre en conducción, el capacitor se descargue con una dada constante de tiempo.

Page 21: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Circuitos de disparo

R2: disminuye ZGK => se incrementa la capacidad en dV/dt.D2:Evita pulsos negativos en el gatecuando se desactiva T1.Para evitar saturación, se debe cumplir:Vcc Ton < Vγ Toff

Page 22: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Circuitos de disparo

Vcc Ton < (Vγ + Vz) Toff

Page 23: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Requerimientos en la señal de gate

Curvas:Máxima potencia en el gate (PGM)Mínima y máxima temperaturaVGD, IGD: mínimo para evitar el disparo [f(T)].VGFM: tensión máxima pico.IGFM: corriente máxima pico.

Page 24: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Ratings

IT(AV) = 180A @ Tc = 80ºC - VTM(ON) = 1.35VITRMS = 285A @80ºCVDRM,VRRM = 1000V.IH = 0.6A, IL = 1A.dI/dt = 300A/µs.td = 1µs, tq = 100µsdV/dt = 500V/µsIak(OFF)(corriente en bloqueo) = 30mA

Case: stud.

Serie 180/181RKI (IR)

Page 25: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

RatingsSerie ST1900C/R (IR)

IT(AV) = 1625 A @ TC = 80ºCVT(ON) = 2.1V @TC=25ºC.ITRMS = 3500A @25ºCIL = 0.3A.VRRM /VDRM = 5200V.dI/dt = 150-300A/µs.td = 2.5µs, tq = 500µsdV/dt = 500V/µs, IRRM(corriente en OFF) = 250mACase: hockey puk. Diametro cátodo: 7cm

Page 26: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

RatingsSerie T2871N (Infineon)

IT(AV) = 2680 A @ Tc = 85ºC, 3670A @Tc = 60ºC.VT(ON) = 2.5/3V @ iT = 5000A.ITRMS =5760AIL = 3A.IH = 0.35A.VRRM /VDRM = 7500/8000V.dI/dt = 300A/µs.td = 2µs, tq = 550µsdV/dt = 2000V/µs, IRRM(corriente en OFF) = 900mA.IRM = 400A.Case: hockey puk. Diámetro cátodo: 11cmPeso: 4Kg.

Page 27: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

RatingsSerie T4003NH (Infineon)

IT(AV) = 3480 A @ Tc = 85ºC, 4980A @ Tc = 60ºC.VT(ON) = 1.7/1.8V @ iT = 6000A.ITRMS =7820AIL = 1A.IH = 0.1A.VRRM /VDRM = 5200V.dI/dt = 5000A/µs.td = 5µs, tq = 500µsdV/dt = 2000V/µs, IRRM(corriente en OFF) = 900mAIRM = 600A.Case: hockey puk. Diámetro cátodo: 11cm Peso: 4KgLight triggered:Minimun gate trigger light power : 40mW

Page 28: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

GTO(Gate Turn-OffThyristor)

Page 29: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Estructura

Page 30: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Ganancia de apagado

' AG

OFF

IIβ

=

2

1 2' 1A

OFFG

II

αβα α

= =+ −

Q1 y Q2 saturados.Si Ib2<Ic2sat/β2sat => entra en zona activa => corte.Ib2 = α1IA – IG’ IG’: corriente de gate negativa.

Típicamente : 5OFFβ ≈

Aumenta βOFF => aumenta VAK(ON)

Page 31: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Anode short

Page 32: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Cátodos en islas

InterdigitaciónIG>0ton(min), toff(min)No hay cathode short => RGK pequeña

Page 33: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

RGK vs (dV/dt & VDRM)

Page 34: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Conmutación

Page 35: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Conmutación

Page 36: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Ratings

IT(AV) = 1270A - VTM(ON) = 4.4V @ IT = 4000A.ITRMS = 2545AITGQM = 4000A (maxima corriente de apagado pico)VDRM = 4500V.VRRM = 18V.IH = 100A, IL = 100A.LS = 300nHy @ CS = 6µHydI/dt = 500A/µs.td = 2.5µs, td = 5µsts = 25µs, tf = 3µs,dV/dt = 1000V/µsIak(OFF)(corriente en bloqueo) = 100-50mACase: hockey puk.

Serie G4000EC450 (Westcode [IXYS])

Page 37: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Ratings

IT(AV) = 1850A - VTM(ON) = 4V @ IT = 4000A.ITRMS = 1180AVDRM = 4500V.VRRM = 16V.LS = 200nHy @ CS = 3µFdI/dt = 300A/µs.td = 2µs, tr = 6µstGS = 25µs, tGF = 2.5µston (min)= 50µs - toff (min)= 100µsdV/dt = 1000V/µsIak(OFF)(corriente en bloqueo) = 50mAIGQM = 950A @ IT = 3000A, VD = VDRM, CS = 3µF, diG/dt= 40A/µsCase: hockey puk.

Serie DG858BW45 (Dynex)

Page 38: Procesamiento Electrónico de PotenciaLaboratorio de Instrumentación y Control Mejoras en el dI/dt: gate distribuido Además, se utiliza una geometría interdigitada gate-cátodo,

FACULTAD DEINGENIERIAFACULTAD DEINGENIERIA

Universidad Nacional de Mar del PlataFacultad de Ingeniería

Laboratorio de Instrumentación y Control

Referencias

MOHAN, “Power Electronics”.ERICKSON & MAKSIMOVIK, “Fundamentals of Power Electronics”.B.W.WILLIAMS, “Power Electronics:Devices, Drivers and Applications”.RASHID, “Power Electronics Handbook”INTERNATIONAL RECTIFIER (www.vishay.com)WESTCODE (www.westcode.com)INFINEON (www.infineon.com)DYNEX (www.dynex.com)