Embed Size (px)
Citation preview
İSTANBUL TEKNİK ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ
YÜKSEK LİSANS TEZİ
OCAK 2014
YENİLENEBİLİR ENERJİ SİSTEMLERİ İÇİN ÇOK SEVİYELİ BİR EVİRİCİNİN GERÇEKLEŞTİRİLMESİ
Cem KÖSEOĞLU
Elektrik Mühendisliği Anabilim Dalı
Elektrik Mühendisliği Programı
Teslim Tarihi: 7 Şubat 2014
İSTANBUL TEKNİK ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ
YENİLENEBİLİR ENERJİ SİSTEMLERİ İÇİN ÇOK SEVİYELİ BİR EVİRİCİNİN GERÇEKLEŞTİRİLMESİ
YÜKSEK LİSANS TEZİ
Cem KÖSEOĞLU 504101008
Elektrik Mühendisliği Anabilim Dalı
Elektrik Mühendisliği Programı
Tez Danışmanı: Yrd. Doç. Dr. Deniz YILDIRIM
iii
Tez Danışmanı : Yrd. Doç. Dr. Deniz YILDIRIM .............................. İstanbul Teknik Üniversitesi
Jüri Üyeleri : Doç. Dr. Özgür ÜSTÜN ............................. İstanbul Teknik Üniversitesi
İTÜ, Fen Bilimleri Enstitüsü’nün 504101008 numaralı Yüksek Lisans ÖğrencisiCem KÖSEOĞLU, ilgili yönetmeliklerin belirlediği gerekli tüm şartları yerinegetirdikten sonra hazırladığı “YENİLENEBİLİR ENERJİ SİSTEMLERİ İÇİNÇOK SEVİYELİ BİR EVİRİCİ GERÇEKLEŞTİRİLMESİ” başlıklı teziniaşağıda imzaları olan jüri önünde başarı ile sunmuştur.
Teslim Tarihi : 13 Aralık 2013 Savunma Tarihi : 21 Ocak 2014
Doç. Dr. A. Faruk BAKAN ..............................Yıldız Teknik Üniversitesi
iv
v
Aileme,
vi
vii
ÖNSÖZ
Yüksek lisans eğitimim ve tez çalışmam süresince bana her türlü desteği vererek, gerek ders içi gerek ders dışı çalışmalarda bilgi birikimini benimle paylaşan danışmanım Yrd. Doç. Dr. Deniz YILDIRIM’a, tecrübe ve bilgilerinden yararlandığım, tez çalışmam süresince benden desteklerini esirgemeyen Baran Elektronik Sistemleri firmasından Ahmet ÇABRİ, Ertuğrul ERASLAN, Hüseyin KOCABAY beylere ve İTÜ Elektrik Mühendisliği Bölümü Araş. Gör. Furkan BAŞKURT’a teşekkürü borç bilirim. Ayrıca eğitim hayatım boyunca bana her türlü maddi ve manevi desteği sağlayan başta anne ve babam olmak üzere tüm aileme teşekkürlerimi sunuyorum. Ocak 2014
Cem KÖSEOĞLU
viii
ix
İÇİNDEKİLER
Sayfa
ÖNSÖZ ...................................................................................................................... vii İÇİNDEKİLER ......................................................................................................... ix KISALTMALAR ...................................................................................................... xi ÇİZELGE LİSTESİ ................................................................................................ xiii ŞEKİL LİSTESİ ....................................................................................................... xv SEMBOL LİSTESİ ................................................................................................. xix ÖZET ...................................................................................................................... xxiii SUMMARY ............................................................................................................ xxv 1. GİRİŞ ...................................................................................................................... 1
1.1 Yenilenebilir Enerji Sistemleri ........................................................................... 1 1.2 Tez Çalışmasının Amacı ve Kapsamı ................................................................ 5
2. EVİRİCİ YAPILARI ............................................................................................. 7 2.1 Bir Fazlı ve Üç Fazlı Tam Köprü Eviriciler ....................................................... 8 2.2 Çok Seviyeli Eviriciler ..................................................................................... 13 2.3 Evirici Modülasyon Yöntemleri ....................................................................... 23
3. ÜÇ FAZLI ÜÇ SEVİYELİ DİYOT KENETLEMELİ EVİRİCİ .................... 31 3.1 Kontrol Algoritması ......................................................................................... 31 3.2 Üç Seviyeli Sinüzoidal Darbe Genişlik Modülasyonu ..................................... 37
3.2.1 Ölü zaman ve modülasyon indeksi ........................................................... 40 3.3 Eviricinin Şebeke İle Etkileşimi ....................................................................... 42
3.3.1 Adalanma .................................................................................................. 42 3.3.2 Güç kalitesi ............................................................................................... 44
3.4 Modelleme Ve Tasarım .................................................................................... 45 3.4.1 Filtre elemanlarının boyutlandırılması ...................................................... 45 3.4.2 Matematiksel modelleme .......................................................................... 48
3.5 Bilgisayar Benzetimi ........................................................................................ 53 3.5.1 Açık çevrim çalışma benzetimi ................................................................. 54 3.5.2 Şebeke bağlantılı çalışma benzetimi ......................................................... 61
4. GERÇEKLEME VE DENEYSEL ÇALIŞMALAR ......................................... 69 4.1 Tasarlanan Sistemin Genel Çalışma Blokları ................................................... 69 4.2 Donanım Tasarımı ............................................................................................ 73
4.2.1 Evirici güç devresi .................................................................................... 74 4.2.2 Yardımcı güç kaynağı ............................................................................... 75 4.2.3 Mosfet sürücü ............................................................................................ 79 4.2.4 Ölçüm devreleri ......................................................................................... 80
4.2.4.1 Şebeke gerilimi ölçüm devresi ........................................................... 80 4.2.4.2 Sıfır geçiş dedektörü .......................................................................... 85 4.2.4.3 DA bara gerilimi ölçümü ................................................................... 86 4.2.4.4 Akım sensörü devresi ......................................................................... 87
4.2.5 Kondansatör şarj/deşarj devresi ................................................................ 89 4.2.6 Koruma elemanları .................................................................................... 91
x
4.2.7 İşlemci devresi........................................................................................... 91 4.2.8 Baskı devre tasarımı .................................................................................. 92
4.3 Yazılım Tasarımı .............................................................................................. 94 4.3.1 DSP çevre birimleri ................................................................................... 94 4.3.2 Sayısal işlemler ......................................................................................... 99
4.3.2.1 Sayı formatı seçimi ........................................................................... 101 4.3.2.2 İşaret ölçeklendirme ......................................................................... 103
4.3.3 Üç seviyeli SDGM işaretlerinin gerçek zamanlı üretimi ........................ 108 4.3.4 Faz kilitlemeli döngü algoritması ............................................................ 111 4.3.5 PI kontrolör ............................................................................................. 115 4.3.6 Akış diyagramları .................................................................................... 116
4.3.6.1 Ana program ..................................................................................... 119 4.3.6.2 Kontrol döngüsü ............................................................................... 121 4.3.6.3 Diğer kesmeler ................................................................................. 124
4.4 Deneysel Sonuçlar .......................................................................................... 126 4.4.1 Şebeke bağlantısız çalışma ...................................................................... 126 4.4.2 Şebekeye senkron çalışma ....................................................................... 130
5. SONUÇ VE ÖNERİLER ................................................................................... 135 KAYNAKLAR ........................................................................................................ 139 EKLER .................................................................................................................... 141 ÖZGEÇMİŞ ............................................................................................................ 179
xi
KISALTMALAR
AA : Alternatif Akım ADC : Analog to Digital Converter AGK : Anahtarlamalı Güç Kaynağı DA : Doğru Akım DGM : Darbe Genişlik Modülasyonu DSP : Digital Signal Processor EMI : Electromagnetic Interference eCAP : Enhanced Capture ePWM : Enhanced Pulse Width Modulation FFT : Fast Fourier Transformation FKD : Faz Kilitlemeli Döngü GTO : Gate Turn Off Thyristor IGBT : Insulated Gate Bipolar Transistor IQ : Integer Quotient MOSFET : Metal Oxide Semiconductor Field Effect Transistor MPPT : Maximum Power Point Tracking NDZ : Non-Detection Zone PWM : Pulse Width Modulation PI : Proportional Integral PIE : Peripheral Interrupt Expansion SDGM : Sinüzoidal Darbe Genişlik Modülasyonu SGD : Sıfır Geçiş Dedektörü THD : Total Harmonic Distortion UVDGM : Uzay Vektör Darbe Genişlik Modülasyonu
xii
xiii
ÇİZELGE LİSTESİ
Sayfa
Çizelge 2.1 : Bir fazlı tam köprü evirici anahtarlama durumları ve çıkış gerilimi. ... 10 Çizelge 2.2 : Üç fazlı tam köprü evirici anahtarlama durumları ve çıkış gerilimi. ... 11 Çizelge 2.3 : Üç fazlı iki seviyeli evirici faz nötr ve faz arası gerilimi. .................... 13 Çizelge 2.4 : Üç seviyeli diyot kenetlemeli evirici anahtarlama durumları ve çıkış
gerilimleri. ............................................................................................ 18 Çizelge 2.5 : Beş seviyeli diyot kenetlemeli evirici anahtarlama durumları ve çıkış
gerilimi. ................................................................................................ 20 Çizelge 2.6 : Üç seviyeli kondansatör tutmalı evirici anahtarlama durumları. ......... 22 Çizelge 4.1 : Evirici çalışma parametreleri. ............................................................... 69 Çizelge 4.2 : Sistemde kullanılan DSP çevre birimleri. ............................................ 96 Çizelge 4.3 : eCAP modülü ayarları. ......................................................................... 98 Çizelge 4.4 : ADC modülü ayarları............................................................................ 99 Çizelge 4.5 : İşaret kazançları. ................................................................................. 107 Çizelge 4.6 : ePWM modülü ayarları. ...................................................................... 109 Çizelge 4.7 : Kullanılan test ve ölçü aletleri. ........................................................... 126 Çizelge 4.8 : Verim ölçümü. .................................................................................... 128
xiv
xv
ŞEKİL LİSTESİ
Sayfa
Şekil 1.1 : DA-DA çeviricili doğrudan tahrikli rüzgar türbini sistemi. ...................... 3 Şekil 1.2 : Sadece DA-AA çevirici içeren doğrudan tahrikli rüzgar türbini sistemi. . 4 Şekil 2.1 : Evirici topolojileri sınıflandırması (Singh ve diğ, 2012). ........................ 7 Şekil 2.2 : Bir fazlı tam köprü evirici yapısı. ............................................................. 8 Şekil 2.3 : Pozitif ve negatif çıkış gerilimi için anahtarlama durumları. ................... 8 Şekil 2.4 : Sıfır gerilim için anahtarlama durumları. ................................................. 9 Şekil 2.5 : Üç fazlı iki seviyeli tam köprü evirici. ................................................... 10 Şekil 2.6 : Üç fazlı iki seviyeli tam köprü evirici anahtarlama durumları. .............. 11 Şekil 2.7 : İki seviyeli üç fazlı evirici faz nötr ve faz arası gerilim ilişkisi. ............ 12 Şekil 2.8 : Seri bağlı tam köprü eviriciler ile oluşturulmuş çok seviyeli evirici. .... 14 Şekil 2.9 : Seri bağlı tam köprü evirici dalga şekilleri. ........................................... 15 Şekil 2.10 : Üç fazlı üç seviyeli diyot kenetlemeli evirici. ........................................ 16 Şekil 2.11 : Üç fazlı üç seviyeli diyot kenetlemeli evirici anahtarlama durumları. ... 17 Şekil 2.12 : Üç seviyeli diyot kenetlemeli evirici faz nötr gerilimi. .......................... 18 Şekil 2.13 : Üç seviyeli diyot kenetlemeli evirici faz arası gerilimi. ......................... 19 Şekil 2.14 : Beş seviyeli diyot kenetlemeli evirici bir fazı. ....................................... 20 Şekil 2.15 : Üç seviyeli kondansatör tutmalı evirici bir fazı. .................................... 21 Şekil 2.16 : Çok seviyeli evirici modülasyon yöntemleri sınıflandırması. ................ 24 Şekil 2.17 : Üç seviyeli evirici SDGM dalga şekilleri. .............................................. 26 Şekil 2.18 : Beş seviyeli SDGM dalga şekilleri. ........................................................ 28 Şekil 3.1 : Bir faz evirici çıkışı şebeke bağlantısı diyagramı. ................................. 31 Şekil 3.2 : Şebeke bağlantılı evirici fazör diyagramı (Khajehoddin, 2007). ........... 32 Şekil 3.3 : Ve < VS iken evirici fazör diyagramı. ...................................................... 33 Şekil 3.4 : Güç faktörünün 1 yapılabilmesi için evirici çıkış akımı referansı. ........ 34 Şekil 3.5 : Şebeke bağlantılı çalışma için kontrol blok diyagramı. ......................... 35 Şekil 3.6 : Diyot kenetlemeli evirici üç seviyeli SDGM alt devreleri. .................... 39 Şekil 3.7 : Yerel yükler ve şebeke çıkış empedansı ile şebeke bağlantılı evirici. ... 44 Şekil 3.8 : Bir anahtarlama periyodu için çıkış akımı dalgalılığı. ........................... 46 Şekil 3.9 : Bir faz için evirici şebeke bağlantısı blok diyagramı. ............................ 48 Şekil 3.10 : DGM modulasyon işaretleri. .................................................................. 52 Şekil 3.11 : Kapalı çevrim sistem kontrol blok diyagramı. ....................................... 53 Şekil 3.12 : Açık çevrim çalışma güç devresi. .......................................................... 54 Şekil 3.13 : Üç seviyeli SDGM üretimi. .................................................................... 55 Şekil 3.14 : Ölü zaman üretimi. ................................................................................. 56 Şekil 3.15 : SDGM modülasyon kontrol işaretleri (fs = 1kHz). ................................. 56 Şekil 3.16 : Üç seviyeli SDGM işaretleri (fs=1kHz). ................................................. 57 Şekil 3.17 : Seviye değişim anı SDGM işaretleri (fs =20kHz). ................................. 57 Şekil 3.18 : Evirici çıkışı faz-nötr gerilimi. ............................................................... 58 Şekil 3.19 : Faz-nötr çıkış gerilimi alternans değişimi. ............................................. 58 Şekil 3.20 : Evirici çıkış gerilimi /2 noktası. .......................................................... 59 Şekil 3.21 : Evirici çıkışı faz arası gerilimi. .............................................................. 59
xvi
Şekil 3.22 : Filtrelenmiş faz nötr çıkış gerilimleri. .................................................... 59 Şekil 3.23 : Faz nötr çıkış gerilimi FFT analizi (F = 0-80kHz). ................................ 60 Şekil 3.24 : Faz nötr çıkış gerilimi FFT analizi (F = 0-1kHz). .................................. 60 Şekil 3.25 : Şebeke bağlantılı evirici güç devresi. ..................................................... 61 Şekil 3.26 : Referans sinüs işareti üretimi için şebeke ölçümü. ................................ 62 Şekil 3.27 : Şebeke bağlantılı çalışma kontrol algoritması. ....................................... 63 Şekil 3.28 : Şebeke bağlantılı çalışma SDGM blokları. ............................................. 64 Şekil 3.29 : Değişken DA giriş gerilimi ve üç faz evirici çıkış akımı. ...................... 65 Şekil 3.30 : DA bara kondansatör gerilimi değişimi. ................................................ 65 Şekil 3.31 : PI kontrolör çıkışı, SDGM referans sinyali. ........................................... 66 Şekil 3.32 : R fazı faz-nötr gerilimi ve R fazı evirici çıkış akımı. ............................. 66 Şekil 3.33 : DA bara gerilimi 850V iken üç faz çıkış akımı. ..................................... 67 Şekil 3.34 : DA bara gerilimi 850V iken R fazı gerilimi ve evirici çıkış akımı. ....... 67 Şekil 3.35 : Üç faza eşit güç aktarılması durumunda, evirici nötr akımı. .................. 68 Şekil 4.1 : Evirici sistem blok diyagramı. ................................................................ 70 Şekil 4.2 : Yardımcı güç kaynağı flyback çevirici topolojisi. .................................. 76 Şekil 4.3 : Mosfet sürücü devresi. ............................................................................ 79 Şekil 4.4 : Fark kuvvetlendirici ile şebeke gerilimi ölçümü. ................................... 82 Şekil 4.5 : Şebeke gerilimi ölçümü opamp fark kuvvetlendiricisi çıkışı. ................ 84 Şekil 4.6 : Şebeke gerilimi ve fark kuvvetlendirici çıkışı. ....................................... 84 Şekil 4.7 : Şebeke sıfır geçiş dedektörü. .................................................................. 85 Şekil 4.8 : Şebeke sıfır geçiş dedektörü çıkışı. ........................................................ 85 Şekil 4.9 : Fark kuvventlendirici ile DA bara gerilimi ölçümü. ............................... 86 Şekil 4.10 : ACS712 Hall etkili izole akım sensörü. .................................................. 87 Şekil 4.11 : Akım sensörü ölçeklendirme devresi. .................................................... 88 Şekil 4.12 : Sistem yazılımı zamanlama diyagramı. .................................................. 97 Şekil 4.13 : I1Q15 sayı formatı. ............................................................................... 101 Şekil 4.14 : Q19 sayı formatı. .................................................................................. 102 Şekil 4.15 : ADC sonuç kaydedicisi formatı. ........................................................... 103 Şekil 4.16 : İki yönlü işaretin analog olarak ölçeklendirilmesi. .............................. 103 Şekil 4.17 : Örneklenen iki yönlü işaretin Q formatına dönüştürülmesi. ................ 103 Şekil 4.18 : Tek yönlü işaret örneklenmesi ve Q formatına dönüştürülmesi. .......... 104 Şekil 4.19 : İki yönlü giriş işaretleri için ADC giriş gerilimi ve Q15 formatı ilişkisi.
.......................................................................................................................... 105 Şekil 4.20 : Evirici çıkış akımı ve ADC gerilimi ilişkisi. ........................................ 105 Şekil 4.21 : Şebeke gerilimi ölçümü ve ADC giriş gerilimi ilişkisi. ........................ 106 Şekil 4.22 : Yazılımsal ölçeklendirmesi yapılan şebeke gerilimi ölçüm işareti. ..... 106 Şekil 4.23 : Tek yönlü giriş işareti ve ADC gerilim ilişkisi. .................................... 107 Şekil 4.24 : SDGM üretiminde kullanılan sinüs tablosu. ......................................... 108 Şekil 4.25 : Çok seviyeli SDGM işaretleri. .............................................................. 110 Şekil 4.26 : SDGM düşen kenar ölü zamanı. ........................................................... 110 Şekil 4.27 : SDGM yükselen kenar ölü zamanı. ...................................................... 111 Şekil 4.28 : SDGM evirici seviye değişim anı. ........................................................ 111 Şekil 4.29 : Şebeke gerilimi ve sıfır geçiş dedektörü işaretleri. .............................. 112 Şekil 4.30 : FKD algoritması sıfır geçişi. ................................................................ 114 Şekil 4.31 : FKD çıkışı referans sinüs işareti. .......................................................... 115 Şekil 4.32 : PI kontrolör blok diyagramı. ................................................................ 115 Şekil 4.33 : Ana akış diyagramı. .............................................................................. 118 Şekil 4.34 : Arkaplan döngüsü akış diyagramı. ....................................................... 120 Şekil 4.35 : Kontrol döngüsü akış diyagramı. ......................................................... 122
xvii
Şekil 4.36 : SDGM akış diyagramı. ......................................................................... 123 Şekil 4.37 : eCAP kesmesi akış diyagramı. ............................................................. 124 Şekil 4.38 : CpuTimer0 kesmesi akış diyagramı. .................................................... 125 Şekil 4.39 : Filtresiz faz nötr çıkış gerilimi. ............................................................ 127 Şekil 4.40 : Faz arası çıkış gerilimi. ........................................................................ 127 Şekil 4.41 : Faz nötr çıkış gerilimi FFT analizi. ...................................................... 127 Şekil 4.42 : Filtrelenmiş faz nötr çıkış gerilimi. ...................................................... 128 Şekil 4.43 : Evirici verim grafiği. ............................................................................ 129 Şekil 4.44 : Şebeke gerilimi ve evirici çıkış akımı. ................................................. 130 Şekil 4.45 : Şebeke bağlantılı evirici anlık güç ve güç faktörü, 175W. .................. 131 Şekil 4.46 : Şebeke bağlantılı evirici anlık güç ve güç faktörü, 300W. .................. 131 Şekil 4.47 : Evirici çıkış akımı harmonik analizi. ................................................... 132 Şekil 4.48 : Evirici çıkış akımı harmonik analizi. ................................................... 132 Şekil 4.49 : Evirici çıkış akımı ve DA bara gerilimleri............................................ 133 Şekil 4.50 : Senkronizasyonun şebeke sıfır geçiş noktasında başlatılmaması durumu.
.......................................................................................................................... 133 Şekil A.1 : 6 Hz’den 12 Hz’e üç fazlı generatör çıkış gerilimi ve doğrultmuş hali 142 Şekil A.2 : PSIM PI kontrolör blok diyagramı .................................................... 142 Şekil A.3 : DA bara gerilimi 850V iken evirici çıkış akımı ve şebeke gerilimi ..... 142 Şekil A.4 : DA bara gerilimi 850V iken üç faz evirici çıkış akımı ......................... 143 Şekil A.5 : DA bara gerilimi 850V iken bara gerilimi paylaşımı ........................... 143 Şekil A.6 : PI akım kontrolörü çıkışı ...................................................................... 143 Şekil B.1 :Akım referansı şebeke gerilimi 90o faz farklı iken evirici çıkış akımı ve
şebeke gerilimi ..................................................................................... 144 Şekil B.2 : Şebeke bağlantılı evirici reaktif çalışma ............................................... 144 Şekil B.3 : Şebeke bağlantılı evirici çıkış akımı ve DA bara gerilimleri ................ 144 Şekil B.4 : Şebeke bağlantılı evirici anlık güç ve güç faktörü ................................ 145 Şekil B.5 : Evirici çıkış akımı harmonik analizi ..................................................... 145 Şekil E.1 : İşlemci ve besleme devresi şemaları..................................................... 166 Şekil E.2 : Şebeke gerilimi, akım ölçeklendirme ve DA bara gerilimi ölçümü ...... 167 Şekil E.3 : Mosfet sürücü devre şemaları ............................................................... 168 Şekil E.4 : Evirici güç devresi ................................................................................ 169 Şekil E.5 : Evirici baskı devre çizimi ..................................................................... 170 Şekil E.6 : Flyback AGK devre şeması ................................................................... 171 Şekil E.7 : Flyback AGK baskı devre çizimi .......................................................... 173 Şekil F.1 : Evirici ve yardımcı güç kaynağı devreleri ............................................ 174 Şekil F.2 : Şebeke bağlantılı çalışma düzeneği ...................................................... 175 Şekil F.3 : Açık çevrim şebeke bağlantısız çalışma düzeneği ................................ 176 Şekil G.1 : Matlab sinüs tablosu oluşturma ............................................................. 177
xviii
xix
SEMBOL LİSTESİ
d(t) : Çalışma Oranı
m : Modülasyon indeksi
mmax : Modülasyon indeksi maksimum değeri
μs : Mikro saniye
Hz : Hertz
kHz : Kilo Hertz
fs : Anahtarlama frekansı
fköşe_RC : Alçak geçiren RC filtre köşe frekansı
Ts : Anahtarlama periyodu
VDA : Evirici girişi doğru bara gerilimi
VAA : Alternatif gerilim
VRS : R-S Faz arası gerilimi
VRN, VSN, VTN : R, S, T fazı faz nötr gerilimleri
Vo : Evirici çıkış gerilimi
Vü : Taşıyıcı üçgen dalga genliği
Vm : Modülasyon taşıyıcı işaret genliği
: Açısal frekans
Ve : Evirici çıkış gerilimi vektörü
VS : Şebeke gerilimi vektörü
VL : Bağlantı endüktansı gerilimi vektörü
IS : Evirici çıkış akımı vektörü
IS_tepe : Evirici çıkış akımı tepe değeri
α : Şebeke gerilimi ile evirici çıkış gerilimi faz farkı
: Şebeke gerilimi ile evirici çıkış akımı faz farkı
: Güç faktörü
P : Aktif güç
S : Görünür güç
Q : Reaktif güç
W : Watt
Var : Volt-Amper Reaktif
xx
VDA_min :DAbaraminimumgerilimi
VAA_tepe : Şebeke gerilimi tepe değeri
Zs : Kaynak empedansı
ZL : Yerel yüklerin eşdeğer empedansı
: Bağlantı endüktans akımı dalgalılığı
Lf : Bağlantı endüktansı
H(jω) : Alçak geçiren filtre transfer fonksiyonu
Vçıkış : Filtre çıkış gerilimi
Vgiriş : Filtre giriş gerilimi
: Çalışma oranındaki küçük değişimler
: DA giriş gerilimindeki küçük değişimler
: Evirici çıkış akımındaki küçük değişimler
A, C : Durum uzay modeli durum değişkeni katsayı matrisleri
B, D : Durum uzay modeli kaynak katsayı matrisleri
: Transfer fonksiyonu
m1, m2 : Eğim
Rg : Kapı sürücü çıkış direnci
Ig_maks : Kapı akımı tepe değeri
Vsürücü : Mosfet sürücü çıkışı pozitif beslemesi
VEE : Mosfet sürücü çıkışı negatif beslemesi
VOH : Mosfet sürücü lojik 1 çıkış gerilimi
Vac : Fark kuvventlendirici ile ölçülen şebeke gerilimi
Vref : Referans gerilim
EC_DA : Giriş kondansatörlerinde depolanan enerji
: Kondansatör şarj/deşarj zaman sabiti
Rşarj : Giriş kondansatörleri akım sınırlama direnci
VADC : ADC giriş gerilimi
sayı : Ölçeklendirilmiş ADC verisi
I : Akım sensörü tarafından ölçülen evirici çıkış akımı
nf : IQ sayı formatı virgülden sonraki basamak sayısı
ns : IQ sayı formatı virgülden önceki basamak sayısı
up(k) : PI kontrolör hata işareti
r(k) : PI kontrolör referansı
y(k) : PI kontrolör geribesleme işareti
ui(k) : PI kontrolör integratör çıkışı
xxi
v1(k) : PI kontrolör sınırlandırılmamış çıkış
u(k) : PI kontrolör çıkışı
w(k) : Taşma kontrolü çıkışı
Umaks : PI kontrolör çıkışı maksimum değeri
Umin : PI kontrolör minimum değeri
: İşlemci saat frekansı
: İşlemci saat darbesi periyodu
fADC_Kesmesi : ADC kesmesi frekansı
xxii
xxiii
YENİLENEBİLİR ENERJİ SİSTEMLERİ İÇİN ÇOK SEVİYELİ BİR
EVİRİCİNİN GERÇEKLEŞTİRİLMESİ
ÖZET
Yenilenebilir enerji kaynaklarından daha etkin yararlanmak amacıyla türbin, generatör ve güneş panelleri gibi enerji dönüşümü bileşenleri üzerinde çeşitli çalışmalar yapılmaktadır. Bu çalışmalara ek olarak yenilenebilir enerji sistemlerinde kullanılan güç çeviricileri ve kontrol algoritmaları da geliştirilmeye çalışılarak enerji dönüşümünün en verimli şekilde gerçekleştirilmesi amaçlanmaktadır.
Rüzgar enerjisi sistemlerinde rüzgar türbini düşük hızla dönmektedir. Buna karşın geleneksel generatörlerle ancak yüksek hızlarda yeterli enerji dönüşümü gerçekleştirilebilir. Bu nedenle bu tür sistemlerde generatörün tahrik hızını arttırmak amacıyla türbin ile generatör arasında dişli sistemleri kullanılır. Büyük yer kaplayan dişli sistemlerini ortadan kaldırmak ve dişli kutusundan kaynaklanan kayıplardan kurtulmak amacıyla doğrudan tahrikli rüzgar türbini sistemleri ortaya çıkmıştır. Bu sistemlerde türbin ortak bir mil vasıtasıyla generatörü doğrudan tahrik eder. Doğrudan tahrikli rüzgar türbini sistemlerinde generatör değişken hızlarda işletilerek, sistem en yüksek gücün elde edildiği hızda çalışacak şekilde kontrol edilmekte, böylece enerji dönüşümünün daha verimli şekilde gerçekleştirilmesi mümkün olmaktadır. Bu tür rüzgar enerjisi sisteminde türbin ve generatör hızı değişken olduğu için generatör çıkış gerilimi genliği ve frekansı rüzgar hızı ile birlikte değişmektedir. Bu nedenle generatör çıkışı kontrolsüz doğrultucu ile doğrultulup filtrelendikten sonra elde edilen doğru bara gerilim genliği de rüzgar hızı ile birlikte değişken olacaktır. Dolayısıyla türbin sistemi ile şebeke arasında kullanılacak güç çeviricisinin bu değişken doğru gerilimden aldığı enerjiyi şebekeye aktarması gerekmektedir.
Güneş enerjisi sistemleri de rüzgar enerjisi sistemlerine benzer bir karakteristik sergilemektedir. Güneş panellerinden alınabilecek güç, panele düşen güneş ışığı miktarı ile birlikte değişmektedir. Bu tür sistemler de en yüksek güç noktasında çalışacak şekilde işletilmekte, bu nedenle panel çıkış gerilimi değişken olmaktadır.
Yenilenebilir enerji sistemlerinden elde edilen düzensiz enerjinin düzenli hale getirilmesi gerekmektedir. Bu amaçla çeşitli güç elektroniği sistemleri geliştirilmiş ve geliştirilmeye devam edilmektedir. Bu tez kapsamında yenilenebilir enerji sistemlerinde kullanılmak üzere değişken doğru giriş geriliminden sabit frekans ve genlikli alternatif akım şebekesine güç aktarımını sağlayacak evirici tasarlanmıştır.
Literatürde birçok evirici yapısı bulunmasına rağmen bir fazlı ve üç fazlı tam köprü eviriciler en popüler yapılardandır. Bu tür eviricilerde her bir anahtarlama elemanı giriş gerilimi tepe değerine dayanmak zorundadır. Ayrıca çıkış gerilimi bir fazlı tam köprü eviricide en fazla üç farklı değer alabilir. Üç fazlı nötr noktası bağlı tam köprü eviricide ise çıkış gerilimi iki farklı değer alabilmektedir. Bu yapılara uygun
xxiv
anahtarlama işaretleri uygulanarak çıkışta istenmeyen bileşenler zayıflatılmakta ve daha sonra uygun bir filtre yapısı ile filtrelenmektedirler.
Bahsedilen geleneksel topolojiler haricinde literatürde çok seviyeli evirici olarak adlandırılan evirici yapıları da mevcuttur. Bu tür eviricilerde çıkış gerilimi “n” farklı seviyede değer alabilmektedir. Daha düzgün çıkış gerilimi üretebilmesi, yüksek verim ve düşük anahtar zorlanması gibi özellikleri nedeniyle bu yapılar geleneksel evirici topolojilerden daha iyi performans sunmaktadır.
Bu çalışmada değişken gerilimli giriş kaynağından alınan güç çok seviyeli evirici topolojilerinden “Üç Fazlı Üç Seviyeli Diyot Kenetlemeli Evirici” yapısı kullanılarak şebekeye aktarılmaktadır. Bu topolojide her bir anahtarlama elemanının giriş geriliminin yarısına maruz kalması, özellikle yüksek giriş gerilimlerinde iki seviyeli eviricilere göre daha düşük yarıiletken anahtar zorlanması sağlamaktadır. Ayrıca çıkış geriliminin üç farklı seviyeden oluşması, çıkışın iki seviyeli eviriciye nazaran daha kolay filtrelenebilmesini mümkün kılmaktadır. Bununla beraber topolojinin modüler yapısı sayesinde eviricinin seviyeleri arzu edildiği kadar artırılarak sinüzoidal forma daha yakın çıkış gerilimi elde edilebilir. Bu durumda her bir anahtarlama elemanı üzerine düşen gerilim azalacağı için, anahtar zorlanmaları daha da azaltılmış olacaktır.
Çok seviyeli eviricilerin ilk ortaya çıkışı üzerinden oldukça zaman geçmiş olsa da, özellikle son yıllarda gelişen mikroişlemci teknolojisiyle beraber bu karmaşık topolojilerin kontrol algoritmalarını çok kısa sürede koşturabilecek işlem gücüne ve çevre birimlerine sahip işlemciler üretilmiştir. Tez çalışmasında evirici kontrolü sayısal işaret işleyici kullanılarak tamamen yazılımsal olarak gerçekleştirilmektedir.
Sistemde evirici çıkış gerilimi kontrolü çok seviyeli sinüzoidal darbe genişlik modülasyonu ile gerçekleştirilmiştir. Faz kilitlemeli döngü algoritması ve PI kontrolör kullanılarak evirici çıkış akımı şebekeye senkron edilmiştir. Kullanılan doğru bara gerilimi kontrol algoritmasıyla da evirici girişinde bulunan kondansatörlerin gerilimlerinin birbirine eşit olması sağlanmıştır. Ayrıca kullanılan algoritmanın yapısı sayesinde daha fazla seviye sayısına sahip diyot kenetlemeli eviricilerin ufak yazılımsal ilavelerle kontrol edilebilmesi mümkün kılınmıştır.
Tasarımda kullanılan kontrol algoritması ile evirici fazları birbirinden bağımsız olarak kontrol edilerek, fazlardan bir ya da ikisinin kesilmesi durumunda da eviricinin şebekeye güç aktarabilmesi sağlanmıştır. Fazların birbirinden bağımsız kontrol edilmesinin bir diğer avantajı ise fazlara farklı değerlerde güç aktarılabilme olanağıdır.
Sistemin tasarımı ve benzetimi yapıldıktan sonra bir laboratuvar prototipi üretilmiştir. Evirici kontrolü için TMS320F2808 DSP’si kullanılmış, gerilim, akım, frekans ölçüm devreleri ile beraber evirici güç devresi ve işlemciyi içeren tek bir devre kartı tasarlanarak evirici pratik olarak gerçeklenmiştir.
Şebeke senkronizasyonu haricinde devre şebeke bağlantısız çalıştırılarak eviricinin şebeke bağlantısız uygulamalar için de çalışma performansı incelenmiştir.
xxv
A MULTILEVEL INVERTER IMPLEMENTATION FOR RENEWABLE ENERGY SYSTEMS
SUMMARY
Many studies are carried out on renewable energy system components such as turbines, generators and photovoltaic panels to fully utilize energy obtained from these sources. Researches on power converters and their control algorithms are also carried out to achieve the most efficient power conversion.
In wind energy systems, wind turbine rotates at low speeds. However, traditional generators can only produce required power at high speeds which requires gearbox systems to be used between turbine and generator to increase the turbine speed.
Use of gearbox systems result in increase in cost and weight of the turbine system and reduces the conversion efficiency. Maximum power can be extracted from the wind turbine by allowing turbine speed to vary with changing wind speeds. In variable speed direct drive wind turbine systems where generator is directly coupled to turbine eliminating costly and bulky gearbox system, the magnitude and frequency of the voltage at the output of generator changes with changing wind speeds. The irregular energy obtained from generator has to be converted to regular form. A variable DC voltage where the voltage level changes with the wind speed is obtained by rectifying the generator output voltage using an uncontrolled rectifier. Therefore an inverter between the generator and AC utility must transfer power from variable DC voltage to the AC utility.
Photovoltaic systems exhibit similar characteristics with the variable speed wind energy systems. Output power of a solar panel depends on sunlight intensity and operation point changes with it. Therefore output voltage of solar panels become variable.
In this thesis, an inverter is designed to deliver power from variable amplitude DC source to a constant magnitude and frequency utility.
Although there are many different inverter structures exist in the literature, single phase and three phase full bridge topologies are the most common inverter structures. In these topologies, each switching element incurs peak input voltage and all semiconductors are chosen to operate with peak input voltage stresses. Output voltage of the single phase inverter consists of three different voltage levels and output phase to neutral voltage can take two different levels for three phase neutral point connected full bridge inverter. Undesired harmonics in the output voltage can be attenuated by incrementing the number of these voltage levels and using proper control techniques. Inverter output voltage must be filtered by a proper filter structure to produce sinusoidal output waveform at the load side.
In addition to conventional inverter structures, different class of power converters referred as multilevel inverters are also available in the literature where output voltage can take “n” different voltage levels.
xxvi
Multilevel topologies feature better performance than conventional inverters by producing smoother output voltage, low semiconductor stresses and high efficiency. Most common traditional and multilevel inverter topologies are studied and compared in the second chapter.
In this study, the power taken from a variable DC source is transferred to utility using “Three Phase Three Level Diode Clamped Multilevel Inverter” topology where each switching element exposes to half of the input voltage. This feature causes to have less voltage stresses on semiconductors and advantage of the topology come forward especially for high input voltages. Phase to neutral output voltage consists of three levels which provides easy filtering with respect to two level three phase full bridge inverter. Additionally, thanks to modular structure of the topology, inverter levels can be increased to desired number to obtain better sinusoidal output waveform. In this case, voltage on the each switching element decreases, hence semiconductor switch voltage stresses can be reduced further.
Advances on microprocessor technology in recent years provided the opportunity to perform complex control algorithms in very short periods. Control of a multilevel converter requires large computing power and controller peripherals. As the level of inverter increases, the number of semiconductor switches also increases and control gets difficult. In this thesis, the control of inverter performed using a digital signal processor (DSP).
Control of inverter output voltage vector is made by three level sinusoidal pulse width modulation technique (SPWM). Third chapter discusses the implementation of three level SPWM, selection criteria of modulation index and deadtime effect.
In grid connected applications, grid voltage and frequency are determined by the grid and the inverter must regulate its output current to control the power delivered to the grid. Inverter output current is controlled and synchronized to the grid and a PI controller current reference is produced by a phase-locked loop algorithm.
Each phase of the inverter is controlled independently. Thus, system can deliver different amount of power to different phases with different power factors. The inverter can also operate on single, two or three phase utility thanks to independent control. Additionally, an anti-islanding implementation is made, so the inverter detects islanding conditions and stops supplying energy to the grid during a power outage.
In diode clampled multilevel inverters, it is important to have equal voltage on the input voltage divider capacitors. If voltage sharing of input capacitor is not equal then the output voltage levels change which causes distortion on the output waveform. To prevent this, a closed loop DC bus voltage control algorithm is used so that input capacitor voltages are controlled and equal voltage share is achieved.
The control algortihm is designed such that a higher level diode clamped multilevel inverters can be controlled by making small additions to the software.
In the third chapter mathematical modelling and simulations are performed and practical implementation and experimental results are discussed in chapter fourth.
All of the control algorithm is realized digitally using TI TMS320F2808 DSP. A complete printed circuit board is designed which includes DSP controller, current sensors, three phase grid and DC bus capacitor voltage measuring circuits, grid
xxvii
voltage zero cross detectors, three phase three level diode clamped inverter power circuit and DC bus voltage soft charge/discharge circuits.
System measures three phase utility and input DC bus capacitor voltages with differential amplifier circuit. There are also three comparator circuits that detects the zero crossing of phase voltages. Output current of the inverter is measured using hall effect sensors. The analog circuits are discussed in the hardware design section in fourth chapter.
Since the input capacitors have large values, a soft charge/discharge circuit is implemented in the input section of the inverter. Before any operation, system charges the input capacitors with a reasonable current. During system shut down, the capacitors are discharged safely so that no harmful voltages are present in the power circuit.
Zero crossing signals are used in the phase locked loop algorithm where the inverter output current reference is produced. A PI current controller evaluates the error between the current reference and inverter output current. Three level sinusoidal pulse with modulator generates switching signals by modulating the control output of PI current controller. During the grid synchronization, inverter monitors the phases independently. The grid frequency/voltage, input capacitor voltages and inverter output currents are continuously monitored against abnormal conditions and the control system can take necessary action to overcome problems related with inverter or grid.
Since the F2808 DSP is a fixed point processor, all mathematical operations performed with integer quotient (IQ) number formats. The three phase mains voltage, two input DC bus capacitor voltages and three phase inverter output currents are sampled by analog to digital converter (ADC). The raw ADC sampling results are converted into a proper IQ number format. Number conversion, IQ number format selection and signal conditioning processes are discussed in the fourth chapter.
The PI controller which is used for output current and input voltage regulation employs an anti wind-up algorithm which mitigates instabilities and saturation problems.
Flow chart of the control system software is presented in the software design section of fourth chapter.
In the experimental part, validity of theoretical studies are verified. Grid synchronization and power transfer to the AC utility from a DC source is achieved. Reference current tracking, total harmonic distortion (THD) of output current and different power factor operation results are given along with efficiency of the inverter with different loads. The differences between experimental and simulation studies are discussed.
In addition to on grid operation, system is also operated as standalone and performance of the three level diode clamped inverter is given. For standalone operation a low pass filter is used at the output of inverter and related result are presented in the fourth chapter.
In the last chapter, the results are discussed. The ideas and aspects of the inverter that can be developed are presented as a future work.
xxviii
1
1. GİRİŞ
Enerji ihtiyacının arttığı günümüzde yenilenebilir enerji sistemleri üzerinde yoğun
çalışmalar yapılmaktadır. Bu sistemler ancak farklı disiplinlerin ortak çalışmaları ile
hayata geçirilebilmektedir. Türbin ve generatör tasarımı, güneş paneli yapıları ve
elektronik sistemler bunlardan bazılarıdır. Enerjinin en verimli şekilde
dönüştürülebilmesi için sistemin her bir bileşenin birbiri ile uyum içinde çalışması
gerekmektedir.
Yenilenebilir enerji sistemlerine çıkış gücü açısından bakıldığında sistemin düzensiz
bir güç kaynağı karakteristiği sergilediği söylenebilir. Bu amaçla bu tür düzensiz
enerji kaynaklarından düzgün ve sürekli bir güç kaynağı elde edebilmek amacıyla
çeşitli sistemler geliştirilmektedir. Bir rüzgar ya da güneş enerjisi sistemi ele
alındığında rüzgar ya da güneşin olmadığı durumda enerji üretimi yapılamayacaktır.
Bu amaçla enerji depolama elemanları içeren yenilenebilir enerji sistemleri
geliştirilmiştir. Depolama haricinde yenilenebilir enerji kaynağından elde edilen
gücün elektrik şebekesine aktarılabilmesi için de uygun forma getirilmesi
gerekmektedir. Bu amaçla yenilenebilir enerji sistemleri içerisinde çeşitli güç
elektroniği çeviricileri kullanılmaktadır.
Enerji dönüşümünün en verimli şekilde gerçekleştirilebilmesi ve elde edilen gücün
kaliteli olabilmesi için güç elektroniği çeviricilerinin yüksek verimli ve düzgün çıkış
üretecek şekilde tasarlanması gerekmektedir.
1.1 Yenilenebilir Enerji Sistemleri
Bu bölümde yenilenebilir enerji kaynaklarından rüzgar ve güneş enerjisi
sistemlerinin çıkış karakteristikleri ele alınacaktır.
Geleneksel olarak rüzgar enerjisi sistemleri, düşük hızla dönen rüzgar türbini,
generatör, türbin ile generatör arasında bir dişli sistemi ve güç elektroniği
çeviricilerinden oluşur. Burada kullanılan dişli sistemleri ile rüzgar hızına bağlı
olarak 10-50 d./dak. hızla dönen rüzgar türbini, generatörü yaklaşık olarak
2
1000-1500 d./dak. hızlarında tahrik etmektedir. Böylece generatör uygun hızda tahrik
edilerek, enerji dönüşümü doğru şekilde gerçekleştirilir. Ancak sözü edilen dişli
sistemleri hantal ve ağır yapıda olduğu için, eğer generatör düşük hızlarda da
çalışabilecek şekilde tasarlanırsa, dişli sistemleri ortadan kaldırılabilecektir. Bu
ihtiyaçla doğrudan tahrikli sistemler ortaya çıkmışlardır.
Doğrudan tahrikli rüzgar türbinlerinde kullanılan generatörler düşük hızlarda yeterli
çıkış gerilimini ve gücü üretebilmesi için çok kutuplu ve geniş çaplı olarak şekilde
tasarlanırlar. Böylece geleneksel türbin sistemlerinde kullanılan dişli yapıları
sistemden çıkarılabilir ve bu sistemlerden kaynaklanan mekanik güç kayıplarının
yanında, kapladığı alandan da tasarruf edilir.
Geleneksel olarak kullanılan enerji dönüşümü sistemlerinde türbin hızı değişimine
karşı generatör tahrik hızını sabit tutmak amacıyla çeşitli yöntemler
uygulanmaktadır. Örneğin rüzgar enerjisi sistemlerinde kanat açısı kontrolü,
hidroelektrik sistemlerde ise su debisi kontrolü ile generatör hızı ayarlanır. Rotor
hızının sabit tutulmaya çalışıldığı bu tür yapılar sabit hızlı sistemler olarak
adlandırılır.
Doğrudan tahrikli rüzgar enerjisi sistemlerinde generatör, değişken hızlı olarak
işletilmektedir. Bu bu tür sistemlerde rotor hızı en yüksek çıkış gücü üretilecek
şekilde ayarlanır. Bu sebeple bu sistemlere değişken hızlı sistemler denir. Dişli
kutusu bulunmaması sayesinde mekanik kayıpların azaltılması ve sistemin
maksimum güç noktasında çalışabilecek şekilde kontrol edilebilmesi bu sistemlerin
daha verimli olarak çalışabilmesini sağlayan başlıca özelliklerdir.
Doğrudan tahrikli rüzgar türbini sistemlerinde generatör çıkış gerilimi frekansı ve
genliği rüzgar hızı ile birlikte değişmektedir. Bu nedenle bu tür düzensiz enerji
kaynağından düzgün ve kaliteli enerji sağlayabilmek için buna uygun güç
dönüştürücüleri kullanılmalıdır.
Rüzgar enerjisi sistemlerine benzer şekilde güneş enerjisi sistemlerinde de panel
çıkış gerilimleri panele düşen güneş ışığı ile orantılı olarak değişmektedir.
Dolayısıyla fotovoltaik sistemlerde de güç dönüştürücüleri kullanılması
gerekmektedir.
Literatürde çok çeşitli yenilenebilir enerji sistemleri olmasına rağmen burada
Şekil 1.1 ve Şekil 1.2’de gösterilen temel doğrudan tahrikli rüzgar türbini sistemleri
3
incelenecektir. Burada gösterilen yapı haricinde enerji depolama sistemleri içeren
veya sistemde birden fazla enerji kaynağının bulunduğu yenilenebilir enerji
sistemleri de mevcuttur. Ancak bu tezin kapsamı DA-AA çevirici yapısı olduğu için
Şekil 1.1 ve Şekil 1.2 temel enerji dönüşüm sistemini açıklamak için yeterlidir.
Şekil 1.1 : DA-DA çeviricili doğrudan tahrikli rüzgar türbini sistemi.
Şekil 1.1’de DA-DA çevirici içeren bir şebeke bağlantılı doğrudan tahrikli rüzgar
türbini sisteminin blok diyagramı görülmektedir. Bu sistemde generatör çıkışında
elde edilen değişken frekans ve genlikli AA gerilim kontrolsüz doğrultucu ile
doğrultulduktan sonra kondansatör ile filtrelenerek değişken DA bara gerilimi elde
edilir. Daha sonra bu değişken bara gerilimi bir DA-DA çevirici kullanılarak sabit
hale getirilir. Eğer sistemdeki generatör çıkış gerilimi yeterli seviyede değilse
DA-DA çevirici bu gerilimi yükselterek eviricinin çalışabileceğii gerilim seviyesine
getirecektir. DA-DA çeviriciden sonra gelen şebeke bağlantılı evirici bu doğru
gerilimi alternatif akıma dönüştürüp, şebekeyle senkron çalışarak şebekeye güç
aktarmaktadır.
Rüzgar ve güneş enerjisi sistemlerinde enerji dönüşümünü en verimli şekilde
gerçekleştirebilmek için sistem maksimum güç noktasında çalıştırılmaldır. Uygun bir
Maksimum Güç Noktası İzleyici ( MPPT – Maximum Power Point Tracker)
algoritması sistemi izleyerek sistemi maksimum güç noktasında çalışacak şekilde
kontrol eder. Generatörün hız ve moment karakteristiği gözönüne alındığında,
sistemden alınan güç bu iki bileşenin çarpımı ile belirlenir. Bu durumda MPPT
algoritması generatör hızını en yüksek gücün alındığı noktada çalışacak şekilde
ayarlamalıdır. Güneş panelleri de lineer olmayan bir akım gerilim karakteristiğine
sahiptir. Panel çıkış gerilimleri belirli bir akım değerine kadar gerilim kaynağı, bu
akım değerinden sonra ise akım kaynağı karakteristiği sergilemektedir. Bu nedenle
böyle bir karakteristiğe sahip bir elemanda en yüksek güç tek bir noktada elde
4
edilebilmektedir. Güneş enerjisi sistemlerinde maksimum güç noktası panele düşen
güneş ışığına, rüzgar enerjisi sistemlerinde ise rüzgar hızına bağlı olarak
değişmektedir. Bu nedenle MPPT algoritmaları bu değişimlere karşı sistemi sürekli
olarak kontrol edecek şekilde tasarlanırlar.
Şekil 1.2 : Sadece DA-AA çevirici içeren doğrudan tahrikli rüzgar türbini sistemi.
Şekil 1.2’de gösterilen sistemde DA-DA çeviricisi bulunmamaktadır. Bu nedenle DA
bara gerilimi de rüzgar hızı ile birlikte değişmektedir. Burada DA bara geriliminin
eviricinin çalışabileceği sınırlar içerisinde olması gerekmektedir. Endüstride çıkış
gerilimleri 690V-6600V arasında değişen doğrudan tahrikli rüzgar türbini sistemleri
bulunmaktadır. Güneş enerjisi sistemlerinde ise güneş panellerinin birbirine seri
bağlanması ile generatör çıkış gerilimlerine benzer şekilde yüksek gerilimler elde
edilebilmektedir. Yeterli DA bara geriliminin elde edilemediği durumlarda
Şekil 1.1’de görülen DA-DA çevirici yapısı kullanılarak DA bara gerilimi istenen
seviyeye getirilmelidir.
Şekil 1.2’de MPPT sisteme aktarılacak güce karar vermektedir. Örneğin rüzgar
hızının artması durumunda, generatör de hızlanacak ve eğer generatör hızı
maksimum güç noktasını aşarsa, MPPT eviricinin şebekeye daha fazla güç
aktarmasını sağlayacaktır. Böylece generatörden çekilen güç arttığı için türbin
yavaşlayacak ve generatör hızı maksimum güç verebileceği hıza düşürülecektir.
Rüzgar hızının azalması durumunda ise generatör yavaşlayacak, eğer hız maksimum
güç noktasındaki hızın altına düşerse, MPPT algoritması şebekeye aktarılan gücü
azaltarak, türbinin hızlanmasını sağlayacak ve bu şekilde sistem maksimum güç
noktasında tutulmaya çalışılacaktır. Bu noktada rüzgar türbini kanat açısı kontrolü,
DA bara gerilimi kontrolü gibi parametreler de kontrol sistemine katılarak daha
verimli bir çalışma şekli elde edilebilir. Türbin kanat açısı kontrolü ile, farklı rüzgar
hızları için rotor hızı çıkışta en yüksek gücün üretildiği değerde tutulur.
5
Güneş enerjisi sistemlerinde, ışık şiddeti arttıkça panelden çekilecek maksimum güç
artmakta ve panelin kısadevre akımı yükselmektedir. Bu noktada güneş ışığı değişimi
ve gölgelenme durumları gözönünde bulundurularak panelden çekilebilecek en
yüksek güç sürekli olarak izlenmektedir.
Şebeke bağlantılı eviricilerde, genelde kaynaktan alınan gücün tamamının şebekeye
aktarılması istenir. Bu nedenle şebekeye aktarılan gücün güç faktörünün ”cosθ=1”
yapılabilmesi için DA bara geriliminin şebeke gerilimi tepe değerinden büyük olması
gerekmektedir. Örneğin bir fazlı şebeke bağlantılı tam köprü eviricide 220V AA
gerilimli bir şebeke için, DA bara geriliminin 311V’dan büyük olması beklenir.
Pratikte evirici ve sistemdeki diğer ideal olmayan bileşenlerde oluşacak gerilim
düşümleri ve şebeke geriliminin de 220V’dan daha yüksek bir değer alabileceği
düşünülerek bir fazlı tam köprü evirici girişi pratikte 400V DA gibi şebeke gerilimi
tepe değerinden daha büyük gerilime ayarlanır. Bu sebeple DA-DA çeviricinin
kullanılmadığı sistemlerde eviricinin çalışabilmesi için gerekli en düşük DA bara
gerilimi giriş kaynağı tarafından sağlanmalıdır. Bu konu üçüncü bölümde daha
detaylı olarak tartışılacaktır.
1.2 Tez Çalışmasının Amacı ve Kapsamı
Bu tez çalışması kapsamında Şekil 1.2’de gösterilen örnek bir yenilenebilir enerji
sistemindeki eviricinin tasarlanması amaçlanmaktadır.
Bu noktada evirici generatörden alınan gücü şebekeye aktaracak olan güç elektroniği
çeviricisidir. Eviricinin şebekeye güç aktarabilmesi için şebekeyle senkron olması
gerekmektedir. Bu tür DA-AA çeviricilere şebeke bağlantılı evirici adı verilir. Şebeke
gerilimi şebeke tarafından belirlenip sabit olduğu için güç kontrol işlemi akım
kontrolü ile gerçekleştirilmelidir. Türbinden alınan tüm gücün şebekeye aktarılması
için güç faktörü mümkün olduğunca 1’e yakın yapılmaya çalışılarak, evirici ile
şebeke arasında reaktif güç alışverişinin en aza indirilmesi amaçlanmıştır.
Şebekeye aktarılacak gücün bir MPPT algoritması tarafından belirlendiği
varsayılmıştır. MPPT konusu evirici dışında yer aldığı için MPPT tasarımına
değinilmeyecektir.
Sistemde generatör çıkış geriliminin doğrultulduğu ve türbin hızının değişken olması
nedeniyle elde edilen DA bara gerilim genliğinin de değişken olduğu düşünülerek,
6
evirici çıkışının giriş gerilimindeki değişimlerden etkilenmemesi amaçlanmaktadır.
Benzer şekilde fotovoltaik sistemlerde panel çıkış gerilimleri ışık şiddeti ve güç
referansına bağlı olarak değiştiği için, evirici girişinde güneş paneli bulunması
durumunda da eviricinin değişken DA giriş geriliminden etkilenmeden şebekeye güç
aktarması beklenmektedir.
Sistemde kullanılan evirici topolojisi geleneksel eviricilerden farklı olarak üç fazlı üç
seviyeli diyot kenetlemeli eviricidir. Bu topolojinin kullanımı ile özellikle yarıiletken
güç anahtarlarının daha düşük gerilime maruz kalarak anahtar zorlanmalarının
azaltılması ve daha düzgün çıkış geriliminin elde edilmesi sağlanmaktadır. İkinci
bölümde iki seviyeli ve çok seviyeli eviricilerin karşılaştırması yapılarak avantaj ve
dezavantajları tartışılacaktır.
Evirici çıkış gerilimi kontrolü çok seviyeli sinüzoidal darbe genişlik modülasyonu
(SDGM) yöntemi ile gerçekleştirilecektir. SDGM işaretleri DSP ile üretilerek
eviriciye uygulanacak, öncelikle sistemin açık çevrim olarak şebeke bağlantısız
çalışması incelenecektir. Sistemin çeşitli yük durumlarında verimi ve çıkış gerilimi
kalitesi deneysel olarak araştırılacaktır.
Daha sonra evirici şebeke senkronizasyonunu gerçekleştirmek üzere sistemde
bulunan işaret ölçüm devreleri ve işaretlerin yazılımsal olarak ölçeklendirilmesi,
şebeke senkronizasyonu için kullanılan referans işaretin üretildiği faz kilitlemeli
döngü (FKD) algoritması, evirici çıkış gerilim vektörünü kontrol eden PI kontrolör,
mosfet sürücülerin beslemesinde kullanılan izole çıkışlı yardımcı güç kaynağı, kapı
sürme devresi, kondansatör şarj devresi ve koruma devreleri gibi sistem bileşenleri
tek tek incelenerek, tasarlanan sistemin pratik çalışması gösterilecek ve deneysel
sonuçlar paylaşılacaktır.
7
2. EVİRİCİ YAPILARI
Evirici olarak adlandırılan DA-AA çeviriciler temel olarak gerilim kaynaklı,
empedans kaynaklı ve akım kaynaklı olmak üzere üç ana başlıkta sınıflandırılır.
Şekil 2.1 : Evirici topolojileri sınıflandırması (Singh ve diğ, 2012).
Bu bölümde Şekil 2.1’de alt başlıkları ile sınıflandırılması görülen evirici
yapılarından gerilim kaynaklı eviriciler ele alınacaktır. Gerilim kaynaklı eviriciler
alçaltıcı çevirici yapısından türetilmiş olup, çıkış gerilimleri girişe eşit ya da daha
düşük olabilir (Erickson, 1997, Bölüm 6).
Yaygın olarak kullanılan geleneksel evirici yapılarından tam köprü evirici
incelendikten sonra çok seviyeli evirici yapıları ile karşılaştırması yapılacaktır.
Tasarlanacak eviricinin yüksek giriş gerilimleri ve yüksek güçlerde kullanılması
amaçlanmaktadır. Bu nedenle sistemde kullanılacak evirici topolojisinin yüksek giriş
gerilimlerinde avantaj sağlaması gerekmektedir.
Genel olarak bakıldığında yariletken güç anahtarlarının anahtarlama frekansları
güçleri ile ters orantılıdır. Sistemin gücü arttıkça güç devresinin anahtarlama frekansı
düşeceği için, topolojinin düşük anahtarlama frekanslarında düzgün çıkış
üretebilmesi ve çıkışın kolay filtrelenebilir olması avantaj sağlayacak diğer
parametrelerdir.
8
2.1 Bir Fazlı ve Üç Fazlı Tam Köprü Eviriciler
Şekil 2.2’de orta ve yüksek güçlerde kullanım alanı bulan bir fazlı tam köprü evirici
devresi görülmektedir. Bu çevirici ile çıkışta üç farklı gerilim seviyesi elde
edilebilmektedir.
Şekil 2.2 : Bir fazlı tam köprü evirici yapısı.
Şekil 2.3 a’da görüldüğü gibi S1 ve S3 anahtarları iletimde , S2 ve S4 anahtarlarının
kesimde olduğu durumda çıkışta -V gerilimi görülür. Bu durumda S2 ve S4
anahtarlarının üst uçlarına giriş gerilim kaynağının pozitif ucu, alt uçlarına ise negatif
ucu bağlanmıştır. Bu sebeple kesimde olan bu iki anahtar giriş geriliminin tepe
değerine maruz kalmaktadır. Bu durumda S2 ve S4 anahtarları giriş gerilimine
dayanacak şekilde seçilmelidir.
Şekil 2.3 : Pozitif ve negatif çıkış gerilimi için anahtarlama durumları.
9
Şekil 2.3.b’de görülen S1 ve S3 kesimde, S2 ve S4 anahtarlarının iletimde olduğu
durumda ise çıkışta +V gerilimi görülür. Bir önceki anahtarlama durumunun tersine,
bu sefer kesimde olan S1 ve S3 anahtarları giriş gerilimini tutmak zorundadırlar.
Bir fazlı tam köprü eviricide çıkışta sıfır gerilimi iki farklı şekilde elde edilebilir.
Şekil 2.4’te görüldüğü üzere S1-S2 ya da S3-S4’ün aynı anda iletimde olduğu durumda
çıkışta sıfır gerilim görülür.
Bu tür evirici yapılarında çıkış gerilimi, akım yönünden bağımsız olarak kontrol
edilebilir. Endüktif veya kapasitif yük durumlarında akım ile gerilim aynı fazda
olmayacağı için çıkış gerilimi pozitif iken akım negatif, ya da gerilim pozitif iken
akım negatif olabilir. Bu çalışma aralıklarında akımın akabilmesi için gereken yol
diyotlar tarafından sağlanır.
S1-S3 iletim aralığında akım Şekil 2.3.a’da referans alınan ok yönünde ise S1 ve S3
anahtarlarının diyotlarından, tersi yönde ise anahtarlardan akar. Benzer şekilde S2-S4
iletim durumunda akım ok yönünde ise anahtarlardan tersi yönde ise anahtarlara ters
paralel bağlı diyotlardan akar.
Şekil 2.4’te çıkışta sıfır gerilim elde etmek amacıyla yük uçlarını kısa devre eden iki
adet anahtarlama durumu görülmektedir. S1-S2 aynı anda iletimde iken akım referans
ok yönünde ise S2 anahtarından ve S1’in ters paralel bağlı diyotundan, akım referansa
ters akıyor ise, S2 anahtarı diyotundan ve S1 anahtarından akarak çevrimi tamamlar.
S3-S4’ün iletimde olduğu durumda ise benzer olay tekrarlanır.
Şekil 2.4 : Sıfır gerilim için anahtarlama durumları.
10
Anahtarlama elemanı olarak mosfet kullanılması durumunda mosfetlerde bulunan
gövde diyotu sebebiyle, harici olarak diyot bağlanmasına gerek duyulmaz iken, GTO,
tristör, IGBT ve bjt gibi elemanların anahtarlama elemanı olarak kullanılması halinde
ters paralel bağlanması gerekmektedir. Bazı yarıiletken anahtarlar kılıflarında bu
diyotlar anahtarla aynı kılıf içerisinde gelirken, bazılarında ise harici olarak dışarıdan
bağlanırlar.
Görüldüğü gibi eviricide çıkış gerilimi akım yönünden bağımsız olarak
üretilebilmekte ve yükün omik karakterli olmaması durumunda akım, anahtarların
diyotları üzerinden de akabilmektedir.
Çizelge 2.1 : Bir fazlı tam köprü evirici anahtarlama durumları ve çıkış gerilimi.
Çizelge 2.1’de görüldüğü üzere bir fazlı tam köprü evirici devresi dört farklı
anahtarlama durumu ile üç seviyeli çıkış gerilimi üretebilmektedir.
Şekil 2.5 : Üç fazlı iki seviyeli tam köprü evirici.
Şekil 2.5’te iki seviyeli üç fazlı evirici görülmektedir. Bu evirici üç fazlı
uygulamalarda en fazla kullanım alanı bulan evirici yapısıdır. Üç fazlı tam köprü
Anahtarlama
Durumu
İletimdeki
Anahtarlar
Çıkış Gerilimi
Vo
a S1 & S3 -V
b S2 & S4 +V
c S1 & S2 0
d S3 & S4 0
11
evirici topolojisi üç adet yarım köprü eviricinin birleştirilmesiyle elde edilmiştir.
Girişte bulunan gerilim bölücü kondansatörlerle devrenin referans noktası
oluşturulmuştur. Eğer topolojinin kullanılacağı uygulamada yük ve evirici çıkış
gerilimleri dengeli ise nötr hattından akım akmayacağı için, referans noktanın yük
bağlantısı yapılmadan devre çalıştırılabilir.
Bu evirici yapısında da bir fazlı tam dalga eviricide olduğu gibi her bir anahtar giriş
gerilimi tepe değerine maruz kalmaktadır. Ayrıca çıkış faz-nötr gerilimi kondansatör
orta noktası referans alınarak, iki farklı seviyede olabilir.
Şekil 2.6 : Üç fazlı iki seviyeli tam köprü evirici anahtarlama durumları.
Anahtarlama durumları ve çıkış gerilimi ilişkisini açıklamak için Şekil 2.6’da
görülen eviricinin bir faz bacağı incelenecektir.
S1 anahtarı iletimde ve S2 kesimde iken çıkış gerilimi +V/2 ve S1 kesimde S2 iletimde
iken -V/2 değerlerini almaktadır. S1 anahtarı iletimde iken S2 anahtarının üst ucu giriş
gerilim kaynağının pozitif ucuna alt ucu ise negatif ucuna bağlanmaktadır. Bu
durumda S2 anahtarı giriş gerilimi tepe değerine maruz kalır. Benzer durum S1 için de
geçerlidir.
Çizelge 2.2 : Üç fazlı tam köprü evirici anahtarlama durumları ve çıkış gerilimi.
Anahtarlama Durumu İletimdeki Anahtarlar Çıkış Gerilimi
a S1 +V/2
b S2 -V/2
12
Çizelge 2.2’de eviricinin anahtarlama durumları ve çıkış gerilimleri ilişkisi
özetlenmiştir. Bu eviricinin faz-nötr gerilimi iki seviyeli olmasına rağmen, faz-arası
gerilimde üç farklı seviye görülür. Şekil 2.7’de 1800 iletimli evirici çıkışı faz-nötr
gerilimleri ve faz-arası gerilimleri görülmektedir.
Şekil 2.7 : İki seviyeli üç fazlı evirici faz nötr ve faz arası gerilim ilişkisi.
Evirici faz gerilimleri arasında 1200 derece faz farkı olduğu için, fazların vektörel
toplamı nedeniyle faz-arası gerilim seviyesi faz nötr geriliminden daha yüksek
genlikli ve seviyeli hale gelmiştir. Faz nötr gerilimi iki seviyeli olan eviricide faz
arası gerilimi üç seviyeli olarak görülmektedir. Faz arası gerilimi denklem (2.1) ile
hesaplanır.
(2.1)
13
Şekil 2.7’de 1. aralık incelendiğinde VRN pozitif, VSN ise negatif ve eşit genliktedir.
1. aralık için VRS çıkış gerilimi denklem (2.2) ile hesaplanır.
2 2
(2.2)
ile hesaplanır. Diğer aralıklar için hesaplamalar Çizelge 2.3’te verilmiştir.
Çizelge 2.3 : Üç fazlı iki seviyeli evirici faz nötr ve faz arası gerilimi.
Burada anlatılan yaklaşım darbe genişlik modülasyonu ile kontrol edilen eviricilerde
de geçerlidir. Evirici kontrolü doğru şekilde yapıldığı taktirde faz arası gerilimde ek
seviyeler görülecektir.
2.2 Çok Seviyeli Eviriciler
Çok seviyeli eviriciler çıkışlarında n farklı seviyede gerilim oluşturabilirler. En
yaygın çok seviyeli eviriciler diyot kenetlemeli çok seviyeli evirici, seri bağlı tam
köprü evirici ve kondansatör tutmalı çok seviyeli eviricilerdir. Çıkışta ikiden fazla
gerilim seviyesi elde edebilmeleri sayesinde, çok seviyeli eviricilerin çıkış dalga
şekilleri sinüzoidal forma daha yakındır.
Şekil 2.8’de iki adet bir fazlı tam köprü evirici devresi seri bağlanarak çok seviyeli
evirici devresi oluşturulmuştur. Bu yapıda çıkışta her bir evirici çıkış geriliminin
toplamı görülür. Her bir evirici uygun açılarda tetiklenerek çıkışta oluşacak toplam
dalga şeklinin sinüzoidal forma yaklaştırılması sağlanabilir.
Seri bağlı tam köprü evirici sayısı istenildiği kadar arttırılarak, çıkış gerilim
seviyeleri arttırılabilir. Ancak bu yapıda her bir evirici giriş kaynağı birbiri ile izole
olmalıdır. Bu gereklilik ise genelde transformatör kullanımı ile ya da fotovoltaik
Aralık VRN VSN İfade VRS
1 +V/2 -V/2 +V/2 - (-V/2) +V
2 +V/2 +V/2 +V/2 - (+V/2) 0
3 -V/2 +V/2 -V/2 - (+V/2) -V
4 -V/2 -V/2 -V/2 - (-V/2) 0
14
panel gibi birbirinden izole kaynakların kullanılması ile sağlanır (Khajehoddin ve
diğ, 2007).
Şekil 2.8 : Seri bağlı tam köprü eviriciler ile oluşturulmuş çok seviyeli evirici.
Birinci evirici çıkış gerilimi V1, ikinci evirici çıkışı ise V2 olarak adlandırılırsa toplam
çıkış (2.3) ifadesine göre hesaplanır.
(2.3)
Bu yapıda her bir anahtar giriş gerilimi tepe değerine maruz kalmaktadır. Dolayısıyla
seri bağlı çok seviyeli evirici topolojisi özellikle yüksek giriş gerilimlerinde anahtar
zorlanması bakımından avantaj sağlamamaktadır.
Şekil 2.9’da seri bağlı çok seviyeli eviriciye ilişkin dalga şekilleri görülmektedir.
Burada çıkış gerilimi V1 olarak adlandırılmış olan üç seviyeli birinci evirici çıkış
gerilimi ile V2 olarak adlandırılan üç seviyeli ikinci evirici çıkışı toplanarak beş
seviyeli Vo toplam çıkış gerilimi elde edilmiştir. Evirici uygun açılarda tetiklenerek
Vo gerilimi içerisindeki harmonik genlikleri kontrol edilebilir.
Bu tür çok seviyeli gerilimin bir diğer avantajı da filtrelemenin kolaylaşmasıdır.
Dalga şekli sinüs formuna yaklaştıkça, dalga şekli içerisindeki temel bileşen
haricindeki harmoniklerin genlikleri düşecek, böylece evirici çıkışında kullanılacak
olan filtre boyutları da küçülecektir.
15
Çok seviyeli eviricilere yüksek frekanslı anahtarlama açısından bakılacak olursa, iki
seviyeli eviricilerle elde edilen çıkış gerilimi THD değeri çok seviyeli eviriciler ile
daha düşük anahtarlama frekanslarında elde edilebilir.
Şekil 2.9 : Seri bağlı tam köprü evirici dalga şekilleri.
Daha düşük frekanslarda anahtarlama yapılabilmesi ise daha az anahtarlama kaybı,
daha düşük elektromanyetik yayılım gibi avantajlar sağlar.
Yarıiletken elemanların dayanma gerilimi ve güç seviyeleri arttıkça anahtarlama
hızları düşmektedir. Özellikle tristör, GTO gibi yüksek güçlü uygulamalarda
kullanılan anahtarlar birkaç kHz civarlarında anahtarlama yapabilmektedirler.
16
Bu tür anahtarların kullanıldığı yüksek güçlü gerektiren uygulamalarda çok seviyeli
evirici yapılarının kullanılması avantaj sağlayacaktır.
Şekil 2.10 : Üç fazlı üç seviyeli diyot kenetlemeli evirici.
Şekil 2.10’da üç fazlı üç seviyeli diyot kenetlemeli evirici topolojisi görülmektedir.
Bu devrede her bir fazda ters diyotları ile birlikte dört adet kontrollü yarıiletken
anahtar ve ilave olarak iki adet kenetleme diyodu kullanılmaktadır. Giriş gerilimi iki
adet kondansatör ile ikiye bölünerek, kondansatörlerin orta noktasında nötr noktası
oluşturulmuştur.
Bu devre üç farklı anahtarlama durumu ile +V/2, -V/2, ve 0 olmak üzere üç farklı
çıkış gerilimi üretebilmektedir. Ayrıca her bir anahtar ve diyot giriş geriliminin
yarısına maruz kalmaktadır.
Şekil 2.11’de eviricinin anahtarlama durumlarında oluşan alt devreler
gösterilmektedir. S1 ve S2 iletimde iken çıkışta +V/2 gerilimi görülmektedir. Akım ok
ile gösterilen referans yönünde akıyorsa anahtarlardan, ters yönde ise anahtarların
diyotlarından akar. S3 ve S4 iletimde iken çıkışta -V/2 görülür.
Çıkışta sıfır gerilim oluşturmak için S2 ve S3 anahtarları birlikte iletime sokulmalıdır.
Bu durumunda akım referans yönde akıyorsa D1 kenetleme diyodu ve S2
anahtarından, referansa ters yönde akıyorsa D2 diyodu ve S3 anahtarından akacaktır.
Bu eviricide her bir anahtarlama elemanı üzerine düşen gerilim giriş geriliminin
yarısı kadar değişmektedir. İki seviyeli eviricide ise giriş gerilimi kadar değişim
göstermekteydi. Bu sebeple anahtarlama sürelerinin iki topolojide aynı olduğu
varsayılırsa üç seviyeli eviricide dv/dt değeri, iki seviyeli eviricinin yarısı kadar
17
olacaktır. Böylece çok seviyeli diyot kenetlemeli eviricinin daha düşük anahtarlama
gürültüsü oluşturduğu söylenebilir.
Şekil 2.11 : Üç fazlı üç seviyeli diyot kenetlemeli evirici anahtarlama durumları.
Diyot kenetlemeli evirici topolojisinin modüler yapısı sayesinde evirici seviyesi
istenildiği kadar arttırılabilir. Ancak seviye sayısı arttıkça, giriş kondansatörleri,
kenetleme diyotları ve yarıiletken anahtar sayılarının da artacağı göz önünde
bulundurulmalıdır.
Diyot kenetlemeli eviricide her bir anahtar giriş geriliminin yarısına maruz kaldığı
için için topoloji yüksek giriş gerilimlerinde avantaj sağlamaktadır. Seviye sayısı
artırılarak anahtar zorlanmaları daha da düşürülebilir. Seviye artışının getirdiği bir
problem iletim kayıplarının artmasıdır. Bu topolojide çıkış akımı, ilgili çıkış
seviyesini oluşturan anahtarlardan akmaktadır. Bu nedenle çıkışta yüksek seviyelerin
görüldüğü anahtarlama durumlarında akım bu seviyeleri oluşturan anahtarların
18
tümünden akacağı için, bu anahtarlar üzerinde iletim kaybı oluşturacaktır.
Dolayısıyla evirici seviye sayısı iletim kayıpları gözönünde bulundurularak
belirlenmelidir. Ancak iletim kayıpları çıkış ana harmoniği periyodunun tamamına
yayılmadığı ve sadece çıkış seviyelerinin iletim sürelerinde oluştuğu için geleneksel
çeviricilerden farklı şekilde oluşmaktadır.
Çok seviyeli diyot kenetlemeli eviriciler daha önce bahsedilen gerilim kaynaklı
eviricilerde olduğu gibi alçaltıcı yapıdadırlar. Uygulanan kontrol algoritmasına göre
evirici çıkış gerilimi girişe eşit ya da daha düşük seviyede değerler alabilir.
Çizelge 2.4 : Üç seviyeli diyot kenetlemeli evirici anahtarlama durumları ve çıkış gerilimleri.
Çizelge 2.4’te anahtarlama durumlarına ilişkin çıkış gerilimleri verilen üç seviyeli
diyot kenetlemeli eviriciye ilişkin faz-nötr çıkış gerilimi Şekil 2.12’de görülmektedir.
Şekil 2.12 : Üç seviyeli diyot kenetlemeli evirici faz nötr gerilimi.
Şekil 2.13’te üç seviyeli diyot kenetlemeli eviricinin faz arası gerilimi görülmektedir.
Daha önce bahsedilen iki seviyeli eviriciye benzer şekilde üç seviyeli evirici faz arası
Anahtarlama
Durumu
İletimdeki
Anahtarlar
Çıkış
Gerilimi
a S1 & S2 +V/2
b
S2 & D1
veya
S3 & D2
0
c S3 & S4 -V/2
19
gerilimi tepe değeri giriş gerilimi tepe değerine eşittir. Ayrıca faz nötr gerilimi üç
seviyeli iken, faz arası gerilimi beş seviyelidir. Eğer evirici doğru şekilde kontrol
edilirse faz arası gerilimde Şekil 2.13’te görüldüğü gibi seviye artışı sağlanabilir.
Şekil 2.13 : Üç seviyeli diyot kenetlemeli evirici faz arası gerilimi.
Şekil 2.13’te görülen beş seviyeli çıkış gerilimi beş seviyeli diyot kenetlemeli evirici
topolojisi ile faz nötr gerilimi olarak da üretilebilir. Şekil 2.14’de bir faz bacağı
görülen beş seviyeli diyot kenetlemeli eviricide her bir faz bacağı için sekiz adet
kontrollü anahtar ve altı adet kenetleme diyodunun kullanılması gerekmektedir.
Ayrıca girişte gerilim seviyelerini oluşturmak üzere kullanılan dört adet gerilim
bölücü kondansatör bulunmalıdır.
Çizelge 2.5’te görüldüğü üzere bu evirici +V/2, -V/2, +V/4, -V/4 ve 0 gerilim
seviyeleri olmak üzere çıkışta beş farklı gerilim seviyesi üretebilir. Akım yüke bağlı
olarak üç seviyeli diyot kenetlemeli eviricide açıklandığı gibi anahtarlardan ya da
kenetleme diyotlarından akarak yolunu tamamlar.
Diyot kenetlemeli çok seviyeli eviricilerin en büyük dezavantajlarından biri
Şekil 2.14’te de görüldüğü üzere seviye sayısı arttıkça devrenin karmaşıklaşması ve
kullanılan yarıiletken ve kondansatör sayısının artmasıdır.
20
Şekil 2.14 : Beş seviyeli diyot kenetlemeli evirici bir fazı.
Çizelge 2.5 : Beş seviyeli diyot kenetlemeli evirici anahtarlama durumları ve çıkış gerilimi.
Anahtarlama
Durumu
İletimdeki
Anahtarlar
Çıkış
Gerilimi
Va0
1 S1 & S2 & S3 & S4 +V/2
2 S1’ & S2
’ & S3’ & S4
’ -V/2
3 S3 & S4 & S1
’ & S2’ 0
4 S4 & S1’ & S2
’ & S3’ -V/4
5 S2 & S3 & S4 & S1’ +V/4
21
Topolojinin bir diğer dezavantajı ise giriş gerilimi dengesizliğidir. Girişte bulunan
gerilim bölücü kondansatörlerde gerilimin eşit olarak paylaştırılması gerekmektedir.
Eğer giriş kondansatörlerindeki gerilim dengeli olarak paylaştırılamazsa eviricinin
çıkış gerilim seviyeleri de eşit olmayacak ve dalga şekli bozulacaktır. Giriş gerilim
kondansatörlerindeki gerilimin paylaşımı devrenin kullanılacağı uygulamaya bağlı
olarak farklı yöntemler ile kontrol edilir.
Şekil 2.15 : Üç seviyeli kondansatör tutmalı evirici bir fazı.
Şekil 2.15’te popüler çok seviyeli evirici yapılarından üç seviyeli kondansatör
tutmalı çevirici görülmektedir. Diyot kenetlemeli eviricide sıfır gerilim seviyesini
oluşturmak amacıyla kenetleme diyotları kullanılırken, Şekil 2.15’teki eviricide bu
amaçla kondansatör kullanılmaktadır.
Şekil 2.15’te üç seviyeli kondansatör tutmalı evirici, diyot kenetlemeli eviricide
olduğu gibi modüler yapısı sayesinde istenilen seviyede çıkış gerilimi verebilecek
şekilde türetilebilir. Çıkış seviyeleri arttıkça anahtar ve kondansatör sayısı da
artmaktadır.
Üç seviyeli kondansatör tutmalı evirici çıkışta +V/2, -V/2 ve 0 gerilim seviyelerini
üretebilmektedir. Çıkışta S1 ve S2 anahtarları iletimde iken +V/2, S3 ve S4 iletimde
iken ise -V/2 gerilimleri görülmektedir. Çıkışta sıfır gerilim iki farklı anahtarlama
kombinasyonuyla üretilebilir. S1-S3 veya S2-S4 anahtarı iletimde iken çıkışta 0 gerilim
görülür. Ancak sıfır gerilimin elde edilebilmesi için C3 tutma kapasitesinin
geriliminin kontrol edilerek +V/2 değerinde olması sağlanmalıdır.
22
C3 tutma kapasitesi S1-S3 iletimde iken şarj, S2-S4 iletimde iken ise deşarj
durumundadır. C3 kondansatörünün şarj dengesi 0 seviye anahtarlama
kombinasyonlarının uygun şekilde seçilmesiyle sağlanmalıdır (Rodríguez ve diğ,
2002).
Çizelge 2.6’da üç seviyeli kondansatör tutmalı çeviricinin anahtarlama durumlarına
ilişkin çıkış gerilimi ifadeleri gösterilmiştir.
Çizelge 2.6 : Üç seviyeli kondansatör tutmalı evirici anahtarlama durumları.
Özetle çok seviyeli eviricilerin avantajları aşağıdaki gibi sıralanabilir (Khajehoddin
ve diğ, 2007).
Kaliteli çıkış gerilimi.
Aynı boyutlardaki filtreye sahip iki seviyeli evirici ile aynı kalitedeki çıkış
geriliminin daha düşük anahtarlama frekanslarında elde edilebilmesi.
Düşük anahtarlama kaybı ve yüksek verim.
Anahtarların daha düşük gerilime maruz kalması ile düşük anahtar
zorlanması.
Özellikle yüksek güçlü uygulamalarda düşük maliyet.
Yeterli sayıda çıkış seviyesi ile çıkış filtresinin ortadan kaldırılabilmesi.
Bütün bu avanjların yanında, seviye arttıkça kontrolün zorlaşması, sayısı artan
yarıiletken anahtarları sürme zorluğu, kondansatör gerilimi dengesizliği ve kompleks
kontrol algoritmaları çok seviyeli eviricilerin dezavantajları olarak sayılabilir.
Anahtarlama
Durumu
İletimdeki
Anahtarlar
Çıkış
Gerilimi
1 S1 & S2 +V/2
2
S1 & S3
veya
S2 & S4
0
3 S3 & S4 -V/2
23
Önceki kısımlarda seri bağlı tam köprü çok seviyeli eviricilerin yüksek giriş gerilimli
uygulamalarda avantaj sağlamadığı ve izoleli giriş kaynağına ihtiyaç duyduğu
tartışılmıştı. Bu sebeple bu evirici yapısının yüksek giriş gerilimli sistemlerde
kullanımının anahtar zorlanması bakımından avantaj sağlamayacağı açıktır.
Kondansatör tutmalı eviricilerde ise özellikle tutma kondansatörünün boyutu ve
gerilim dengesizliği problemi kontrolü zorlaştırmaktadır.
Günümüzde yarıiletken üreticileri yaygın olarak kullanılan belirli güç elektroniği
topolojileri için hazır güç modülleri üretmektedirler. Bu modüller aynı kılıf içerisinde
bütün bir evirici devresini ya da belirli kısımlarını barındırabilmektedirler. Yüksek
güvenilirlik, montaj kolaylığı ve kapladıkları alan bakımından tasarruf sağlaması
modül kullanımını cazip hale getiren unsurlardandır. Üç fazlı tam köprü doğrultucu,
üç fazlı ve bir fazlı tam köprü evirici gibi yaygın kullanılan güç elektroniği
topolojileri yanında diyot kenetlemeli çok seviyeli eviricilere ait güç modüller de
üretilmeye başlanmıştır. Ek C’de örnek bir üç fazlı üç seviyeli diyot kenetlemeli
evirici modülü bilgi sayfası yer almaktadır. Bahsedilen nedenlerle bu çalışmada üç
fazlı üç seviyeli diyot kenetlemeli evirici yapısı kullanılacaktır.
2.3 Evirici Modülasyon Yöntemleri
Bu kısımda evirici çıkış geriliminin kontrolüne yönelik modülasyon yöntemleri ele
alınacaktır.
Şekil 2.16’da evirici kontrolünde kullanılan modülasyon metotları ana başlıkları ile
sınıflandırılmıştır (Rodríguez ve diğ, 2002). Bu metotlarda amaç evirici çıkışını
sinüzoidal forma yaklaştırmak ve ana harmonik dışındaki istenmeyen bileşenleri
zayıflatmaktır.
Seçilmiş harmonik eliminasyonu yönteminde evirici çıkış gerilimi tetikleme açıları
en uygun şekilde seçilerek arzu edilen harmoniklerin genlikleri düşürülmekte ve
oluşan çıkış geriliminin kolay filtrelenmesi amaçlanmaktadır (Rashid, 2001, Bölüm
25,6). İstenen çıkış gerilimi darbe sayısı belirlenerek bu dalga şekli fourier serisine
açılır. Açılım sonucunda elde edilen denklemler çözülerek eviricinin tetikleme açıları
hesaplanır. Elde edilen denklemlerdeki bilinmeyen sayısı seçilen tetikleme açı sayısı
ile doğru orantılıdır. Dolayısı ile bilinmeyen sayısı kadar denklem kullanılarak
denklem sistemi birlikte çözülmelidir. Denklemler çözülürken bir adet denklem ana
24
harmonik genliği kontrolü için diğerleri ise yüksek genlikli harmonikleri yok etmek
için kullanılır. Genel olarak harmonik genlikleri frekans arttıkça azalacağı için yok
edilecek harmonikler düşük frekanslı bileşenlerden seçilirler.
Şekil 2.16 : Çok seviyeli evirici modülasyon yöntemleri sınıflandırması.
Evirici kontrolünde en yaygın kullanılan yöntemler darbe genişlik
modülasyonlarıdır (DGM). Sinüzoidal DGM ve Uzay Vektör Darbe Genişlik
Modülasyonu (UVDGM) yöntemleri üzerinde en çok çalışılan kontrol
yaklaşımlarıdır.
UVDGM yönteminde eviricinin üç fazı tek bir vektör ile kontrol edilir. Bu vektör
uzay vektörü olarak adlandırılır. UVDGM yönteminde eviricinin tüm anahtarlama
durumları için çıkış gerilimi vektörleri hesaplanır. Bu vektörler biraraya getirilerek
oluşturulan vektör diyagramı, anahtarlama durumları ve bu anahtarlama durumlarına
ilişkin çıkış gerilimlerini içermektedir. Daha sonra uzay vektörü, vektör diyagramı
boyunca döndürülerek içerisinde bulunduğu sektöre göre evirici anahtarlama
işaretleri oluşturulur. Uzay vektörü herhangi bir sektörün içerisinde iken eviriciye
uygulanacak anahtarlama işaretleri, uzay vektörünün içinde bulunduğu sektörün
komşu vektörleri ve sıfır gerilim vektörünün belli zamanlarda uygulanmasıyla elde
edilir. Bu vektörlere ilişkin anahtarlama işaretleri eviriciye uygulanarak, evirici çıkış
gerilimi uzay vektörüne yaklaştırılır. Bu yöntemde çıkış gerilimi uzay vektör genliği
ve dönüş hızı kontrol edilerek gerçekleştirilir. UVDGM yönteminin pratik
uygulaması oldukça yüksek hesaplama gücü gerektirmektedir. Özellikle çok seviyeli
25
eviriciler için seviye sayısı arttıkça, sektör sayısı da artış göstermekte ve kontrol
algoritması daha da kompleks hale gelmektedir.
UVDGM yönteminin geniş kullanım alanları bulması sebebiyle günümüzde bazı
gelişmiş mikrodenetleyicilerin DGM modülleri uzay vektörü yöntemini donanımsal
olarak desteklemektedirler. Böylece periyodik olarak hesaplanması gereken bazı
işlemler donanım tarafından otomatik olarak yapılmaktadır. Böylece kazanılan işlem
gücü sistemdeki diğer işlerde kullanılabilmektedir. Ancak her durumda DGM
modülü yazılımsal olarak desteklenerek UVDGM işaretleri üretilir.
UVDGM yöntemi üç fazı bir adet vektörle kontrol ettiği için, tek bir anda sadece bir
fazda anahtarlama yapılmasına izin verir. Bu nedenle devrede anahtarlama gürültüsü
fazların bağımsız kontrolüne kıyasla üçte bir oranına kadar azaltılabilir.
Motor sürücüsü ya da güç kaynağı uygulamaları için UVDGM yöntemi cazip olsa da
şebeke bağlantılı uygulamalar için bu yöntemin bir dezavantajı mevcuttur. Üç fazlı
şebeke gerilimi her zaman dengeli olmayabilir. Dolayısıyla eviricinin dengesiz
şebekelere tek bir uzay vektörü kullanılarak senkron yapılmaya çalışılması birtakım
sorunları beraberinde getirmektedir. UVDGM yönteminin şebeke bağlantılı
uygulamalarda kullanılabilmesi için vektör ayrıştırma gibi değişik yaklaşımlar
geliştirilmektedir. Bu teknikler kontrol algoritmasını ve hesap yükünü daha da
artırmaktadır.
Eviricilerde yaygın olarak kullanılan bir diğer DGM yöntemi sinüzoidal darbe
genişlik modülasyonu (SDGM) olarak adlandırılır. Bu yöntemde referans ve taşıyıcı
olarak adlandırılan iki işaret karşılaştırılarak anahtarlama işaretleri elde edilir. Amaç
çıkış geriliminde ana harmonik dışındaki bileşenleri yüksek frekans bandına
öteleyerek düşük frekanslı ana harmonik genliğini kontrol etmektir. Böylece elde
edilen yüksek frekanslı kıyılmış dalga şekli alçak geçiren filtre ile filtrelenerek
sinüzoidal dalga şekli üretilir.
Şekil 2.17’de üç seviyeli SDGM dalga şekilleri görülmektedir. Üç seviyeli SDGM’da
iki adet taşıyıcı ve bir adet referans olmak üzere üç adet kontrol işareti
bulunmaktadır. Her bir taşıyıcı işaret eviricinin bir seviyesini kontrol etmektedir.
Anahtarlama frekansı taşıyıcı işaretlerin frekansı tarafından belirlenir. Pozitif
alternansta sinüzoidal referans işaret üçgen dalgadan büyük olduğu taktirde eviriciye
26
çıkışta +V/2 üretecek, küçük olduğunda ise 0 gerilimi üretecek anahtarlama işaretleri
uygulanır. Negatif alternansta ise bu işlemin tersi yapılır.
Şekil 2.17 : Üç seviyeli evirici SDGM dalga şekilleri.
Şekil 2.17’de görüldüğü üzere darbe genişlikleri sinüzoidal referansı takip ederek
artmaktadır. Bu açıdan referans dalga şekli anahtarların çalışma oranını belirler.
Sonuç olarak bu kontrol tekniğinde çalışma oranı sinüzoidal şekilde
değişmektedir.
(2.4)
Eviricinin çıkış gerilimi ana harmonik frekansı referans işaretin frekansı ile kontrol
edilmektedir. Referans sinüs işaretin frekansı değiştirilerek evirici çıkış gerilimi ana
harmonik frekansı da değiştirilebilir.
27
Evirici çıkış gerilim genliği ise referans sinüsün genliği ile kontrol edilir. Referans
sinüs işaretin genliği değiştiğinde buna paralel olarak çıkış gerilimindeki darbe
genişlikleri de değişecektir. Referans sinüsün genliği azaldığında darbe genişlikleri
azalacak, referans sinüs genliği arttığında ise darbe genişlikleri artacaktır.
Çıkış gerilimi integrali alınırsa, oluşan işaretin referansa yakınsadığı görülür.
Kısacası çıkış gerilimi darbe genişlikleri referans ile aynı enerjiyi üretecek şekilde
ayarlanmaktadır. Sinüsün genliğinin azaldığı noktalarda darbe genişlikleri
daralmakta, sinüsün arttığı noktalarda ise genişlemektedir. Çıkış geriliminin referans
sinüse yakınsayabilmesi için sinüs genliği ile taşıyıcı genliği arasında bir ilişki
bulunmaktadır. Buna göre referans sinüs genliği taşıyıcı üçgen dalga genliğine eşit
ya da taşıyıcıdan daha düşük olmalıdır.
Taşıyıcı ve referans işaret genlikleri (2.5) ifadesindeki gibi oranlanarak modülasyon
indeksi adı verilen parametre tanımlanır.
ü (2.5)
1durumu için çıkış gerilimi, referansa yakınsayacaktır. Ancak 1
durumunda referans sinüsün tepe noktalarında çıkış gerilimi darbeleri sürekli hale
gelecek ve harmonik kontrolü kaybolacaktır. Bu durumda çıkışta istenmeyen
bileşenler oluşarak dalga şeklinin filtrelenmesini zorlaştırabilir. Dolayısıyla
modülasyon indeksi birden küçük olarak seçilmelidir.
Modülasyon indeksinin olması gereken değerden düşük seçilmesi halinde ise çıkış
gerilimi ana harmonik genliği düşük seviyede olacaktır. Bu durumda giriş DA bara
geriliminden yararlanma oranı düşecektir.
SDGM yönteminde her bir faz kontrolü için ayrı ayrı taşıyıcı ve referans işaretlere
ihtiyaç duyulur. Eviricinin farklı çıkışları için faz farkı, referans işaretler ile üretilir.
Referans işaretler arasında 120° faz farkı üretilerek, evirici çıkışlarında üç fazlı
gerilim üretilebilir.
Fazların bağımsız olarak kontrol edilebilmesi bu yöntemin getirdiği önemli bir
avantajdır. Fazların bağımsız kontrol edilmesi doğal bir sonucu olarak SDGM’de
SVDGM yönteminde olduğu gibi, bir anda sadece bir fazda anahtarlama yapılmasını
temin edecek bir özellik yoktur.
28
SDGM’de evirici seviye sayısı arttıkça her bir seviyeye ait darbe genişliklerini
kontrol etmek amacıyla ayrı taşıyıcılar kullanılabilir.
Şekil 2.18 : Beş seviyeli SDGM dalga şekilleri.
Şekil 2.18’de beş seviyeli SDGM dalga şekileri görülmektedir. Benzer yaklaşımla n
seviyeli SDGM üretmek için bir adet referans ve n adet taşıyıcı kullanılarak
eviricinin anahtarlama işaretleri üretilebilir.
UVDGM’nun SDGM’na göre bir avantajı giriş DA bara geriliminden daha iyi
yararlanılmasıdır. Yani aynı DA bara geriliminden SVDGM ile çıkışta daha yüksek
ana harmonik genlikli gerilim üretilmektedir. Buna karşın SDGM yönteminde
üçüncü harmonik ilavesi metotuyla bu açık kapatılmaktadır. Üçüncü harmonik ilaveli
SDGM yönteminde referans sinüsün üç katı frekanstaki bileşen referans sinüse ilave
edilerek elde edilen sinyal modülasyon işleminde referans olarak kullanılır. İlave
edilen üçüncü harmoniğin genliği özel bir katsayı ile belirlenir. Bu şekilde elde
edilen referans sinüs, çıkış geriliminin tepe değerlerinde daha iyi optimizasyon
sağlayarak aynı DA bara geriliminden daha yüksek ana harmonik gerilim genliğini
elde edilmesini sağlamaktadır.
SDGM yönteminin kullanımı, SVDGM yöntemine göre fazların bağımsız
kontrolünde sağladığı kolaylık ve uygulanabilirliği açısından daha cazip görülmüştür.
29
Bu çalışmada eviricinin üç fazına ilişkin çıkış gerilim vektörleri birbirinden bağımsız
olarak çok seviyeli SDGM yöntemi kullanılarak kontrol edilecektir.
30
31
3. ÜÇ FAZLI ÜÇ SEVİYELİ DİYOT KENETLEMELİ EVİRİCİ
Bu bölümde üç fazlı üç seviyeli diyot kenetlemeli eviricinin şebeke
senkronizasyonunu gerçekleştirmek amacıyla kullanılan kontrol algoritması
incelenecek, evirici çıkışında kullanılan filtre boyutlandırıldıktan sonra, eviricinin
matematik modellemesi yapılarak sistemin bilgisayarla benzetimi
gerçekleştirilecektir.
3.1 Kontrol Algoritması
Şebeke bağlantılı evirici sistemlerinde amaç DA giriş tarafından alınan gücün
şebekeye aktarılmasıdır. Bu amaçla literatürde üç fazı birlikte değerlendirerek güç
kontrolünü gerçekleştiren algoritmalar bulunsa da, özellikle şebekenin dengesiz
olması durumunda bu algoritmaların uygulanmasında birtakım zorluklar ortaya
çıkmaktadır. Bu nedenle bu çalışmada eviricinin her bir fazını diğerinden bağımsız
olarak kontrol edebilecek, uygulanabilirliği yüksek bir kontrol algoritması
kullanılacaktır.
Şekil 3.1 : Bir faz evirici çıkışı şebeke bağlantısı diyagramı.
Şekil 3.1’de eviricinin bir faz çıkışına ilişkin şebeke bağlantısı blok diyagramı
görülmektedir. Burada gösterilen akım ve gerilimler şebeke ana harmoniği olan 50Hz
bileşenleridir. Evirici çıkış gerilimi anahtarlamadan dolayı oluşan yüksek frekanslı
harmonikleri içerse de, evirici ile şebeke arasında bulunan endüktans ile bu bileşenler
filtrelenerek düzgün bir güç işareti elde edilmektedir.
Şekil 3.1’de görülen L endüktansının filtreleme haricinde bir diğer görevi de şebeke
ile evirici arasında bir izolasyon elemanı gibi çalışarak güç kontrolüne imkan
vermesidir. Şebeke tarafında gerilimin frekansı ve genliği sabit olup şebeke
Ve Vs
ISL
32
tarafından belirlenir. Bu nedenle böyle bir sistemde güç kontrolü yapabilmek için,
şebekeye aktarılan akımın kontrol edilmesi gerekmektedir. Sisteme evirici açısından
bakıldığında kontrol parametresi olarak evirici çıkış gerilimi vektörü Ve
kullanılacaktır.
Sistemdeki kayıplar ihmal edilerek Şekil 3.1’de görülen sisteme ilişkin çevre
denklemi (3.1)’de ifade edilmiştir.
∙ ∙ ∙
∙ ∙
(3.1)
(3.1) ifadesinde görüldüğü gibi , gibi parametreler sabit olup, şebeke gerilimi ise
sonsuz güçlü bara kabulü ile eviriciden bağımsızdır. Yani eviricinin şebeke frekansı
ve gerilimini etkileyecek güçte olmadığı kabulüyle Vs’nin de bağımsız bir parametre
olduğu düşünülebilir. Bu noktadan yola çıkarak (3.1) ifadesinde geri kalan tek
parametre olan evirici çıkış gerilimi vektörü Ve’nin genliği ve fazı kontrol edilerek,
bağlantı endüktansının da yardımıyla eviriciden şebekeye aktarılan akımın genliği ve
fazı kontrol edilebilir. Bu çalışma şeklinin fazör diyagramı Şekil 3.2’de
görülmektedir.
Şekil 3.2 : Şebeke bağlantılı evirici fazör diyagramı (Khajehoddin, 2007).
Şekil 3.2’de Ve evirici çıkış gerilimi, VS şebeke gerilimi, VL endüktans gerilimi ve
şebekeye aktarılan IS akımına ilişkin fazör diyagramı, güç faktörü 1 olacak şekilde
çizdirilmiştir. Fazör diyagramı çizilirken şebekeye yük olarak bakılmıştır. açısı ve
evirici çıkış gerilimi vektörünün genliği kontrol edilerek, şebekeye aktarılan gücün
tamamının aktif güçten oluşması ve şebeke ile evirici arasında reaktif güç akışının
önlenmesi sağlanabilir. Bunun için eviriciden şebekeye aktarılan akım ile şebeke
geriliminin aynı fazda olması gerekmektedir. Ayrıca eğer istenirse, evirici çıkış
33
akımı ile şebeke gerilimi arasında faz farkı oluşturularak, eviricinin şebekeye reaktif
güç aktarması da sağlanabilir (Khajehoddin, 2007).
(3.2)’de ifade edildiği üzere görünür güç aktif ve reaktif bileşenlerden oluşmaktadır.
∙
∙
∙ ∙
(3.2)
Eviriciden şebekeye güç aktarımı konusuna şebeke açısından bakıldığında ise,
şebeke gerilimi ile akımı arasında 180° faz farkı yapıldığı taktirde güç faktörü 1’e
getirilmiş olur. Böylece denklem (3.2)’den P aktif güç negatif değer alarak, güç
akışının eviriciden şebekeye olduğu anlaşılabilir. Ancak tasarımda eviriciden çıkan
akım yönü pozitif olarak alınarak şebekeye yük olarak bakılmıştır.
Akım ile gerilim arasındaki faz farkı kontrol edilerek şebeke bağlantılı evirici
reaktif güç kompanzasyonu amacı ile de kullanılabilir. Bunun için sistemin ihtiyacı
olan kapasitif ya da endüktif reaktif güç bilgisine ihtiyaç duyulmaktadır. Bu şekilde
gerekli reaktif güç kompanzasyonu için ’nın pozitif ya da negatif değerleri
hesaplanarak evirici çıkış akımı uygun faza getirilir.
Şekil 3.3 : Ve < VS iken evirici fazör diyagramı.
Eviricinin şebekeye aktif güç aktarmasındaki bir sınırlama evirici çıkış gerilimi
genliğidir. Evirici çıkış gerilimi vektörünün şebeke gerilimi vektöründen daha küçük
olması durumunda sistemin fazör diyagramı Şekil 3.3’te yeniden çizdirilmiştir. Fazör
diyagramda da görüldüğü üzere bu durumda evirici çıkış akımı şebeke ile aynı faza
34
getirilemediği için güç faktörü 1 yapılamamaktadır. Bu nedenle evirici DA bara
gerilim genliği şebeke gerilim genliğinden büyük olmak zorundadır.
Üç fazlı üç seviyeli evirici yapısı gözönüne alındığında evirici faz nötr çıkış
geriliminin DA girişin yarısı değerinde olduğu ikinci bölümde tartışılmıştı.
Şekil 3.1’de Ve evirici çıkış gerilimi vektörünün 50Hz’deki ana harmonik genliği
olduğu ve modülasyon indeksi ile DA bara gerilimine bağlı olarak değiştiği
hatırlanmalıdır. Dolayısıyla 220V AA gerilimine sahip bir şebekede şebeke gerilimi
tepe değerinin 311V olduğu gözönüne alınarak eviricinin şebekeye güç faktörü 1
olacak şekilde güç aktarabilmesi için gerekli en düşük DA giriş gerilimi (3.3)
ifadesine göre hesaplanır.
_2 ∙ _
(3.3)
Modülasyon indeksi ’nin en büyük değeri 1’e mümkün olduğunca yakın
seçilmelidir. Böylece evirici çıkış gerilimi vektörü genliğinin mümkün olduğunca
büyük olması sağlanarak _ değeri mümkün olduğunca küçültülebilir. ’nin
seçimi Bölüm 3.2’de tartışılmaktadır.
Şekil 3.4 : Güç faktörünün 1 yapılabilmesi için evirici çıkış akımı referansı.
Şekil 3.4’te elde edilmek istenen evirici çıkış akımı ve şebeke gerilimi dalga şekilleri
görülmektedir. Evirici çıkışı bu referans akımı takip edecek şekilde kontrol edileceği
için, bu işaretin düzgün bir şekilde üretilmesi sistemin çalışma performansı açısından
en kritik konulardan bir tanesidir.
Bu referans işaretlerin üretilmesi faz kilitlemeli döngü olarak adlandırılan kontrol
sistemleri ile gerçekleştirilmektedir. Bu çalışmada akım referansının üretilmesi bir
35
faz kilitlemeli döngü algoritması kullanılarak gerçekleştirilmiştir. Faz kilitlemeli
döngü algoritması Bölüm 4.3.4’de tartışılmaktadır.
Şekil 3.5 : Şebeke bağlantılı çalışma için kontrol blok diyagramı.
Üç fazlı üç seviyeli şebeke bağlantılı eviricinin kontrol blok diyagramı Şekil 3.5’de
görülmektedir. Sistemde üç faza ait evirici çıkış akımı kontrolü için üç adet ve DA
bara gerilimi kontrolü için de bir adet olmak üzere toplam dört adet PI kontrolör
kullanılmaktadır. Şebekeye aktarılacak olan gücün bir MPPT devresi tarafından
belirlendiği varsayılmıştır. MPPT konusu evirici dışında yer aldığı için MPPT
tasarımına değinilmeyecektir. MPPT çıkış işareti Şekil 3.4’te görülen akım referansı
ile çarpılarak şebekeye aktarılacak olan akımın, dolayısıyla da gücün genliğini
ayarlamaktadır.
Kontrol algoritması üç faz-nötr gerilimi, üç faz evirici çıkış akımı, giriş DA bara
kondansatörleri gerilimi ve üç faz-nötr gerilimi sıfır geçişleri bilgisine ihtiyaç
duymaktadır. Şebeke sıfır geçişleri bir sıfır geçiş dedektörü (SGD) ile faz-nötr
geriliminden elde edilmektedir. Akım referansının üretilmesi şebeke gerilimi sıfır
geçişlerine bakılarak, faz kilitlemeli döngü algoritması ile gerçekleştirilmektedir.
Evirici girişinde bulunan kondansatör gerilimlerinin eşitlenmesi amacıyla kontrol
algoritmasında DA bara kontrolünü sağlayan ikinci bir PI kontrolör yapısı
bulunmaktadır. Kondansatör gerilimlerinin birbirine eşit olması için DA bara
36
kontrolünü gerçekleştiren PI kontrolün referansı 0 olarak girilmektedir. PI kontrolün
geribesleme kısmına ise kondansatör gerilimlerinin farkı girilmekte, böylece PI
kontrolörün kondansatör gerilimlerini eşitleyecek şekilde çıkış işareti üretmesi
sağlanmaktadır. PI kontrolör çıkışı FKD çıkışında elde edilen referans işaretten
çıkartıldıktan sonra elde edilen akım referansı işareti, şebekeye aktarılacak gücü
belirleyen MPPT devresi çıkışı ile çarpılarak, akım kontrolünü gerçekleştiren PI
kontrolörün referansı işareti elde edilmektedir. Akım kontrolüne geribesleme işareti
olarak ise ilgili evirici çıkışı faz akımı kullanılmaktadır.
PI akım kontrolü çıkışı evirici çıkış gerilim vektörünü kontrol etmektedir. Bu işaret
üç seviyeli SDGM’nde referans olarak işlem görür. SDGM sonucu elde edilen
işaretler ise eviriciye uygulanarak kontrol işaretlerinin güç işaretine dönüştürülmesi
sağlanır.
Bu kontrol yapısı her faz için aynı şekilde ve bağımsız olarak uygulanmaktadır.
Kontrol işlemi her bir fazda birbirinden bağımsız olarak yapıldığı için farklı fazlara
farklı seviyelerde güç aktarımı mümkün kılınmıştır. Ayrıca sistemin bir ya da iki
fazda da çalışabilmesi sağlanmıştır. Böylece fazlardan birinde oluşan bir problem
sonucunda sağlıklı fazlara güç aktarımının devam edebilmektedir. Bu yaklaşım her
bir faza aktarılan gücün güç faktörünün de birbirinden bağımsız olarak kontrol
edilebilmesine imkan sağlamaktadır. FKD ile elde edilen akım referansının fazı
aktarılacak gücün güç faktörünü, MPPT çıkışı ile çarpılan referans akım işaretinin
genliği ise gücün genliğini kontrol eder.
Sistemin anahtarlama frekansı 20kHz olarak seçilmiştir. Anahtarlama elemanı olarak
mosfet kullanılması sebebiyle daha yüksek frekanslara çıkılabilmesi mümkün
olmakla beraber anahtarlama kayıplarının artacağı göz önünde bulundurulmuştur.
Özellikle sistemde yumuşak anahtarlama yapılmaması anahtarlama frekansını
sınırlayan önemli bir faktördür. Anahtarlama frekansının artışı ile birlikte
anahtarlama kayıpları artacak ve sistem verimini düşecektir. Ayrıca yüksek güçlü
uygulamalar için IGBT veya GTO gibi elemanların kullanılması durumunda
anahtarlama frekansının daha düşük değerlerde olması, sistemin çok yüksek
frekanslarda gerçekleştirilmesini anlamlı kılmamaktadır. Çünkü çok seviyeli
eviricilerin kullanımı özellikle yüksek güçlerde cazip hale gelmektedir.
37
Bahsedilen kontrol algoritması 20kHz örnekleme frekansı ile anahtarlama işlemine
senkron bir şekilde periyodik olarak koşturulmaktadır. Sistem bant genişliğinin
yüksek olmasını temin etmek için kontrol algoritması örnekleme frekansı
anahtarlama frekansında yapılmaktadır. Kullanılan işlemcinin DGM modülünün
yeteneği sayesinde kontrol döngüsü anahtarlama işlemi ile senkron çalışmaktadır.
Sistemde işaretlerin örneklenmesi işlemcinin DGM modülü ile donanımsal olarak
tetiklenerek başlatılmakta, örnekleme işlemi sonunda işlemci otomatik olarak kesme
üreterek kontrol algoritmasının koşturulacağı kesme alt programına dallanmaktadır.
Alt programda koşturulan kontrol algoritması sonucunda elde edilen kontrol işareti,
DGM modülü karşılaştırıcısına yazılarak döngü tamamlanmaktadır. Kontrol
algoritmasının uygulanması dördüncü bölümde daha detaylı olarak ele alınacaktır.
3.2 Üç Seviyeli Sinüzoidal Darbe Genişlik Modülasyonu
İkinci bölümde genel hatlarıyla ele alınan üç seviyeli SDGM yöntemi bu bölümde
daha detaylı olarak tartışılarak, SDGM işareti üretimi için kullanılan F2808 işlemcisi
DGM modülünün evirici ile olan bağlantısı incelenecektir.
Çok seviyeli SDGM işaretlerinin üretilmesinde her bir seviyenin ayrı bir taşıyıcı
üçgen dalganın kullanıldığı ikinci bölümde anlatılmıştı. Üç seviyeli SDGM üretimi
için iki adet taşıyıcı üçgen dalgaya ihtiyaç vardır. Ancak bu işaretlerin üretiminde
kullanılacak TMS320F2808 işlemcisinin DGM modülü sayıcısı pozitif sayılarla işlem
yapmaktadır. Dolayısıyla DGM modülü donanımsal olarak pozitif değerlerle çalıştığı
için, algoritmanın bu çalışma şekline uyarlanması gerekmektedir.
F2808 işlemcisi ePWM olarak adlandırılan birbiri ile eş altı adet DGM modülü içerir.
ePWM1’den ePWM6’ya kadar olan her bir modülde ise ePWMx_A ve ePWMx_B
olarak adlandırılan iki adet donanımsal çıkışı bulunmaktadır. Toplam oniki adet
ePWM çıkışı eviricideki oniki adet anahtarı kontrol etmek için kullanılmaktadır.
Modülde donanımsal olarak bulunan sayıcı ve karşılaştırıcı sonucu elde edilen
anahtarlama işaretleri, istenildiği taktirde donanımsal olarak ölü zaman da eklenerek
ilgili pinlerden dışarıya aktarılır. ePWM modülü ayarları yazılımsal olarak
yapıldıktan sonra, SDGM işaretleri yazılım destekli olarak üretilecektir.
Bu amaçla modülde bulunan karşılaştırıcı kaydedicisi her bir anahtarlama
periyodunda yazılımsal olarak güncellenerek, çıkış darbe genişliklerinin sinüzoidal
38
olarak ayarlanması sağlanacaktır. Sistem şebeke bağlantılı çalışırken karşılaştırma
kaydedicisi değeri Şekil 3.5’te görülen PI akım kontrolü tarafından hesaplanır.
Şebeke bağlantısız çalışmada ise karşılaştırma kaydedicisine yazılmak üzere bir
referans sinüs işaretine ihtiyaç vardır. Şebeke bağlantısız çalışmada FKD düzgün
çalışmadığı için akım referansı düzgün olmamakta bu nedenle PI akım kontrolü
çıkışı referans sinüs olarak kullanılamamaktadır. Şebeke bağlantısız çalışma için
sinüs değeri işlemcide yazılımsal olarak hesaplanabilir. Ancak böyle bir yaklaşım
pratikte işlem gücünün gereksiz yere kullanılmasına sebep olacaktır. Çünkü
periyodik bir fonksiyon olan sinüs, sürekli olarak işlemci tarafından hesaplanarak
elde edilen aynı sinüs serisi karşılaştırma kaydedicisine yazılacaktır. Periyodik olarak
aynı sinüs değerlerini gerçek zamanlı hesaplamak yerine tablodan okuma yöntemi
kullanılabilir. Bir kez hesaplanan tablo işlemciye yüklenerek ilgili değer tablodan
okunarak karşılaştırma kaydedicisine yüklenir. Tablodan okuma yöntemi gerçek
zamanlı sinüs hesaplamaya göre daha kısa sürede gerçekleştirilse de bu yöntem
işlemciye tablo yüklenmesini gerektirdiği için hafıza kullanımı arttırır. Özellikle
yüksek çözünürlük istendiğinde tablo boyutları artmaktadır. Eğer anahtarlama
frekansı çok yüksek ve üretilecek çıkış gerilimi ana harmoniği düşük frekansta ise
büyük boyutlu tabloya ihtiyaç duyulur. F2808 işlemcisi ise yüksek hızı ve geniş
hafızası ile her iki yöntemin de kullanılabilmesini mümkün kılmaktadır. Ayrıca
işlemci içerisinde 512 adet elemandan oluşan hazır bir sinüs tablosu Q30 sayı
formatında yüklü olarak gelmektedir. Tasarımda daha yüksek çözünürlüklü SDGM
sinyali üretmek için 2048 elemandan oluşan bir tablo oluşturularak işlemciye
yüklenmiş ve şebeke bağlantısız uygulamalar için gerekli olan karşılaştırma değerleri
bu tablodan okunarak elde edilmiştir. F2808 işlemcisi ePWM modülü ayarları ve
sinüs tablosunun üretilmesi Bölüm 4.3.3’te incelenecektir.
ePWM modülünün istenilen kanallarında üçgen dalga senkron olarak konfigüre
edilebildiği için her bir fazda bağımsız SDGM işaretleri kolaylıkla üretilebilmektedir.
Bu amaçla ePWM1 ve ePWM2 modülü T fazı, ePWM3 ve ePWM4 modülü S fazı,
ePWM5 ve ePWM6 modülü ise R fazını kontrol etmek üzere kullanılmaktadır.
ePWM modülünün faz kaydırma özelliği kullanılarak, tüm ePWM modüllerinin
sayıcıları senkron hale getirilmiştir.
Şekil 3.6’da eviricinin tek bir faz bacağına ilişkin ePWM modülü bağlantıları ve
anahtarlama durumları görülmektedir.
39
ePWMx_A
ePWMx_B
x = 1,3,5y = 2,4,6
ePWMy_A
ePWMy_B
ePWMx_A
ePWMx_B
ePWMy_A
ePWMy_B
S1
S2
S3
S4
S1
S2
S3
S4
a) b)
Şekil 3.6 : Diyot kenetlemeli evirici üç seviyeli SDGM alt devreleri.
Burada ePWMx_A ve ePWMx_B olarak adlandırılan çıkışlar birbirleri ile eşlenik
olarak çalışmaktadırlar. ePWMx_A “1” iken ePWMx_B “0”, ePWMx_A “0” iken ise
ePWMx_B “1” değerini almaktadır. Benzer şekilde ePWMy_A ve ePWMy_B
modülleri de kendi aralarında eşlenik olarak çalışacak şekilde konfigüre edilmişdir.
Referans sinüsün pozitif alternansında, Şekil 3.6.a’da görülen alt devre oluşur.
Burada ePWMy_A sürekli olarak “1” ve ePWMy_B ise sürekli olarak “0” değerini
almakta dolayısıyla, pozitif alternans boyunca S2 anahtarı sürekli iletimde, S4 ise
kesimdedir. Karşılaştırma sonucu elde edilen sinüzoidal DGM işaretleri ise
ePWMx_A ve ePWMx_B ile S1 ve S3 anahtarlarına uygulanır. Bu durumda
Şekil 2.17’de görülen evirici çıkış geriliminin pozitif alternansı elde edilir. Yani
evirici çıkışında sıfır ve pozitif gerilim seviyelerini üretilerek, darbe genişlikleri
sinüzoidal şekilde değiştirilir.
Referans işaretin negatif alternansında ise ePWM modülü pozitif kısımlarda
karşılaştırma yapabildiği için, karşılaştırma değerinin pozitif alternansa ötelenmesi
gerekmektedir. Yani referansın negatif alternansında referans ile taşıyıcı dalga
genliği toplanarak karşılaştırma işlemine tabii tutulur. Bu alternansta ePWMx_A
sürekli olarak “0” ve ePWMx_B ise sürekli olarak “1”değerini alır. SDGM işaretleri
ise ePWMy_A ve ePWMy_B ile eviriciye uygulanarak Şekil 2.17’de görülen negatif
alternanstaki çıkış gerilimi elde edilir.
40
Anahtarlama şeklinden de görüleceği üzere eviricinin bir alternans süresince bir faz
bacağında bulunan dört anahtardan aynı anda sadece ikisi yüksek frekansla
anahtarlanmaktadır. Yüksek frekanslı DGM işareti pozitif çıkış alternansında S1-S3,
negatif alternansta ise S2-S4 anahtarlarına uygulanır. Bu yüzden çok seviyeli
eviriclerde fazlarda fazla sayıda anahtar bulunmasına rağmen bunlardan bir anda
sadece iki tanesi anahtarlama kaybı yapmaktadır. Diğer anahtarlar şebeke
frekansında anahtarlandığı için anahtarlama kayıpları ihmal edilebilir. Böylece farklı
seviyeleri kontrol eden ve o an SDGM işareti uygulanmayan anahtarlar dinlenmiş
olur. Şebeke frekansı ile anahtarlanan yarıiletkenlerde öne çıkan kayıp iletim
kayıplarıdır. Yüksek frekanslı DGM ile çalışan çeviricilerde oluşan kayıpların en
önemlisinin anahtarlama kaybı olduğu gözönüne alındığında, çok seviyeli SDGM ile
kontrol edilen diyot kenetlemeli eviricinin bir fazının sadece iki adet anahtarında
anahtarlama kaybı oluşması verim açısından iyi bir karakteristiktir. Ancak
kullanılacak seviye sayısı belirlenirken iletim kayıpları gözönünde
bulundurulmalıdır. Çünkü seviye sayısı arttıkça anahtar sayısı da artacak, bununla
doğru orantılı olarak iletim kayıpları da artış gösterecektir.
3.2.1 Ölü zaman ve modülasyon indeksi
SDGM işaretleri güç devresine uygulanırken önemli bir parametre de ölü zamandır.
Yarıiletken anahtarlara kapı sinyalleri uygulandığında ya da kesildiğinde anahtarın
iletime geçme ve kesime gitmesi belli bir zaman almaktadır. Topoloji, sürme devresi
ve kullanılan anahtar tipine bağlı olarak değişen bu zaman DGM işaretleri
oluşturulurken gözönüne alınmalıdır. Şekil 3.6.a’daki devre ele alındığında, S1
anahtarının kesime götüren işaret ile S2 anahtarını iletime geçiren işaret arasında
belirli bir boş süre konmalıdır. Aksi halde eğer S1 kesime gitmeden S2 anahtarı
iletime sokulursa, girişte üst tarafta bulunan kondansatör S1, S2, S3 ve kenetleme
diyodu üzerinden kısa devre edilmiş olacaktır. Bu kısadevre süresi çok kısa olsa da
kısadevre anında parazitik elemanlar ve yarıiletkenlerin gövde dirençleri haricinde
akımı sınırlayacak bir eleman bulunmadığından anahtarlar zarar görecektir. Bu
nedenle eşlenik çalışan DGM işaretleri arasında ölü zaman olarak adlandırılan
boşluklar kullanılır. Şekil 3.6’daki bağlantı için ePWMx_A ve ePWMx_B’nin kendi
aralarında, ePWMy_A ve ePWMy_B’nin de kendi aralarında ölü zamana sahip
olmaları gerekmektedir.
41
Ölü zaman üretimi analog ve lojik devreler ile harici olarak gerçekleştirilebilse de
günümüzde güç elektroniğine dönük DGM modülleri içeren işlemciler donanımsal
olarak ölü zaman üretimini gerçekleştirmektedir. F2808 işlemcisinin ePWM modülü
de ölü zaman lojiği devresini barındıran gelişmiş bir DGM modülüdür. Yazılımsal
olarak konfigüre edilebilen bu modül ile eşlenik, pozitif veya negatif lojik ölü zaman
işaretleri üretilerek, yükselen ve düşen kenar ölü zamanları bağımsız olarak
programlanabilmektedir. Bir kez programlanan ölü zaman değerleri sistemin
çalışması süresinde donanımsal olarak üretilmektedir.
Şekil 3.6’da görülen bağlantı ile işlemcinin ePWM modülü ve evirici en uygun
entegre edilmeye çalışılmıştır. Özellikle seviye değişim anı kritik bir nokta olarak
görülebilir. ePWM modülünün evirici ile bağlantısı bu şekilde yapılarak, özellikle
seviye değişim anında dört adet anahtarın aynı anda iletime geçmesi önlenmiş ve ölü
zaman lojiğinden en etkin şekilde yararlanılmıştır.
Modülasyon indeksi değerinin 1 olması gerektiği ikinci bölümde tartışılmıştı.
Ölü zaman değeri ‘nin yüksek değerlerini sınırlamaktadır. 1 durumu için ölü
zamanlı bir SDGM işaretleri incelendiğinde özellikle çalışma oranının en yüksek
değerler aldığı sinüsün tepe noktalarında çıkış geriliminin sürekli hale geldiği
görülecektir. Ölü zaman lojiğinin doğası gereği, çalışma oranı ölü zaman değerine
yaklaşan DGM işareti sürekli olarak lojik 0’da kalmakta, eşleniği olan işaret ise
sürekli olarak lojik 1’de değer almaktadır. Bunun sonucunda referansın tepe
noktalarında harmonik kontrolünün kaybolması nedeniyle çıkış geriliminde
istenmeyen harmoniklerin oluşması mümkündür. Bu sebeple kullanılan ölü zaman
değerine göre uygun bir modülasyon indeksi seçilmelidir.
Pratikte ölü zaman değerleri mosfetler için birkaçyüz ns, IGBT’ler için ise birkaç μsn
civarlarında yeterli olmaktadır. Özellikle IGBT’lerin kesime giderken akım kuyruğu
adı verilen ve kesim süresini oldukça uzatan karakteristiği, anahtarlama hızlarını
düşürmektedir. Bu nedenle IGBT’ler bir miktar daha fazla ölü zamana ihtiyaç
duymaktadırlar. Tabi ki bu parametreler anahtarın sürme akımı ve giriş kapasitesi,
arzu edilen drain-source gerilimi yükselme zamanları ve güç devresi topolojisine
bağlı olarak değişiklik gösterecektir.
Dördüncü kısımda bahsedileceği üzere tasarlanan sistemde 1μs’lik ölü zaman yeterli
gelmektedir. Ayrıca SDGM işaretlerinin üretiminde kullanılan ePWM sayıcısı 20kHz
42
anahtarlama frekansını elde etmek için 2500’e kadar sayan bir simetrik üçgen dalga
sayıcı kullanacak şekilde konfigüre edilmiştir. Buna göre en uygun modülasyon
indeksinin ölü zaman dikkate alınarak hesaplanması yapılacaktır.
Çıkış gerilimi ana harmonik frekansı 50Hz olan bir işaret üretebilmek için bir periyot
boyunca 400 kere anahtarlama yapılmalıdır. Anahtarlama frekansı ve örnekleme
frekansı aynı alındığı için, karşılaştırma kaydedicisinin 50μs’de bir tablodan
okunarak güncellenmesi gerekmektedir.
1/501/20
→2050
→ 400 (3.4)
Bir anahtarlamada düşen kenar ve yükselen kenar olmak üzere iki adet ölü zaman
kaybı olduğu gözönüne alındığında toplam kayıp zaman 800μs olarak bulunur. Buna
göre modülasyon indeksinin alabileceği en büyük değer (3.5) ifadesi ile hesaplanır.
20 800
20→
19,220
→ 0,96 (3.5)
1μs ölü zaman için modülasyon indeksi 0,96 seçilerek referans sinüsün yüksek
değerlerinde çıkış geriliminin sürekli olarak 1’de kalması önlenmiş olur.
Sinüs tablosu oluşturulurken tablonun en büyük ve en düşük değerleri modülasyon
indeksine göre belirlenir. Buna göre ePWM modülündeki sayıcı tepe değeri 2500
olduğu için modülasyon indeksini 0,96 yapacak değer (2.5) ifadesinden 2400 olarak
hesaplanır. = 0,96 için sinüs tablosu değeri ±2400 arasında değişecek şekilde
oluşturulmalıdır.
3.3 Eviricinin Şebeke İle Etkileşimi
3.3.1 Adalanma
Şebeke enerjisi kesildiğinde eviricinin şebekeyi beslemesi durumu adalanma
(islanding) olarak adlandırılır. Şebeke bir arıza durumu ya da başka bir nedenle
kesilmiş olabilir. Bu durumda evirici çıkışa güç aktarmaya devam ederse, yerel
olarak gördüğü yükleri besler ve yerel bir şebeke adacığı meydana gelmiş olur. Bu
özellikle elektrik tesislerinde çalışanlar için tehlikeli bir durumdur. Dolayısıyla
şebeke bağlantılı eviricilerin adalanma durumlarını tesbit ederek, şebeke kesintisi
durumunda şebekeye güç aktarımını durdurmaları gerekmektedir. Bu amaçla şebeke
43
kesintilerini algılayarak, adalanma durumlarında evirici çıkışlarını kesmek amacıyla
adalanma önleyici (anti-islanding) adı verilen yöntemler kullanılmaktadır.
Adalanma önleme yöntemleri temel olarak aktif ve pasif olmak üzere ikiye
ayrılmaktadır. Pasif yöntemlerde evirici şebeke frekansı ve gerilimini sürekli olarak
izleyerek, bu parametrelerin belirlenen sınırlar dışına çıkması durumunda şebekeye
güç aktarımını durdurur. Şebeke kesildiğinde evirici çıkışı tarafından görülen yerel
yüklerin eşdeğer gücü, eviricinin kesinti anında şebekeye aktardığı güce eşit değilse,
evirici çıkış gerilimi değişecektir. Şebeke kesintisi oluştuktan sonra oluşan yük
adasında yerel yüklerin gücünün evirici çıkış gücünden büyük olması durumunda,
evirici çıkış akımını azaltmak üzere çıkış gerilimini düşürecektir. Ayrıca eviriciden
şebekeye bakıldığında görülen yüklerin eşdeğer empedansının reaktif olması
durumunda evirici çıkış güç faktörünü 1 yapmak isterse, faz kilitleme döngüsü
frekansı şebeke frekansı nominal değerleri dışına çıkacaktır. Böylece şebeke frekansı
ve gerilimi izlenerek adalanma durumları tesbit edilebilmektedir.
Ancak pasif yöntemlerle algılanamayan özel adalanma durumları da mevcuttur. Eğer
eviricinin şebeke kesintisi oluştuğu andaki çıkış gücü, şebeke kesintisi olduktan
sonra evirici tarafından görülen yerel yüklerin eşdeğer gücüne eşit veya yakınsa ve
eviricinin gördüğü bu yüklerin rezonans frekansı şebeke frekansına yakınsa pasif
yöntemlerle bu durum algılanamamaktadır. Bu durumda yerel yüklerin eşdeğer
empedansı evirici tarafından omik karakterde görülmektedir. Böylece şebeke
kesintisi olsa dahi evirici çıkış gerilimi ve frekansı belirlenen sınırlar içerisinde
kalmaktadır. Bu durum algılanamayan bölge (NDZ - Non-Detection Zone) olarak
adlandırılır.
Bu problemi aşmak amacıyla aktif yöntemler geliştirilmiştir. Aktif yöntemlerde
sisteme bozucu etki ilave edilerek, sistem sürekli olarak kapatılmaya zorlanır. Ancak
şebekenin mevcut olması durumunda bu bozucu etki sistemi kapatamayacak şekilde
ayarlanır. Eğer şebeke kesilirse, evirici çıkış frekansı ve gerilimi bozularak adalanma
durumu algılanmaktadır. Aktif frekans sürükleme, Sandia frekans sürüklemesi,
Sandia gerilim sürüklemesi, empedans ölçümü, frekans atlaması ve kayma modlu
frekans ötelemesi gibi farklı aktif adalanma önleyici metotlar bulunmaktadır. Aktif
metotların dezavantajı güç kalitesini olumsuz etkilemeleridir. Bu yöntemler sisteme
bozucu etki ilave etmeleri sebebiyle, evirici çıkış akımı dalga şeklini bozarak, çıkış
44
akımı THD değerini arttırmaktadırlar. Aktif metotlar kullanılarak algılanamayan
bölge daraltılsa da tamamen yok edilememektedir.
Bu çalışmada pasif adalanma önleyici yöntemi kullanılmaktadır. Şebeke gerilimi ve
frekansı anlık olarak izlenerek, bu parametrelerin belirlenen sınırlar dışına çıkması
durumunda evirici çıkışı otomatik olarak kesilir. Ayrıca evirici çıkış akımının sürekli
olarak izlenerek, aşırı akım koruması yapılması da adalanma durumunun
algılanmasını kolaylaştırmaktadır.
3.3.2 Güç kalitesi
Evirici çıkış akımının düşük THD değerine sahip olması istenir. Çıkış akımı kalitesi
kullanılan kontrol algoritması, filtre ve evirici yapısı ile doğrudan ilişkilidir. Şebeke
bağlantılı eviriciler şebeke güç kalitesini etkiledikleri için, evirici çıkış akımlarının
şebekede bozulma oluşturmayacak şekilde üretilmesi gerekmektedir.
Evirici çıkış akımında bulunan harmonikler yük tarafında şebeke geriliminin
bozulmasına neden olarak, lineer yüklerin dahi harmonikli akım çekmesine sebep
olabilmektedir. Bu etki harmonikli akım çeken güç elektroniği devrelerine benzer
şekilde oluşmaktadır.
Şekil 3.7 : Yerel yükler ve şebeke çıkış empedansı ile şebeke bağlantılı evirici.
Şekil 3.7’de Zs kaynak empedansına sahip bir şebeke, lineer yük grubu ve şebeke
bağlantılı evirici blok diyagramı görülmektedir.
Şekil 3.7’de IE evirici akımının harmonikli, Vs şebeke geriliminin ise ideal sinüzoidal
formda olduğu varsayılsın. Zs kaynak empedansı besleme trafonsunun sekondere
indirgenmiş devresindeki kaçak reaktans, sargı direnci ve bağlantı elemanlarının
empedanslarının toplamı olarak düşünülebilir. ZL ise yerel yükleri modellemektedir.
45
(3.6) denklemi ile ifade edildiği gibi, evirici çıkış akımı IL, kaynaktan çekilen IS
akımını etkilemektedir. Eğer evirici akımı harmonikli ise, kaynak akımı da
harmonikli olacaktır. Dolayısıyla bu harmonikli akım Zs empedansında harmonikli
bir gerilim düşümü oluşturacaktır. Harmoniksiz olanVS geriliminden harmonikli bir
gerilim düşümü dalga şekli çıkarıldığında ise yerel yükler üzerinde görülen şebeke
gerilimi VSʹ de harmonikli olacaktır. Yerel yükler üzerindeki gerilim dalga şeklinin
bozulması sonucu güç kalitesi düşerek, güç harmoniklerinden kaynaklanan çeşitli
problemlerin oluşmasına yol açabilir. Reaktif güç kompanzasyon sistemlerinde
kullanılan kondansatörlerin arızalanması ya da ömürlerinin kısalması, elektrik
makinelerinde harmoniklerden kaynaklanan ek kayıplar ya da elektronik devrelerin
besleme devrelerinde oluşan problemler bunlardan bazılarıdır.
ʹ (3.6)
Bu harmonikler ile ilgili sınırlamalar IEEE-519 standartları ile belirlenmiştir.
Örneğin 69kV’dan düşük gerilimler için THD değerinin %5’ten küçük olması
gerekmektedir (Rashid, 2001, Bölüm 32.4).
3.4 Modelleme Ve Tasarım
3.4.1 Filtre elemanlarının boyutlandırılması
Şekil 3.1’de görülen L bağlantı endüktansı, evirici ile şebeke arasında izolasyon
elemanı gibi çalışarak evirici çıkış akımının kontrol edilebilmesini sağladığı gibi aynı
zamanda çıkış akımının filtrelemesi görevini de gerçekleştirmektedir. Böylece evirici
gerilimindeki anahtarlama harmoniklerinin zayıflatılması sağlanarak çıkış akımı
düzgün hale getirilir.
Belirli bir anahtarlama periyodu için endüktans akımı denklem (3.7) ile ifade
edilebilir.
(3.7)
Üç seviyeli evirici çıkışında 0, +VDA/2 ve –VDA/2 gerilimlerini üretebilmekteydi.
Dolayısıyla denklem (3.1)’deki Ve evirici çıkış gerilimi bir anahtarlama periyodu
46
süresince bu üç farklı değerden yalnızca birini alabilir. Evirici çıkış akımı pozitif
alternans tepe civarı için Şekil 3.8’de görüldüğü gibi sabit bir anahtarlama
periyodunda akımın yükselme ve düşme zamanlarının eşit olduğundan hareketle
şebeke bağlantılı eviriciye ilişkin akım ifadesi denklem (3.1) ve (3.7) kullanılarak
tekrar yazılırsa;
2 (3.8)
10 (3.9)
Şekil 3.8 : Bir anahtarlama periyodu için çıkış akımı dalgalılığı.
Denklem (3.8) evirici çıkışında pozitif gerilim, (3.9) ise sıfır gerilim durumu için
yazılmıştır. (3.8) ve (3.9) birlikte çözüldüğünde VS şebeke gerilimi ifadesi
sadeleşerek denklem (3.10) elde edilir.
2
1 (3.10)
Denklem (3.10)’daki d çalışma oranı sinüzoidal olarak değişmektedir. (3.10)
ifadesinin d’ye göre türevi alınıp sıfıra eşitlenirse en yüksek akım dalgalılığının
“d= 0,5” durumunda oluştuğu görülür. Buna göre maksimum akım dalgalılığı (3.11)
ile ifade edilir.
8 (3.11)
L bağlantı endüktansı seçilen akım dalgalanması, DA bara gerilimi anahtarlama
frekansı bağlı olarak denklem (3.11) ile hesaplanır.
47
IEEE-519 harmonik standartlarından hareketle nominal akımın %15-20’i arasında
akım dalgalılığına izin verilebilir (Ahmed ve diğ, 2007). IEE-519 standardında
verilen değerler şebekenin kısa devre gücüne bağlı olarak değişmektedir.
Endüktans değeri en kötü durum olan 850V maksimum giriş gerilimi için
hesaplanacaktır. Devrenin anahtarlama frekansı ise 20kHz olarak belirlenmişti.
600W bir faz çıkış gücü, güç faktörü 1 olacak şekilde 220V’luk şebekeye
aktarıldığında, evirici çıkış akımı tepe değeri (3.12) denklemi ile hesaplanır.
_ ∙∙ √2 (3.12)
Akım dalgalılığı, akımın tepe değerinin %10’u seçilerek endüktans değeri denklem
(3.11)’den 13,72mH olarak hesaplanmıştır. Sistemde hesaplanan değere yakın olarak
pratikte 15mH değerinde endüktans kullanılmıştır. Böylece akım dalgalılığının bir
miktar daha düşük olması amaçlanmıştır.
Şebeke bağlantılı çalışmada, evirici ile şebeke arasında sadece endüktans bulunması
sistemin çalışması için yeterli iken, şebeke bağlantısız uygulamalar için çıkışta bir
LC alçak geçiren filtre kullanılması çıkış kalitesinin artmasını sağlamaktadır. Evirici
çıkışında filtre olarak sadece seri endüktans bulunması durumunda, filtreleme
kabiliyeti yüke bağlı olarak değişmektedir. Eviriciden akım çekildikçe, çıkış gerilimi
sinüzoidale yaklaşmakta, ancak düşük yük durumlarında ise çıkışta anahtarlama
harmonikleri görülmektedir. LC filtre ile evirici boşta iken dahi düzgün çıkış gerilimi
elde edilebilmektedir. Bu amaçla filtrenin anahtarlama harmoniklerini zayıflatması
gerekmektedir. Bu amaçla Bölüm 3.5’deki benzetim çalışmalarından 20kHz’deki
evirici çıkış gerilimi harmoniği genliği 120V olarak bulunmuştur. Filtre kazancı
20kHz’de bu gerilimi %3’e düşürecek şekilde ayarlanırsa anahtarlama harmonikleri
çıkışa yansımayacaktır.
ç ş
ş
1
1
(3.13)
Denklem (3.13)’de bir LC alçak geçiren filtreye ilişkin transfer fonksiyonu
verilmiştir (Clayton, 1989).
48
Denklem (3.13)’de 20kHz’lik bileşen için istenilen zayıflatma ve hesaplanan
endüktans değeri kullanılarak filtre kondansatörü hesaplanır. Hesaplanan 2,2μf filtre
kondansatörü ve 15mH endüktansına ait rezonans frekansı değerinin denklem
(3.14)’den 17. harmonik civarında olduğu görülür.
1
2 √ (3.14)
Alçak geçiren filtre devresinin 50Hz’deki reaktansı nedeniyle, eviriciden çıkışında
yük yokken dahi akım çekilecektir. Bu akım özellikle anahtarlarda gereksiz yere
kayıba sebep olarak, düşük yüklerde evirici verimini düşürebilir. Bu nedenle filtre
elemanları seçilirken, boşta çalışma akımı dikkate alınmalıdır. Özellikle filtre
kondansatörünün büyük değerde olması bu akımı artırmaktadır. Kullanılan filtre
değerleri için 220V çıkış geriliminde boşta evirici akımı 150mA’dir. Bu durumda
evirici çıkışı 33var ile yüklenmiş olur. Bu yük maksimum yükün %5’ine karşılık
gelmektedir ve makul kabul edilebilir.
3.4.2 Matematiksel modelleme
Eviricilerin matematiksel modellemeleri için çeşitli yöntemler mevcuttur. Özellikle
üç fazlı eviricilerde koordinat dönüşümü kullanılarak gerçekleştirilen modelleme
yaklaşımları kullanılmaktadır. Ancak burada evirici fazları birbirinden bağımsız
olarak kontrol edildiği için, modelleme tek faz için ele alınacaktır. Bu durumda elde
edilen model fazların bağımsız kontrolünde kullanılabilir.
Şekil 3.9 : Bir faz için evirici şebeke bağlantısı blok diyagramı.
Eviricide çıkış akımı kontrol edilmek istenmektedir. Şekil 3.9’da görülen Ve, evirici
çıkış geriliminin bir anahtarlama periyodu boyunca ortalamasının alınmasıyla elde
edilmektedir. d(t) anahtar çalışma oranı (-1,1) aralığında değişmektedir.
49
∙ (3.15)
Evirici ile şebekeye ilişkin çevre denklemi (3.16)’da ifade edilmiştir.
(3.16)
(3.16) ifadesine laplace dönüşümü uygulanarak (3.17) elde edilir. Çalışma oranı ve
giriş gerilimine ilişkin DA ve küçük işaret değişimleri bileşenleri ayrı ayrı ifade
edildikten sonra (3.15) ve (3.16) denklemlerinde yerlerine konur.
(3.17)
(3.17) ifadesinde do çalışma oranı ortalama değerini ve şapkalı ( ) büyüklükler ise
parametrenin sürekli halinden küçük sapmaları/değişimleri göstermektedir. İki adet
küçük değişimin çarpımı daha küçük bir sayıyı ifade edeceği için ihmal edilmiştir.
İki adet DA bileşenin çarpımı ise büyük işaret modelini ve sürekli hal büyüklüklerini
göstermektedir. Sistemin küçük işaret modeli ile ilgilenildiği için DA bileşenler de
ihmal edilmelidir.
(3.17) ifadesi evirici akımı ’in kontrol değişkeni d(t), şebeke gerilimi değişimi
ve giriş DA baradaki değişimler tarafından belirlendiğini gösterir. Şebeke gerilimi ve
DA baradaki küçük değişimler sistemin bozucu etkileri olarak düşünülebilir.
Dolayısıyla kontrolör bu etkileri yok edecek şekilde çıkış işareti üretmelidir.
Sistemin transfer fonksiyonu elde edilirken, bozucu girişler sıfır olarak alınır.
Böylece elde edilen (3.18) ifadesi PI akım kontrolörü tasarımında kullanılabilir.
(3.18)
3.18)’den görüleceği gibi, evirici dinamiği giriş gerilimi ve çıkış endüktansı
tarafından belirlenmektedir. Bu noktada evirici anahtarlama ağının, anahtarlama
frekansında çalışan bir örnekleyici gibi davrandığı söylenebilir. Burada evirici
50
kazancı giriş gerilimi tarafından belirlenmektedir. Endüktans ise doğası gereği çıkış
akımının integralini alarak, alçak geçiren filtre görevi görmektedir. DA bara
kontrolünde sistemde ileri besleme kullanılması, akım kontrolörünün evirici çıkış
akımını daha rahat kontrol etmesi sağlamaktadır. Böylece giriş geriliminde oluşan
salınımlara karşı kontrolör daha dayanıklı hale getirilmektedir.
Sistem dinamiği durum uzay modeli yaklaşımı ile de incelenebilir. Burada sisteme
ilişkin dinamik denklemlerin (3.19) formunda yazılması gerekmektedir.
(3.19)
Şekil 3.9’a ilişkin çevre denkleminden (3.20) ifadesi elde edilir.
(3.20)
(3.15) ifadesi (3.20)’de yerine konarak (3.21) denklemi elde edilmiştir. Bu denklem
sisteme ilişkin birinci dinamik denklemdir.
∙
∙
(3.21)
İkinci dinamik denklem ise Şekil 3.9’da görülen düğüm noktasının akım eşitliğinden
elde edilir.
(3.22)
Denklem (3.21) ve (3.22) kullanılarak (3.23) ifadesindeki durum uzay modeli elde
edilir.
51
01
10
0
01 (3.23)
Durum uzay modelinden transfer fonksiyonuna (3.24) ifadesi kullanılarak dönüşüm
gerçekleştirilerek (3.25) ifadesindeki transfer fonksiyonu elde edilmiştir.
(3.24)
1 (3.25)
(3.25) ve (3.18) ifadelerinin birbirinden farklı olduğu görülmektedir. Ancak DGM
anahtarlama periyodu (3.25) ifadesininin zaman sabitinden en az on kat daha kısa
süreli olduğu için, çalışma oranındaki 1/s şeklindeki bir basamak fonksiyonuna karşı
sistem cevabında (3.25) ifadesinin di/dt eğimleri cinsinden lineer yakınsaklığı
araştırılabilir (Vandoorn ve diğ, 2009).
11
(3.26)
Lineer yakınsamanın eğimi (3.27) denklemi ile elde edilir.
lim→
∙ lim→
lim→ 1
lim→
(3.27)
Yakınsama sonucunda elde edilen (3.28) denklemi ile (3.18) ifadesi uyuşmaktadır.
(3.28)
Evirici sayısal olarak kontrol edileceği için denklem (3.28) z domenine
çevirilmelidir. 800V giriş geriliminde VDA 400V değerini alacaktır. 15mH çıkış
filtresi ve 400V VDA değerleri için sistemin ayrık zaman transfer fonksiyonu denklem
(3.29) ‘daki gibi elde edilir.
52
1,3331
(3.29)
Şekil 3.10’da DGM işaretinin üretiminde kullanılan sayıcı ve çıkış işareti
görülmektedir. Sistemde DGM modülatörünün modellenmesi Şekil 3.10’da görülen
m1 ve m2 eğimlerinden yararlanılarak gerçekleştirilebilir.
Şekil 3.10 : DGM modulasyon işaretleri.
Taşıyıcı işaret genliği Vm ve kontrol işareti m(t) olmak üzere eğim ifadeleri
(3.30)’daki gibi elde edilir.
(3.30)
Eğim ifadelerinin eşitliğinden DGM modülatörü transfer fonksiyonu denklem (3.31)
ile ifade edilir.
1
(3.31)
53
Sistemde kullanılan DGM sayıcısı tepe değeri 2500 olduğu için, DGM modülatörü
Şekil 3.11’de görüldüğü üzere 1/2500 şeklinde modellenmektedir.
Şekil 3.11 : Kapalı çevrim sistem kontrol blok diyagramı.
Şekil 3.11’de görülen kapalı çevrim ayrık zaman kontrol sisteminde sisteminde
kontrolör çıkışı sıfırıncı mertebeden tutucu (ZOH – Zero Order Hold) ile 50μs
periyodun örneklenerek kontrol işareti DGM modülatörü üzerinden sisteme
uygulanmaktadır. Sistemde kontrol algoritması bir örnekleme periyodu içerisinde
tamamlanıp, kontrol işareti örnekleme periyodu sonunda çıkışa aktarıldığı için
sisteme hesaplama gecikmesini modellemek üzere 1/z şeklinde birim gecikme bloğu
ilave edilmiştir.
Sistemde başlangıç kontrol katsayısı için Simulink’in kontrolör ayarlama
özelliğinden faydalanılarak oransal kontrol katsayısı elde edilmiştir. Daha sonra
pratik çalışmalarla oransal katsayı değeri yavaş yavaş azaltılıp, integral katsayısı
artırılarak sistem cevabı optimize edilmektedir.
Sistem cevabı süresi şebeke periyodunun 100’de 1’i olarak seçildiğinde Simulink
924,2 oransal katsayısını vermektedir. Deneysel çalışmalarla elle ayar yapılarak
gerçek zamanlı uygulamada kullanılan pratik katsayılar oransal Kp 800 ve integratör
Ki 0,3 değerlerindedir. Kontrol katsayılarının ilk değerinin bulunması açısından
sistem modelinin iyi bir yakınsama yaptığı söylenebilir. Ancak sistemin ideal
olmayan parametreler ve özellikle giriş gerilimi ile şebekedeki dalgalanmalar gibi
bozucu etkilere dayanıklılığı için katsayıların deneysel çalışmalarla da ayarlanması
gerekmektedir.
Bölüm 3.5’deki benzetim çalışmalarında ve Bölüm 4.4’deki deneysel sonuçlar bu
katsayılar kullanılarak elde edilmiştir.
3.5 Bilgisayar Benzetimi
Sistemin bilgisayar benzetimi PSIM kullanılarak gerçekleştirilmiştir. Benzetimde ilk
aşamada eviricinin şebeke bağlantısız açık çevrim çalışması modellenerek üç seviyeli
ZOHSinus Referans P
P(z)
DGM Modulator Kazanci
1/2500
Ayrik Sistem
1.333
z-1z
1
54
SDGM’nu uygulaması yapılmıştır. Daha sonra modele şebeke senkronizasyonu
algoritması ilave edilerek, sistemin şebeke bağlantılı çalışması incelenmiştir.
3.5.1 Açık çevrim çalışma benzetimi
Şekil 3.12 : Açık çevrim çalışma güç devresi.
Şekil 3.12’de evirici devresi çıkışında bir alçak geçiren filtre ile bir direnç yükünü
besleyecek şekilde kurulmuştur. Burada üç seviyeli SDGM yöntemi ile anahtarlama
işaretleri üretilerek sistemin açık çevrim çalışması incelenecektir.
Benzetim çalışmalarında 650V DA giriş gerilimi ve 15mH, 2.2μF değerlerinde LC
alçak geçiren çıkış filtresi kullanılmaktadır.
Modülasyonda kullanılacak referans sinüs işaretleri Şekil 3.13’de görülen üç adet
sinüs işaret üreteci ile üretilmektedir. Her bir fazın referans sinüsü arasında 120o faz
farkı bulunmaktadır. Böylece çıkışta elde edilen gerilimlerin ana harmoniği arasında
da 120o faz farkı olması sağlanır. Şekil 3.13’deki seviye seçici bloğu, içerisine
yazılan C kodu ile SDGM işaretinin hangi anahtarlar çiftine uygulanacağına karar
vermektedir. Önceki bölümlerde anlatıldığı üzere bir çıkış seviyesi iki adet eşlenik
çalışan anahtar ile kontrol edilmektedir.
55
Şekil 3.13 : Üç seviyeli SDGM üretimi.
Seviye seçici bloğu referans sinüsün pozitif anlarında SDGM işaretini S1a ve S1a_
anahtarlarına göndererek, pozitif alternans süresince S1b‘yi iletimde S1b_’yi ise
kesimde tutar. Referansın negatif alternansında ise SDGM işaretleri S1b ve S1b_
anahtarlarına uygulanarak, S1a kesimde S1a_ ise iletimde tutulur. Ayrıca referansın
negatif alternansında referansı taşıyıcı dalga genliği olan 2500 ile toplayarak
karşılaştırıcıya gönderir. Karşılaştırıcının diğer girişinde bulunan taşıyıcı üçgen dalga
simetrik olup, işlemcinin DGM modülündeki 0’dan 2500’e kadar sayan aşağı-yukarı
sayıcıyı modellemektedir. Seviye seçici bloğa ait C kodu Ek G’de verilmiştir.
Eviricide kullanılan ölü zaman değeri çıkış gerilimi dalga şeklini etkilemektedir. Ölü
zaman anlarında çıkış gerilimi, eviriciden akan akımın yönüne bağlı olarak
değişmektedir. Bu nedenle ölü zaman etkisi de evirici modeline ilave edilmiştir.
56
Şekil 3.14 : Ölü zaman üretimi.
Şekil 3.14’de lojik devre blokları ile yükselen ve düşen kenar için 1μs sabit ölü
zaman işareti elde edilir. Ölü zaman değeri devredeki monostable bloğu tarafından
belirlenir. Ölü zaman bloğu Şekil 3.13’de DGM çıkışına uygulanarak, tüm
anahtarlara yükselen kenar ve düşen kenar için ölü zaman ilavesi yapılmıştır.
Şekil 3.15’de üç seviyeli SDGM üretimine ilişkin dalga şekilleri görülmektedir.
Burada iki adet üçgen dalga taşıyıcı kullanımı yerine, işlemci ile üretilecek SDGM
işaretindeki gibi bir adet pozitif taşıyıcı dalga kullanılmıştır. Bu nedenle referans
sinüs negatif alternansta iken pozitife ötelenerek karşılaştırma işlemi gerçekleştirilir.
Şekil 3.15’de dalga şekillerinin rahat görülebilmesi için anahtarlama frekansı 1kHz
olacak şekilde seçilmiştir.
Şekil 3.15 : SDGM modülasyon kontrol işaretleri (fs = 1kHz).
Şekil 3.15’deki SDGM işareti Şekil 3.13’deki seviye seçici bloğu tarafından ilgili
anahtarlara yönlendirilerek evirici bir fazı için Şekil 3.16’da görülen anahtarlama
işaretleri elde edilir. Şekil 3.15’de görülen SDGM işareti pozitif alternans için eşlenik
olarak ePWM1A-ePWM1B, negatif alternans için ise ePWM2A-ePWM2B olarak
üretilmektedir. Anahtarlama işaretlerinin düzgün üretilebilmesi için farklı seviyeleri
kontrol eden taşıyıcı üçgen dalgaların senkron olması gerekmektedir. Bu amaçla
0
1000
2000
Sinus Uucgen
0 0.005 0.01 0.015 0.02 0.025 0.03Time (s)
0
0.4
0.8
Sinus_DGM
57
Şekil 3.15’de görüldüğü gibi, evirici seviyeleri aynı üçgen dalga ile modüle edilerek
kontrol edilmektedir. Pratik uygulamada ise taşıyıcılar senkron yapılarak her bir
seviye farklı taşıyıcılar ile kontrol edilmiştir.
Şekil 3.16 : Üç seviyeli SDGM işaretleri (fs=1kHz).
Şekil 3.17’de, Şekil 3.16’da görülen anahtarlama işaretlerinin seviye değişim
anındaki durumları görülmektedir. Bu kritik anda ölü zaman lojiği ile birlikte SDGM
işaretleri doğru üretilemezse giriş DA bara kondansatörlerinin kısadevre olma
ihtimali mevcuttur. Şekil 3.17’de 0,02. sn’de görüldüğü gibi seviye değişim anında
hiçbir durumda aynı anda üç anahtar iletimde olmamaktadır. Bu anda S1b ve
S1a_aynı anda iletimde olmasına rağmen S1a ve S1b_ anahtarları kesimdedir.
Böylece girişteki her iki kondansatörün kısa devre olması engellenmiş olur.
Algoritmanın yazılımsal olarak uygulanmasında da benzer yaklaşım kullanılarak
anahtarlama işaretleri benzer şekilde gerçek zamanlı olarak üretilmiştir.
Şekil 3.17 : Seviye değişim anı SDGM işaretleri (fs =20kHz).
0
1EPWM1A
0
1EPWM2A
0
1EPWM1B
0 0.005 0.01 0.015 0.02 0.025 0.03Time (s)
01
EPWM2B
0
1EPWM1A
0
1EPWM2A
0
1EPWM1B
0.0196 0.0198 0.02 0.0202 0.0204Time (s)
0
1EPWM2B
58
Şekil 3.18 : Evirici çıkışı faz-nötr gerilimi.
Şekil 3.17’de görülen anahtarlama işaretlerinin eviriciye uygulanması ile
Şekil 3.18’de görülen faz-nötr çıkış gerilimi elde edilmiştir. Evirici çıkış gerilimi
darbe genişlikleri, Şekil 3.19’da görüldüğü gibi, alternans değişiminden itibaren
artarak /2 açısında en büyük değerine ulaşır.
Şekil 3.19 : Faz-nötr çıkış gerilimi alternans değişimi.
Şekil 3.13’de referans dalga genliği 2400’e ayarlanarak önceki kısımlarda anlatıldığı
şekilde modülasyon indeksi 0,96 yapılmıştır. Böylece Şekil 3.20’de tepe noktası
görülen evirici çıkış geriliminde darbelerin sürekli olarak VDA/2 değerinde kalması
önlenmiştir.
Ana harmonik gerilimi 50Hz olmak üzere Şekil 3.18’de görülen evirici faz nötr çıkış
gerilimine ilişkin THD değeri %59,51ve Şekil 3.21’de görülen faz arası gerilimi
THD değeri %37,3’dir. Görüldüğü gibi seviye sayısının artması ile birlikte
filtrelenmemiş çıkış gerilimine ait THD değerleri azalmaktadır.
0.02 0.03 0.04 0.05 0.06Time (s)
0
-200
-400
200
400
Vo_FN
0.019 0.0195 0.02 0.0205 0.021Time (s)
0
-200
-400
200
400
Vo_FN
59
Şekil 3.20 : Evirici çıkış gerilimi /2 noktası.
Evirici faz arası gerilimi Şekil 3.21’deki gibi beş seviyeli olarak görülmektedir.
Şekil 3.21 : Evirici çıkışı faz arası gerilimi.
Şekil 3.22 : Filtrelenmiş faz nötr çıkış gerilimleri.
0.024 0.0244 0.0248 0.0252 0.0256 0.026Time (s)
0
-100
100
200
300
400
Vo_FN
0.01 0.02 0.03 0.04 0.05Time (s)
0K
-0.5K
-1K
0.5K
1K
Vo_FF
0.01 0.015 0.02 0.025 0.03 0.035 0.04Time (s)
0
-200
-400
200
400
Vo_FN_R Vo_FN_S Vo_FN_T
60
Şekil 3.22’de alçak geçiren filtre çıkışı faz nötr gerilimleri görülmektedir. Alçak
geçiren filtre ile evirici çıkış gerilimindeki yüksek frekanslı bileşenler filtrelenerek
THD %1.35’e düşürülmüştür. Şekil 3.18’deki evirici faz nötr çıkış geriliminin FFT
analizi Şekil 3.23’de görülmektedir. Burada harmonik genlikleri 20kHz’lik
anahtarlama frekansı katlarında yükselmektedir. Kullanılan anahtarlama tekniği ile
harmonikler yüksek frekansa ötelenerek, daha kolay filtrelenebilmeleri sağlanmıştır.
Şekil 3.23 : Faz nötr çıkış gerilimi FFT analizi (F = 0-80kHz).
Şekil 3.24 : Faz nötr çıkış gerilimi FFT analizi (F = 0-1kHz).
Şekil 3.24’de evirici faz-nötr çıkış gerilimi harmonikleri 0-1kHz arasında
gösterilmiştir. Burada 3, 5, 7, 9, 11, 13 gibi tek numaralı harmonikler mevcuttur.
50Hz frekansındaki harmonik genliği 300V iken, 3. harmonik genliği 2,64V
değerindedir. Harmonik frekansı arttıkça genliklerinin azaldığı düşünüldüğünde
1kHz’den düşük frekanslarda çıkış gerilimini etkileyecek önemli bir harmonik
mevcut değildir. Genliği yüksek olan harmoniklerin Şekil 3.23’den, anahtarlama
frekansı civarındaki yoğunlaştığı görülebilir. Burada 20kHz’lik bileşenin genliği
0 20000 40000 60000 80000Frequency (Hz)
0
50
100
150
200
250
300
350
VO_FN
0 200 400 600 800 1000Frequency (Hz)
0
50
100
150
200
250
300
350
VO_FN
61
120,6 V’dur. Çıkış filtresi ile bu bileşen zayıflatılarak Şekil 3.22’de görülen çıkış
gerilimi elde edilmektedir.
3.5.2 Şebeke bağlantılı çalışma benzetimi
Şekil 3.25’de şebeke eviricinin bağlantılı çalışması için kurulan güç devresi
bulunmaktadır. Burada açık çevrim çalışmadan farklı olarak giriş gerilim bölücü
kondansatörlerinin gerilimi, şebeke gerilimi ve evirici çıkış akımı da ölçülmektedir.
Sistem hem sabit DA giriş gerilimi değerleri hem de değişken gerilimler için
çalıştırılacaktır.
Şekil 3.25 : Şebeke bağlantılı evirici güç devresi.
DA_ALT
DA_UST
62
Evirici çıkış akımlarının referans yönü eviriciden şebekeye doğru pozitif olarak
seçilmiştir. Bu nedenle referans akım şebekenin pozitif alternansı için pozitif, negatif
alternansı için de negatif değerde olmalıdır.
Pratik uygulamada referans işaretin üretimi FKD algoritması ile yapılacaktır. Ancak
bu modelde FKD modellenmeden şebeke gerilimi ölçümü ile akım kontrolörü
referansı elde edilmiştir. Bu amaçla şebeke faz-nötr gerilimleri ölçülerek şebeke
gerilimi tepe değerine bölünmüştür. Böylece şebeke gerilimi ile aynı fazda, birim
genlikli referans sinüs işareti elde edilmiştir. Bu işleme ait blok diyagram
Şekil 3.26’da görülmektedir.
Şekil 3.26 : Referans sinüs işareti üretimi için şebeke ölçümü.
Şekil 3.26’daki devrede görülen gerilim sensörlerinin kazançları şebeke gerilimi tepe
değerinin tersi olarak ayarlanarak ölçüm sonucu akım referansında kullanılmıştır.
Pratikte referans sinüsün şebeke geriliminden örneklenerek elde edilmesi
sakıncalıdır. Çünkü şebeke gerilimi genliğinin değişebileceği, ayrıca harmonikli olup
dalga şeklinin bozulabileceği gözönüne alınırsa, elde edilen akım referansının da
kararlı ve düzgün olamayacağı söylenebilir. Ancak benzetim ortamında şebeke
gerilimi saf sinüs ve sabit genlikli olarak üretilerek düzgün bir akım referans işareti
basit bir şekilde elde edilmiştir. Pratik uygulamada elde edilecek olan referans sinüs,
şebeke gerilimi genlik/frekans değişimi ve harmoniklerden etkilenmeyen bir yapıya
sahip olmalıdır. Referans işaretin FKD algoritması ile üretilmesi Bölüm 4.3.4’de
tartışılmaktadır.
Evirici kontrol algoritması Şekil 3.27’de modellenmiştir. Burada üç adet PI akım
kontrolörü ve bir adet PI DA bara gerilimi kontrolörü bulunmaktadır. Sistemde
63
ölçüm kazançları pratik uygulamada yapılacağı gibi 1 olarak alınmaktadır. Böylece
sistem gerçek akım ve gerilim değerleriyle çalışacak, kontrolör katsayıları da buna
göre ayarlanacaktır.
Her bir akım kontrolörü çıkışında 50μs gecikme bloğu kullanılmaktadır. Bu bloklar
ile kontrol algoritmasının örnekleme gecikmesi modele ilave edilmiştir. Çünkü pratik
uygulama sistem işaretleri örnekleyip, algoritmayıp koşturduktan sonra sonucu
karşılaştırma kaydedisine yazmakta, karşılaştırma kaydedicisi ise, 50μslik kontrol
döngüsü sonunda işlemci donanımı tarafından otomatik olarak güncellenmektedir.
Şekil 3.27 : Şebeke bağlantılı çalışma kontrol algoritması.
Şekil 3.27’de görülen evirici kontrol bloğu çıkışında elde edilen işaret, üç seviyeli
SDGM tarafından referans olarak kullanılmaktadır. Açık çevrim çalışmada sinüs
işaret üreteçleri ile üretilen referans işaret, kapalı çevrim çalışmada kontrol
64
algoritması sonucunda üretilerek SDGM modülatör tarafından kullanılmaktadır.
Şebeke bağlantılı çalışma için gerekli değişiklikler yapılan SDGM blokları
Şekil 3.28’de gösterilmiştir.
Kapalı çevrim benzetimde girişteki gerilim bölücü kondansatörler yerine öncelikle
iki adet bağımsız gerilim kaynağı kullanılarak, akım kontrolörü katsayıları
ayarlanmıştır. Bu durumda bara kontrolörü sistemden çıkarılmıştır. Sistem kararlı
çalışarak, uygun akım dalga şekli elde edildikten sonra giriş kondansatörleri ve bara
kontrolörü sisteme ilave edilerek, bara kontrolör sayılarının elle ayarı
gerçekleştirilmiştir.
Şekil 3.28 : Şebeke bağlantılı çalışma SDGM blokları.
Şekil 3.29’da DA bara gerilimi 630V-880V arasında değişirken eviriciden şebekeye
aktarılan üç faz akım dalga şekilleri görülmektedir. Görüldüğü gibi giriş gerilimi
değişirken çıkış akımı sabit kalmaktadır. Burada şebeke gerilimi sabit olup 220V,
50Hz değerindedir.
65
Şekil 3.29 : Değişken DA giriş gerilimi ve üç faz evirici çıkış akımı.
Şekil 3.30 : DA bara kondansatör gerilimi değişimi.
Şekil 3.30’da evirici girişinde bulunan DA bara kondansatör gerilimlerinin değişimi
görülmektedir. Bara kontrolörü kondansatör gerilimlerinin eşit olarak paylaşılmasını
sağlamaktadır.
Şekil 3.31’de, Şekil 3.27’de elde edilen kontrol işaretlerinin değişimi görülmektedir.
Bu işaretler aynı zamanda SDGM referansıdır. Değişken DA giriş gerilimi için sabit
akım üretmek üzere, kontrol işareti genlikleri değişmektedir. Giriş geriliminin artış
gösterdiği 0-0,25sn aralığında kontrol işareti küçülmekte, girişin azaldığı 0,25-0,5sn
aralığında ise artarak çıkış akımını 2A tepe değerinde sabit tutmaya çalışmaktadır.
Evirici referansı üretilirken şebekeye yük olarak bakılmış, dolayısıyla akımın yönü
eviriciden dışarıya doğru pozitif olarak belirlenmiştir. Bu nedenle üretilen referans
akım işareti de şebeke ile aynı yönlü olacak şekilde ayarlanmıştır. Bu durumda
şebeke gerilimi ile evirici çıkış akımı birlikte çizdirilerek Şekil 3.32 elde edilmiştir.
300350
400450500
VDA_ALT VDA_UST
0.1 0.2 0.3 0.4 0.5Time (s)
0
-2
2
I_Evirici_Cikis_R I_Evirici_Cikis_S I_Evirici_Cikis_T
0.17 0.18 0.19 0.2Time (s)
395
400
405
410
415
420
VDA_ALT VDA_UST
66
Şekil 3.31 : PI kontrolör çıkışı, SDGM referans sinyali.
Şekil 3.32 : R fazı faz-nötr gerilimi ve R fazı evirici çıkış akımı.
Şekil 3.32’de tepe değeri 2A olan evirici çıkış akımı 50 kat büyütülerek, dalga şekli
ölçeklendirilmiştir.
Burada akım yönü eviriciye doğru alınarak akımın 180o yön değiştirmiş hali elde
edilebilir. Bu durumda aktif gücün negatif değer alması güç akışının eviriciden
şebekeye doğru olduğunu gösterecektir.
Şekil 3.32’ye ilişkin güç faktörü PSIM tarafından %99,6 olarak hesaplanmıştır.
Sistemin transfer fonksiyonunda orjinde bir adet sıfır bulunmakta, PI kontrolörden
gelen bir diğer integratör etkisi ile sistemin tipi 2 olmaktadır. Bu nedenle sistem
parabol referans girişi belli bir hata oranıyla takip edebilmektedir.
Şekil 3.33 DA bara gerilimi sabit 850V iken elde edilen çıkış akımı dalga şeklini
göstermektedir.
0.1 0.2 0.3 0.4 0.5Time (s)
0K
-1K
-2K
-3K
1K
2K
3K
PI_Cikis_R PI_Cikis_S PI_Cikis_T
0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16Time (s)
0
-200
-400
200
400
VRN I_evirici_cikis_R*50
67
Şekil 3.33 : DA bara gerilimi 850V iken üç faz çıkış akımı.
Şebeke bağlantı endüktansı seçiminde DA bara geriliminin akım dalgalılığını
etkilediği gösterilmişti. Şekil 3.33’ten görüleceği üzere yüksek giriş geriliminde çıkış
akımı dalgalılığı artmıştır. Şekil 3.34’te şebeke gerilimi ve evirici akımı 850V giriş
gerilimi için elde edilmiştir.
Şekil 3.34 : DA bara gerilimi 850V iken R fazı gerilimi ve evirici çıkış akımı.
Farklı giriş ve şebeke gerilimi değerleri için evirici çıkış akımı THD’si %4-8
arasında değişmektedir.
Şekil 3.35’te üç faza eşit güç aktarılırken, evirici çıkış akımı görülmektedir. Üç faza
eşit akım aktarıldığı için nötr hattından sadece akımın dalgalı bileşenleri akmaktadır.
Eviricinin bir ya da iki fazı beslemesi durumunda akım vektörlerinin toplamı sıfır
olmayacağından, bu durumda faz akımları nötr hattından akabilecektir. Benzer
yaklaşımla evirici fazlara farklı değerlerde ya da farklı güç faktörlerinde akım akıttığı
zaman da nötr hattından akım akacaktır.
0.1 0.12 0.14 0.16 0.18 0.2Time (s)
0
-1
-2
-3
1
2
3
I_evirici_cikis_R I_evirici_cikis_S I_evirici_cikis_T
0.1 0.12 0.14 0.16 0.18 0.2 0.22 0.24Time (s)
0
-200
-400
200
400
VRN I_evirici_cikis_R*100
68
Şekil 3.35 : Üç faza eşit güç aktarılması durumunda, evirici nötr akımı.
Bu nedenlerle sistemin bir ya da iki fazda da çalışabilmesi için eviricinin nötr hattı
şebekeye bağlanmıştır.
0.12 0.16 0.2 0.24 0.28Time (s)
0
-1
-2
1
2I_notr
69
4. GERÇEKLEME VE DENEYSEL ÇALIŞMALAR
Bu bölümde çalışma prensibi ve kontrol algoritması açıklanan şebeke bağlantılı üç
fazlı üç seviyeli diyot kenetlemeli eviricinin pratik olarak gerçeklenmesi
incelenecektir. Sistemde kullanılacak olan akım ve gerilim ölçüm devreleri, mosfet
sürücü, yardımcı güç kaynağı devreleri ayrı ayrı incelendikten sonra, kontrol
algoritmasının yazılımsal olarak gerçeklenme aşamaları açıklanacaktır. Tasarlanan
eviriciye ait şema ve baskı devreler Ek E’de verilmiştir. Eviricinin çalışma
parametreleri Çizelge 4.1’de belirtilmiştir.
Çizelge 4.1 : Evirici çalışma parametreleri.
4.1 Tasarlanan Sistemin Genel Çalışma Blokları
Şekil 4.1’de görülen üç fazlı seviyeli şebeke bağlantılı evirici blok diyagramında
görülen sistem değişken DA giriş, kondansatör yumuşak şarj/deşarj devresi, şebeke
gerilimi ölçümü için üç adet opamp fark kuvvetlendirici devresi, üç adet opamp
karşılaştırıcılı şebeke gerilimi sıfır geçiş dedektörü, izoleli optokuplör mosfet sürücü,
mosfet sürücü beslemesi için on adet izoleli çıkış gerilimi üreten flyback çevirici,
giriş DA bara kondansatör gerilimleri ölçümü için iki adet opamp fark
Parametre Minimum Nominal Maksimum Yorum
Giriş Gerilimi 630V DA - 850V DA Minimum değeri şebeke gerilimine bağlı.
Bir Faz Çıkış Gücü
60W - 600W Üç fazda toplam çıkış gücü 1,8 kW.
Anahtarlama Frekansı
- 20kHz - Anahtarlama frekansı sabit.
Çıkış Çalışma Gerilimi
190V AA 220V AA
250V AA Maksimum değeri, giriş gerilimine bağlı.
Çalışma Frekansı
47Hz 50Hz 53Hz Belirlenen sınırlar dışında çıkış kapatılır.
Verim % 93 - % 97 -
Korumalar Çıkış aşırı akım, şebeke aşırı gerilim, DA bara aşırı/düşük gerilim, adalanma önleyici.
70
kuvvenlendiricisi, TMS320F2808 sayısal işaret işleyici, her faz için birer adet hall
etkili izoleli akım sensörü, evirici güç devresi, çıkış filtresi, yardımcı güç kaynağı ve
evirici çıkışında bulunan röle elemanlarından oluşmaktadır.
Şekil 4.1 : Evirici sistem blok diyagramı.
Sistem F2808 işlemcisi ile tamamen yazılımsal olarak kontrol edilmektedir. İşlemci
gerekli giriş sinyallerini ADC ile örnekleyerek Bölüm 3.1’de anlatılan kontrol
algoritmasını koşturmaktadır.
Sistemde üç adet faz gerilimi birbirinden bağımsız olarak üç adet opamp fark
kuvvetlendiricisi ile ölçülerek, şebeke gerilimi işlemcinin ADC’sinin okuyabileceği
0-3V aralığına ölçeklendirilmektedir. ADC sadece pozitif gerilim değerlerinde
çevrim yapabildiği için fark kuvvenlendiricide sanal toprak (virtual ground) tekniği
kullanılarak, şebeke geriliminin negatif olduğu aralıklarda fark kuvvetlendiricinin
71
çıkışta pozitif gerilim üretmesi sağlanmıştır. Bu nedenle opamp simetrik besleme
yerine sadece pozitif gerilim kaynağı ile beslenmektedir. Şebeke gerilimi “0” noktası
ADC gerilim skalasının tam ortası olan 1,5V’a göre ölçeklendirilmektedir.
Fark kuvvetlendiricinin çıkışında yine opamp ile gerçekleştirilen sıfır geçiş
dedektörü bulunmaktadır. Bu devre şebeke gerilimi pozitif alternansta iken 3,3V,
negatifte iken ise 0 V çıkış işareti üretmektedir. Üretilen şebeke gerilimi sıfır geçiş
işareti işlemcinin eCAP modülü ile okunmaktadır. eCAP modülü şebeke sıfır
geçişlerinde kesme üreterek, FKD algoritması için kullanılmaktadır. Ayrıca eCAP
modülü ile şebeke periyodu modül içerisindeki sayıcı ile donanımsal olarak
ölçülerek, kesme sinyali oluştuğunda şebeke frekansı yazılım tarafından
değerlendirilmektedir. Şebeke frekansı belirlenen değerler dışında ise sistem
kapatılır.
Giriş kondasatör gerilimleri şebeke gerilimi ölçümünde kullanılan fark
kuvvenlendirici ile aynı yaklaşım kullanılarak ölçülmektedir. Ancak giriş
kondansatör gerilimleri elektrolitik olup, sadece tek yönde değer aldığı için bu fark
kuvvetlendiricide sanal toprak tekniği uygulanmamaktadır. Kondansatör gerilimi
0-450V aralığı için kuvventlendirici çıkışı 0-3V olacak şekilde tasarım yapılmıştır.
Akım ölçümü ACS712 hall etkili akım sensörü ile yapılmaktadır. Bu sensör -5/+5A
arasındaki akımı ölçebilmektedir. Ancak sensör 5V ile çalışıp, sensör çıkışı
1,5-3,5V aralığında olduğu için, sensör çıkışında opamplı bir sinyal ölçeklendirme
devresi kullanılmıştır. Bu devre ile -5A/+5A için 0,5V-2,5V gerilim elde edilerek
akım sinyali ADC ile örneklenebilecek aralığa ölçeklendirilmiştir.
Eviriciyi kontrol eden DGM işaretleri F2808 ePWM modülü ile yazılımsal olarak
üretilerek, FOD3180 yüksek frekanslı ve yüksek çıkış akımı kapasiteli kapı sürme
devresinin girişine uygulanmaktadır. F2808 işlemcisinin bir adet pini en fazla 4mA
akım sağlayabildiği için işlemci FOD3180 entegresinin girişini doğrudan
sürememektedir. Bu nedenle ePWM sinyali transistörlü bir kuvvetlendirici ile
kuvvetlendirilerek, FOD3180 entegresinin bilgi sayfasında önerildiği şekilde entegre
girişindeki ledin 10mA akım ile sürülmesi sağlanmıştır.
Güç anahtarı olarak mosfet kullanılmıştır. Mosfet maliyet, anahtarlama hızı, kolay
temin edilebilirliği ve sürme kolaylığı sebebiyle tercih edilmiştir. Ancak özellikle
çok seviyeli eviricilerin yüksek güçteki çalışmalara uygun olması sebebiyle daha
72
yüksek güçler için IGBT yada GTO/Tristör anahtarları da tercih edilebilir. Laboratuar
prototipindeki güç gereksinimleri mosfet tarafından karşılanabildiği için mosfet
kullanımında karar kılınmıştır.
FOD3180 Mosfet/IGBT sürücünün besleme geriliminde tek yönlü olarak 15V
kullanılmaktadır. Sürme devresi beslemesinde negatif gerilim kullanılmamaktadır.
Özellikle IGBT’lerde kesime giderken oluşan akım kuyruğu (current tail) olayı
sebebiyle sürme geriliminde negatif gerilim kullanılması pratikte sıklıkla tercih
edilen bir uygulamadır. Ancak burada mosfet kullanılması sebebiyle, anahtarın
kesime götürülmesinde 0V kapı sinyali uygulanmaktadır.
Üç seviyeli diyot kenetlemeli evirici devresinde bulunan oniki adet mosfetten sadece
üç tanesinin source uçları ortaktır. Bu nedenle bu üç anahtar aynı besleme gerilimiyle
sürülebilir. Geri kalan dokuz anahtar ise birbirinden izoleli kaynaklar ile beslenmiş
kapı sürme devreleri tarafından sürülemelidir. Bu amaçla birbirinden izoleli on adet
15V,100mA çıkış verebilen bir flyback çevirici tasarlanmıştır. Bu amaçla içerisinde
kontrol devresi ve güç anahtarını da barındıran TNY280 entegresi kullanılmıştır. Bu
entegre kullanılarak aynı baskı devre içerisinde iki adet beş çıkışlı anahtarlamalı mod
güç kaynağı tasarlanmıştır. Tasarlanan flyback çeviriciye ait devre şeması ve baskı
devresi Ek E’de verilmektedir.
Diyot kenetlemeli eviricide kenetleme diyodu olarak ultra-fast tipi doğrultucu
kullanılmıştır. Kesime giderken düşük ters toparlanma zamanına ve yüküne sahip
olması nedeniyle bu tip diyodun kullanımı uygun görülmüştür.
Evirici güç devresi girişinde girişinde gerilim bölücü olarak iki adet 450V/470μF
elektrolitik kondansatör bulunmaktadır. Giriş geriliminde oluşan dalgalanmanın
düşük olması sistemin düzgün çalışabilmesi açısından son derece önemlidir. Bu
nedenle giriş kondansatörlerinin değerinin büyümesi giriş gerilim dalgalanmasını
azaltacak, böylece gerilim seviyelerinin de düzgün olmasını sağlayacaktır. Eğer giriş
gerilimi dalgalılığı yüksek olursa, bu dalgalanma evirici çıkışına da yansıyarak çıkış
kalitesini düşürebilir. Buradaki dalgalanma ifadesi şebeke ve anahtarlama
frekansında olan dalgalanmaları kapsamaktadır. DA giriş geriliminin değişken
olmasından kaynaklanan gerilim dalgalanması çok daha düşük frekanslı olup sistem
bu değişken geriliminden etkilenmeyecek şekilde kontrol edilmektedir. Giriş
kondansatörü değerinin büyümesi sistem dinamiğini yavaşlatacağından DA bara
73
gerilimi kontrolünü de kolaylaştırmaktadır. DA bara kondansatörleri büyük değerde
olduğu için bu kondansatörlerin yumuşak bir şekilde şarj/deşarj işlemlerini
gerçekleştiren bir devre kullanılmıştır.
Evirici çıkış filtrelerinden sonra dört adet röle ile evirici şebekenin bağlantısı kontrol
edilmektedir. Bu rölelerin görevi gerekli durumlarda evirici ile şebekenin ayrılmasını
sağlamaktır. Rölelerin kapalı olduğu durumda eğer DA bara kondansatörleri boş ise
ya da DA bara gerilimi şebeke gerilimi tepe değerinden düşük ise, evirici hiç
tetiklenmese dahi evirici güç devresindeki ters diyotlar nedeniyle şebekeden eviriciye
akım akarak DA bara kondansatörleri kontrolsüz şekilde şarj olacaktır. Bu durum
çıkış röleleri ile önlenmektedir. Çıkış röleleri normalde kapalı kontak formundadır.
Bu nedenle evirici şebeke bağlantısı yapılsa bile röle kontakları açık olduğu için
şebeke ile evirici izolelidir. Sistem DA bara kondansatörlerini şarj ederek,
kondansatör geriliminin şebeke tepe değerinden büyük olduğuna karar verdikten
sonra şebeke rölelerini kapatarak şebeke senkronizasyonu sürecini başlatır. DA bara
gerilimi şebeke tepe geriliminden büyük iken röleler kapatıldığında eğer evirici
tetiklenmezse şebekeden DA baraya akım akışı olmamaktadır.
Sistem, şebeke geriliminin artması, frekansın belirlenen sınırlar dışına çıkması ya da
aşırı akım gibi hatalarda DGM sinyallerini kesmenin yanında, çıkış rölelerini açarak
eviriciyi şebekeden ayırmaktadır. Daha sonra ise giriş tarafında bulunan DA bara
kontrol devresi ile kondansatörleri yumuşak bir şekilde deşarj ederek sistemi güvenli
bir hale getirir.
Anahtarlamalı regülatörlere göre daha gürültüsüz çalışmaları ve basit yapıları
sebebiyle eviricinin kontrol katının beslenmesinde lineer regülatörler kullanılmıştır.
12V giriş gerilimi rölelerin giriş bobinlerini beslemektedir. 5V ise mosfet sürücü
girişi, opamp ve akım sensörü beslemesinde kullanılmaktadır. 3,3V ise işlemci ve
bazı opamp devrelerinde kullanılmıştır. 1,8V gerilim kaynağı ise işlemci çekirdeğini
beslemektedir.
4.2 Donanım Tasarımı
Bu bölümde elektronik elemanların seçimi, analog ve sayısal devrelerin tasarımı
anlatılacaktır. Açıklanan devrelere ilişkin toplu şema Ek E’de verilmiştir.
74
4.2.1 Evirici güç devresi
Evirici güç devresi mosfet, kenetleme diyodu, filtre ve giriş kondansatörlerinden
oluşmaktadır.
Üç seviyeli diyot kenetlemeli eviricinin analizinde anlatıldığı gibi her bir mosfet
üzerinde giriş DA bara geriliminin yarısı görülmektedir. Bu nedenle maksimum giriş
gerilimi 850V için her bir mosfet teorik olarak 425V gerilime maruz kalmaktadır.
Ancak pratikte devredeki parazitik elemanlar ve şebekede ya da girişte oluşabilecek
geçici durumlar nedeniyle mosfet Vds geriliminin daha yüksek değerler alması
mümkündür. Bu nedenle pratikte teorik değerin 1,5–2 katı dayanma gerilimine sahip
bir mosfet kullanılması uygundur. IXYS firmasının 13N80 kodlu mosfeti 13A, 800V
anma değerlerine sahip ve yaklaşık olarak 6V Vgs(th) kapı geriliminde iletime
geçmektedir. Ayrıca 4.2nF giriş kapasitesi değeri ile çok yüksek kapı akımına ihtiyaç
duymadan rahatlıkla sürülebilmektedir. Eviricinin normal çalışma durumunda her bir
mosfet en fazla 4A tepe akımı geçirmektedir. Bu nedenle mosfet belirtilen akım
değerinde çalışmaya uygundur. Ancak mosfetin 0.8Ω gövde direnci değeri biraz
büyük olduğu için, iletim kayıpları yüksek olabilir. Bu nedenle Vds dayanma gerilimi
600V olan aynı maliyette başka bir mosfet kullanılarak iletim kayıplarının bir miktar
daha düşürülmesi mümkündür. Mosfetlerde dayanma gerilimi ve iletim direnci ters
orantılıdır. Bu nedenle aynı teknolojiye sahip ve yakın fiyat aralığındaki iki adet
mosfet arasında dayanma gerilimi ve iletim kayıpları açısından bir tercih yapılarak
eleman seçimi gerçekleştirilebilir. Ancak genel özelliklerine bakıldığında 13N80
fiyat/performans için uygun gözükmektedir.
Kenetleme diyodu olarak ultra-fast tipi hızlı diyot kullanılacaktır. SFA1608G diyodu
35ns ters toparlanma süresine sahip olup, kılıf sıcaklığı 100 oC’ye kadar 16A/600V
değerlerinde çalışabilmektedir. Ayrıca kısa süreli olarak 200A akıma dayanabilmesi
oluşabilecek arıza durumlarında, devre kapatılana kadar geçen sürede elemanın zarar
görmesini engelleyecektir. Aynı parametre 13N80 mosfeti için jonksiyon sıcaklığına
bağlı olarak 52A civarında değişmektedir. Anahtarlama elemanı olarak mosfet yerine
IGBT kullanılarak sistemin kısa süreli oluşabilecek aşırı akımlara karşı dayanıklılığı
artırılabilir. IGBT’ler daha yüksek kısa süreli darbe akımı dayanma kapasitesine
sahiptir. Ancak tasarlanan güçteki bir sisteme hız, maliyet ve sürme kolaylığı
açısından bakılırsa mosfet biraz daha öne çıkmaktadır.
75
SFA1608G diyodunun 4A’de yaklaşık 1.2V ileri gerilim düşümü bu çalışma için
yeterli bir değerdir. Çünkü ters toparlanma süreleri düşük olan bu tip diyotların daha
yüksek dayanma gerilimi ile beraber düşük ileri yön gerilim düşümüne sahip olan
çeşitleri maliyetlerini artırmaktadır.
Evirici çıkışında LC alçak geçiren filtre bulunmaktadır. Kullanılan endüktans değeri
şebeke bağlantılı ve şebeke bağlantısız çalışma için aynı iken kondansatör değeri
şebeke bağlantılı uygulamada 15nf, şebeke bağlantısız açık çevrim çalışmada ise
2.2μf değerindedir. Filtre devresinde yüksek hızlı X tipi MKP275VAC metal film
kondansatörler kullanılmıştır. Bu kondansatörler yüksek dv/dt kapasitesi ve düşük
eşdeğer seri direnç/endüktans değerlerlerine sahip olduğu için tercih edilmiştir.
Ayrıca bu tip kondansatörlerde bulunan özyenilenme (self-healing) özelliği özellikle
şebekeden gelebilecek yüksek darbe gerilimlerinin kondansatör üzerinde oluşturacağı
etkileri en aza indirerek, kondansatörlerin uzun ömürlü olmasını sağlamaktadır.
Filtre endüktansı E tipi ferrit nüveye sarılarak, yüksek frekanslı akım
dalgalanmasından (ripple) kaynaklanan demir kaybı etkisi azaltılmaya çalışılmıştır.
Nüvede uygun hava aralığı ayarlanarak endüktansın doyma akımının, maksimum
evirici çıkış akımı olan 4A’den büyük olması sağlanmıştır. Hava aralığı ve endüktans
optimizasyonu yapılarak, 4A/15mH endüktans elde edilmiştir. Tasarlanan
endüktansların sargı direnci 1,35Ω değerindedir.
4.2.2 Yardımcı güç kaynağı
Mosfet sürücülerin beslemesinde kullanılmak üzere izoleli çıkış gerilimi üreten bir
yardımcı güç kaynağına ihtiyaç duyulmaktadır. Bu amaçla flyback çevirici topolojisi
kullanılarak birbirinden izoleli 10 adet 15V/100mA çıkış verebilen bir anahtarlamalı
mod güç kaynağı (AGK) tasarlanmıştır.
Şekil 4.2’de görülen flyback topolojisi en yaygın kullanılan AGK çeşitlerindendir.
Çevirici bir adet transformatör, kontrollü bir yarıiletken anahtar ve çıkış filtresinden
oluşmaktadır. Düşük güçlerde anahtar olarak genellikle mosfet ya da bjt tercih
edilmektedir. Devrede giriş anahtarının konumuna bağlı olarak, sürekli akım iletimi
durumunda iki, süreksiz akım iletimi durumunda ise üç adet alt devre oluşur. Genel
çalışma prensibi olarak devre, enerjinin transformatör mıknatıslanma endüktansında
depolaması ve bu enerjinin çıkışa aktarılması mantığı ile çalışır. Şekil 4.2’de görülen
76
Lm mıknatıslanma endüktansı devrenin fiziksel bir parçası olmayıp transformatörün
mıknatıslanma endüktansını temsil etmektedir.
Şekil 4.2 : Yardımcı güç kaynağı flyback çevirici topolojisi.
Primer anahtarı kapatıldığında akım, transformatörün primerinde noktadan girerek
Lm endüktansı ve giriş gerilimi tarafından belirlenen bir eğim ile artar. Bu durumda
sekonderde akımın noktadan çıkması gerekmekte, ancak sekonderde bulunan
diyotların yönü nedeniyle bu mümkün olmamaktadır. Bu yüzden primerdeki anahtar
iletimde iken sekonder diyotları kesimdedir.
Primerdeki anahtar kesime gidince ise Lm endüktansının akımı endüktansın
karakteristiği gereği aniden kesilemeyeceği için devam etmek isteyecektir. Bu
durumda Lm akımı trafo primerinin noktasından çıkarak döngüsünü tamamlar.
Dolayısıyla trafonun sekonderinde akım noktadan girmek isteyecek ve böylece
sekonder diyotları iletime geçecektir. Yani anahtar kapalıyken trafo nüvesinde
depolanan enerji, anahtar açıldığında sekondere aktarılır. Sekonderde diyotlar
üzerinden şarj olan çıkış kapasitesileri ile gerilim düzgün hale getirilerek, diyotların
kesim anında yükün kapasitelerde depolanan enerji ile beslenmesi sağlanır. Çıkış
diyotları iletimde iken çıkış geriliminin transformatör çevirme oranı ile
dönüştürülmüş değeri mıknatıslanma endüktansı üzerinde görülür.
Devrenin çevirme oranı Lm mıknatıslanma endüktansı üzerindeki volt-saniye dengesi
eşitliği ile bulunur. Lm üzerinde anahtar iletimde iken pozitif giriş gerilimi, kesimde
iken ise çıkış geriliminin çevirme oranı ile çarpılmış hali trafo polaritesi sebebiyle
negatif olarak görülür. Böylece volt-saniye dengesi sağlanarak D anahtar çalışma
77
oranı ve n transformatör çevirme oranı olmak üzere, gerilim çevirme oranı denklem
(4.1)’deki şekilde elde edilir.
1 (4.1)
Denklem (4.1)’den de görüleceği gibi devre alçaltıcı-yükseltici karakteristiğe
sahiptir. Flyback çeviricisi giriş-çıkış arasında izolasyon sağlaması, transformatör
sekonder sayısının artırılarak birden fazla birbirinden izole çıkış elde edilebilmesi,
basit yapısı ve düşük maliyeti sebebiyle, orta ve düşük güçlü uygulamalarda sıkça
kullanılan bir topolojidir.
Mosfet sürme devrelerinde biri source uçları ortak olan üç adet mosfet sürücüsünde,
dokuz adeti ise diğer mosfet sürücülerde kullanılmak üzere toplam on adet
birbirinden izoleli gerilim kaynağına ihtiyaç duyulmaktadır. Çoğu mosfetin
maksimum Vgs değeri 20V olduğu için sürme gerilimi olarak 15V seçilmiştir. Genel
olarak çoğu mosfet 10V’tan sonra iletime geçmektedir. Ayrıca kullanılan mosfet
sürücü FOD3180 beslemesinde 10-20V arası VCC-VEE önerildiği için 15V sürme
gerilimi mosfet sürücü açısından da uygundur. Mosfet sürme devresinde mosfet kapı
akımı darbeli bir yapıda olduğu için bu darbeli akımın AA bileşeni sürücü bypass
kapasitesinden, ortalama değeri ise flyback yardımcı güç kaynağından çekilecektir.
Mosfet sürücünün kaynaktan çektiği ortalama akım değeri simülasyon ve pratik
çalışmalarla 20kHz/1A-2A tepe kapı akımları için 30-50mA olarak elde edilmiştir.
Bu nedenle her bir çıkış için 100mA verebilecek güç kaynağı yeterli olacaktır.
Eviricideki alt üç anahtar sürücüleri için ise 200mA ortalama çıkış akımı yeterli
olmaktadır.
Devrede kullanılan transformatör normal bir transformatör çalışmasından ziyade bir
ortak endüktans gibi davranmaktadır. Bu nedenle flyback çeviricide farklı kontrol
yöntemleri de kullanılmaktadır.
Flyback yardımcı güç kaynağı TNY280 entegresi kullanılarak gerçekleştirilmiştir.
TNY280 entegresi kontrolör ve güç anahtarını birlikte barındıran bir yapıda olup,
minimum harici eleman ile devrenin gerçeklenmesini sağlamaktadır.
TNY280 entegresi akım sınırlama mantığıyla çalışarak, çıkış gerilimini on/off kontrol
mantığı ile regüle etmektedir. Bu amaçla tasarlanan devre Ek E’de verilmiştir.
Açıkladığı üzere flyback çeviricisinde güç kontrolü transformatörün Lm
78
mıknatıslanma endüktansında depolanan enerjinin kontrolü ile yapılmaktadır.
TNY280 entegresi de Lm akımını ölçerek bir sonraki anahtarlama periyodunda
anahtarın iletimde ya da kesimde olmasına karar vermektedir. Lm akımı aynı
zamanda mosfet anahtarı akımı olduğu için anahtar kapalı iken artan mosfet akımının
tepe değeri sınırlandırılarak anahtarlama işaretleri oluşturulur. Dolayısıyla çıkışa
aktarılacak enerji giriş akımı sınırlandırılarak kontrol edilmektedir. Geribesleme
işareti çıkıştan bir optokuplör ve zener diyot devresi ile izoleli olarak alınmaktadır.
Çıkış gerilimi ölçüm devresindeki zener diyodu iletime geçirecek değere ulaştığında,
optokuplör iletime geçerek, TNY280 entegresine çıkışa aktarılan enerjinin azaltılması
gerektiği belirtir. Böylece entegre ilerleyen birkaç anahtarlama periyodu boyunca
mosfeti kesimde tutar. Devredeki anahtarlama işaretlerinin üretiminde kullanılan
osilatör frekansı sabit olmasına rağmen, akım sınırlama tekniği nedeniyle
anahtarlama frekansı yüke bağlı olarak 124-140kHz arasında değişmektedir.
Devrenin kapalı çevrim kontrolü gerçekleştirilirken sadece bir adet çıkıştan
geribesleme alınarak çalışma oranının ayarlanması sekonder gerilimlerinde
dengesizliğe sebep olabilmektedir. Örneğin sekonderde geribesleme alınan çıkıştan
fazla, diğerlerinden ise düşük yük çekilmesi sonucunda, anahtarın çalışma oranı
yüksek yüke göre ayarlandığı için düşük yük çekilen çıkışların gerilimleri
yükselebilir. Eğer geribesleme alınan çıkış yüksüz, diğer çıkışlar ise yüklü durumda
ise, yüklü çıkış gerilimlerinde yüke bağlı olarak dalgalanmalar görülecektir. Bu
sebeple regülasyon istenen her bir sekonder çıkışında ayrı lineer regülatörler
kullanılarak bu sorun çözülebilir. Ancak mosfet sürücülerin çektiği ortalama akım
değeri çok düşük olduğu için, flyback çevirici çıkış gerilimlerinde regülatör
kullanılmadan kararlı bir gerilim elde edilmiştir. Bu nedenle devrede lineer regülatör
kullanılmamıştır. Ancak transformatör sarılırken sekonder sargılarının düzgün
şekilde sarılması mosfet sürücü gerilim seviyelerinin eşit seviyede olması için son
derece önemlidir. Bu nedenle devrede transformatör sarımını kolaylaştırmak
amacıyla bir adet on çıkışlı çevirici yerine iki adet beş çıkışlı flyback çeviricisi
kullanılmıştır.
Devrede her bir çıkışa ilave LC filtreler bağlanarak çıkış gerilimlerinin daha düzgün
hale gelmesi sağlanmıştır.
TNY280 içerisindeki mosfet 700V dayanma gerilimine sahiptir. Ancak transformatör
girişinde bulunan seri kaçak endüktans ve anahtarın çıkış kapasitesi, mosfetin kesim
79
anında bir rezonans devresi oluşturularak, mosfet üzerinde büyük bir gerilim
salınımına sebep olur. Bu nedenle transformatör primerinde RCD bastırma devresi
(snubber) kullanılmaktadır. Böylece rezonans sonucu oluşan ve yüksek bir değerden
başlayarak sönümlü olarak salınan gerilim değeri bastırılmıştır. Aynı şekilde
sekonder kaçak endüktansı ve diyot çıkış kapasitelerinin oluşturacağı rezonans
devresi, sekonder diyotların maruz kaldığı tepe gerilimini artırmaktadır. Benzer
şekilde sekonder diyotlarında paralel RC bastırma hücresi kullanılmaktadır. Bastırma
hücreleri ile mosfet ve diyotların zorlanmaları azaltılmaktadır.
Devre girişinde köprü doğrultucu ve filtre kondansatörü kullanılmış, devre AA ve DA
giriş ile çalışabilecek şekilde tasarlanmıştır. Girişte koruma/filtre elemanları olarak
sigorta, varistör ve ortak mod filtresi elemanları kullanılmıştır. Ayrıca her bir izole
çıkışta sigorta kullanılarak, mosfetlerin arızalanması durumunda mosfetlerin
gate-source uçlarının kısa devre olmasına karşı önlem alınmıştır.
4.2.3 Mosfet sürücü
Mosfetler Şekil 4.3’te görülen FOD3180 optokuplör sürücü ile sürülmektedir. Sürücü
beslemesi Vsürücü izoleli çıkış gerilimi üreten flyback çeviricisi tarafından
karşılanmaktadır. İşlemci ePWM çıkışı mosfet sürücü girişinde bulunan transistörlü
kuvvetlendirici ile kuvventlendirilmiştir.
Şekil 4.3 : Mosfet sürücü devresi.
Bilgi sayfasında FOD3180 giriş led’inin 10-20mA ile sürülmesi önerilmektedir.
Ancak her bir işlemci çıkışı en fazla 4mA verdiği için Şekil 4.3’te görülen
transistörlü kuvvetlendirme devresi pozitif lojik (active high) çalışacak şekilde
80
tasarlanmıştır. Burada transistör bir anahtar olarak doyma bölgesinde
çalıştırılmaktadır. Mosfet sürücü çıkış besleme gerilimi 10μf’lık hızlı tantal
kondansatörler ile bypass edilerek, darbeli kapı akımının düzgün bir şekilde
karşılanması sağlanmaktadır.
Darbeli kapı akımının AA bileşeni bypass kondansatöründen akacağı için bu
kondansatörlerin yüksek frekanslı akımları hızlı bir şekilde vermesi gerekmektedir.
Böylece sürme gerilimindeki bozulmalar azaltılabilir.
Entegre bilgi sayfasında 20kHz anahtarlama frekansında entegrenin 2A tepe çıkış
akımı üretebildiği bilgisi yer almaktadır. Bu nedenle mosfet kapı şarj akımı tepe
değerinin 1,5A civarında olması için kapı direnci (4.2)’e göre hesaplanmıştır.
_ (4.2)
Sistemde negatif sürme gerilimi kullanılmadığı için VEE 0V değerindedir. VOH
mosfet sürücü lojik 1 çıkış gerilimi ise bilgi sayfasında “ ü ü ü – 0,5V” olarak
verildiği için Rg direnci 10Ω olarak hesaplanır. Daha sonra evirici deneysel olarak
15 Ω ve 10 Ω sürme dirençleriyle çalıştırılmış, Vds gerilimi yükselme zamanları
incelenerek optimizasyon gerçekleştirilmiştir.
Ayrıca mosfet kesime giderken miller kapasitesinin boşalması esnasında akan akımın
Vgs gerilimini yükseltmesinin önüne geçilerek, daha düzgün sürme işareti
üretilebilmesi amacıyla mosfet giriş kapasitesinin daha hızlı deşarj edilmesi
gerekmektedir. Bu amaçla şarj direncine paralel bağlı diyot ve 6,8Ω’luk direnç
kullanılarak mosfet giriş kapasitesi deşarj işlemi hızlandırılmıştır. Böylece miller
kapasitesi etkisi nedeniyle sürme geriliminin bozulması önlenmektedir.
4.2.4 Ölçüm devreleri
Bu bölümde Şekil 4.1’deki sistem blok diyagramında görülen ölçme devreleri
incelenecektir.
4.2.4.1 Şebeke gerilimi ölçüm devresi
Şebeke gerilimi ölçümü opamp fark kuvventlendirici devresi gerçekleştirilmiştir.
İşlemcinin ADC’si 0-3V gerilim aralığında çevrim işlemi yapabildiği için şebeke
gerilimi bu aralığa ölçeklendirilmelidir.
81
Fark kuvvetlendirici devresi, giriş işareleri arasındaki farkı belli bir kazançla
çarparak çıkış işareti üretir. Şebeke işaretinin ölçeklenmesi durumunda her bir
alternansın simetrik olarak kuvventlendirilebilmesi için fark kuvvetlendirici simetrik
kazanca sahip olacak şekilde kurulmuştur. Bu durumda Şekil 4.4’de (R0+R2+R4+R6)
ve R8 dirençlerinin oranı ile (R1+R3+R5+R7) ve R9 dirençlerinin oranı eşit yapılarak
devrenin her alternansı simetrik olarak kuvventlendirmesi sağlanmıştır.
Fark kuvventlendirici giriş dirençleri Şekil 4.4’de görüldüğü gibi seri bağlı dört adet
dirençten oluşmaktadır. Dirençlerin bu şekilde seri bağlanması ile girişte ölçülen
yüksek gerilimin kontrol devresine ulaşması engellenmiştir. İdeal opamp
karakteristiğinde eviren ve evirmeyen giriş gerilimlerinin birbirine eşit ve giriş
empedansının sonsuz olması kabulüyle, Şekil 4.4’de görülen R0, R2, R4, R6 ve R1, R3,
R5, R7 giriş dirençlerinin gerilim bölücü olarak çalıştığı söylenebilir. Böylece
girişteki yüksek gerilim entegre ucunda güvenli bir seviyeye düşürülerek, şebekeden
kontrol devresine yüksek gerilim atlamasının önüne geçilebilir. Burada her bir direnç
1206 smd kılıfındadır ve özellikle yüksek gerilim için üretilen yeşil renkli smd
dirençler 200V’a kadar gerilime dayanabilmektedir. Ayrıca devrenin fiziksel yapısı
düşünüldüğünde, baskı devre çizimi aşamasında her bir direncin üzerindeki bulunan
yalıtkan boşluk güç devresine yüksek gerilimin ulaşmasını zorlaştıracaktır. Eğer
1206 kılıflı 1,2MΩ değerinde bir adet direnç kullanılsaydı, direncin iletken uçları
arasındaki mesafe çok kısa olduğu için, yüksek gerilimin direnç üzerinden atlayarak
opamp devresine ulaşması mümkün olabilirdi. Giriş dirençlerinin eşdeğer
empedanslarının MΩ seviyesinde yapılması ile de şebeke ve kontrol devresi
arasındaki elektriksel bağlantı mümkün olduğunca zayıflatılmıştır. Şebekede hatta
yıldırım düşmesi, ani kapasitif yüklenme ya da generatörün yükünün kalkması gibi
sebeplerle oluşabilecek kısa süreli yüksek gerilim darbeleri ise devrede bulunan
varistör ve filtre kapasitesi gibi elemanlar ile bastırılmaktadır.
Şebeke geriliminin ölçülmesi ile ilgili bir diğer önemli konu devre referansıdır. Bu
uygulamada opamp bir adet pozitif besleme kaynağı ile beslenmektedir. İşlemcinin
ADC’si sadece pozitif gerilim değerlerinde çalıştığı için, şebeke gerilimi negatif
alternansına ilişkin ölçüm sinyali kuvvetlendirici çıkışında pozitif alternansa
ötelenmelidir. Dolayısıyla opamp sadece pozitif gerilim işaretleri ile çalışacağı için
simetrik besleme kullanılmamıştır. Çıkış işaretini pozitif alternansa ötelemenin en
kolay yolu sanal toprak (virtual ground) tekniğidir. Bu yöntemde kuvvetlendiricinin
82
evirmeyen ucuna kaydırılmak istenen gerilim seviyesi kadar düzgün bir DA referans
gerilim işareti uygulanmalıdır. Bu durumda fark kuvventlendirici girişleri arasındaki
gerilim eşit iken opamp çıkışında uygulanan referans gerilim görülür. Böylece giriş
işareti pozitif alternansta iken opamp çıkışında kuvventlendirme kazancı ile çarpılmış
giriş geriliminin referans gerilimi kadar fazlası görülür.
V_
Ref
Vre
f_2.
5V
Sıfır
Şekil 4.4 : Fark kuvvetlendirici ile şebeke gerilimi ölçümü.
Şekil 4.4’te tasarlanan fark kuvvetlendirici devresi görülmektedir. Bu devrede çıkış
işareti denklem (4.3)’ye göre hesaplanır.
ö ∙ (4.3)
Opamplarda çıkış işareti özellikle besleme gerilimi sınırlarına yaklaştıkça, lineerliği
bozulan opamp karakteristiği nedeniyle, işaretin minimum ve maksimum
değerlerinde bozulma ve kırpılmalar görülebilmektedir. Bu nedenle kuvvetlendirici
kazancı ayarlanırken çıkış işaretinin besleme sınırlarına fazla yaklaştırılmaması
doğru bir yaklaşımdır. Kuvventlendirici kazancı ayarlanırken şebeke geriliminin
220V nominal değerinin üzerine çıkabileği göz önünde bulundurulmalıdır. Ayrıca
devrede %1 toleranslı kazanç dirençlerinin kullanılması ile kazancın hassas bir
şekilde ayarlanarak ölçüm hassasiyetinin artırılması amaçlanmıştır.
Opamp devresi 5V ile beslenmektedir. Ancak işlemci devresi 3,3V ile beslendiği için
opampın arızalanması durumunda opamp çıkışının 5V değerini almasını önlemek
83
için opamp çıkışında R11 ve R12 gerilim bölücüsü ile ikinci bir kazanç ilavesi
yapılmıştır. Gerilim bölücü kazancı 0,6 olduğu için opamp 5V dahi üretse, gerilim
bölücü çıkışı 3V’da kalarak, ADC pinine zarar vermeyecektir. Ayrıca çıkışta bulunan
C3 kapasitörü ile gerilim bölücü devresinin oluşturduğu RC alçak geçiren filtre ile
şebekede ve ölçüm devresinden kaynaklanabilecek yüksek frekanslı bileşenler
süzülmüştür. Ancak filtre çıkışında faz kaymasını engellemek için filtre köşe frekansı
çok düşük seçilmemiştir. Aksi durumda filtrenin integratör etkisi nedeniyle opamp
çıkış işareti yavaşlayarak ölçümde faz hatası oluşabilir. Bu durumda şebeke gerilimi
ölçüm sinyalini kullanan SGD devresi de hatalı çalışacaktır.
ADC devresi girişi kapasitif yük özelliği göstermektedir. Buna ilaveten opamp
çıkışında C3 filtre kapasitesinin de bulunması sebebiyle opampın yükü kapasitif
karakterdedir. Genel olarak opamplar kapasitif yükleri sürerken kararsız
olabilmektedir. Bu nedenle R11 direncinin bir diğer görevi, opampı kararlı hale
getirmektir. Opampların bilgi sayfalarında çeşitli kapasitif yük değerleri için
kullanılması önerilen seri çıkış direnç değerlerine ait grafikler bulunmaktadır.
Devrede MCP6022 kodlu opamp kullanılmıştır. Bu opamp rail to rail input-output
özelliği sayesinde besleme gerilimi sınırlarına kadar lineer çalışabilmektedir. Ayrıca
10MHz bant genişliği, düşük gürültülü çalışma, düşük ofset gerilimi ve birim
kazançta kararlı çalışması özellikleri sebebiyle bu opampın kullanımında karar
kılınmıştır.
Devrenin sanal toprağı opamp besleme gerilimi orta noktası olan 2,5V’a göre
ayarlanmıştır. 2,5V üretimi için LM385-2,5V gerilim referansı entegresi
kullanılmaktadır. Bu entegre ile besleme gerilimi dalgalansa dahi, devre referansının
stabil kalması sağlanmıştır. Ayrıca gerilim referansı düşük çıkış empedansına sahip
olduğu için kuvvetlendirici kazancı etkilememektedir. Eğer gerilim referansı yüksek
çıkış empedanslı bir kaynak üzerinden kuvvetlendiriciye uygulanırsa, bu empedans
devrenin kazancını etkileyerek çıkış işaretinde bozulmaya yol açacaktır.
2,5V referans gerilimi kuvvetlendirici çıkışındaki 0,6 kazancına sahip R11-R12 gerilim
bölücüsü ile 1,5V’a düşürülür. Böylece şebeke işareti, ADC çalışma gerilimi olan
0-3V’un orta noktasına göre ölçeklendirilmektedir. Bölüm 4.3.2.2’de detaylı olarak
ele alınacağı üzere iki kutuplu işaretlerin 1,5V değeri referans alınarak
ölçeklendirilmesi yazılımsal olarak işaret dönüşümünü kolaylaştırmaktadır.
84
Opamp çıkışı (4.3) ifadesi ve Şekil 4.4’teki direnç değerleri kullanılarak 311V
şebeke tepe gerilimi için 2,293V ve -311V şebeke gerilimi minimum değeri için ise
0,707V olarak hesaplanır.
Şekil 4.5’te kuvvetlendirici çıkışı osiloskop çıktısı görülmektedir. Ölçüm alındığında
şebeke gerilimi yaklaşık olarak 240V AA ve 340Vtepe gerilimi değerlerine sahiptir.
Şekil 4.5 : Şebeke gerilimi ölçümü opamp fark kuvvetlendiricisi çıkışı.
Şekil 4.5’de görüldüğü gibi tasarlanan devre başarılı bir şekilde çalışmaktadır.
Hesaplanan değerler ve elde edilen osiloskop çıktıları birbiri ile örtüşmektedir.
Ayrıca Şekil 4.6’da görüldüğü gibi ölçülen gerilimi, şebeke gerilimi ile aynı fazdadır.
Ölçülen işarette faz farkının minimum seviyede olması fark kuvvetlendiricisi çıkış
işaretini kullanan sıfır geçiş dedektörü (SGD) devresinin düzgün çalışabilmesi için
önemlidir. Çünkü Şekil 4.4’de görülen sıfır isimli devre noktası SGD devresinde
kullanılmaktadır.
Şekil 4.6 : Şebeke gerilimi ve fark kuvvetlendirici çıkışı.
Şebeke Gerilimi
Fark Kuvvetlendirici
Çıkışı
85
Fark kuvvetlendirici devresi kullanılarak büyük boyutlu gerilim trafoları
kullanılmadan, düşük maliyetli ve az yer kaplayan bir şebeke gerilimi ölçüm işlemi
yeterli çözünürlükte gerçekleştirilmektedir.
4.2.4.2 Sıfır geçiş dedektörü
Devre şeması Şekil 4.7’de görülen sıfır geçiş dedektörü (SGD) devresi opampın
karşılaştırıcı olarak kullanılması ile gerçekleştirilmiştir. Karşılaştırıcıda pozitif
geribesleme kullanılarak devreye histerisiz ilavesi yapılmıştır. Böylece SGD
çıkışında şebeke alternansı değişim anlarında yükselen ve düşen kenarlar için farklı
gerilim değerlerinde anahtarlama yapılarak, çıkışta istenmeyen konum değişimlerinin
önlenmesi sağlanmıştır.
BC817Q1
3k3R0
3k3R1
470kR8
4k7R11
4k7R12
+3.3V
Vref_2.5V
Sıfır
10nfC2
3k3R0
Sıfır Geçiş
+5V
MCP6022
Şekil 4.7 : Şebeke sıfır geçiş dedektörü.
Şekil 4.8 : Şebeke sıfır geçiş dedektörü çıkışı.
Şebeke Gerilimi
Sıfır Geçiş Dedektörü
Çıkışı
86
Devrenin sıfır isimli ölçüm işareti Bölüm 4.2.4.1’deki fark kuvvetlendirici çıkışından
gelmektedir. Fark kuvventlendirici referansı önceki bölümde açıklandığı üzere 2,5V
olduğu için karşılaştırma değeri olarak da 2,5V gerilim referansı kullanılmaktadır.
Şekil 4.8’de şebeke gerilimi ve karşılaştırıcı çıkışı görülmektedir. Karşılaştırıcı
şebeke sıfır geçişlerini düzgün bir şekilde yakalayarak, şebeke sıfır geçiş anları
sadece bir adet yükselen ya da düşen kenardan oluşmaktadır.
Sıfır geçiş dedektörü çıkışı işlemcinin eCAP modülü tarafından okunarak FKD ve
şebeke frekansı ölçümünde kullanılmaktadır.
4.2.4.3 DA bara gerilimi ölçümü
DA bara kondansatörü gerilimi ölçümünde şebeke gerilimi ölçümü ile benzer
yaklaşımla fark kuvvetlendirici devresi kullanılmıştır.
Şekil 4.9 : Fark kuvventlendirici ile DA bara gerilimi ölçümü.
Şekil 4.9’da görülen fark kuvvetlendirici devresinin çıkışı (4.4) denklemi ile
hesaplanır.
_ _ (4.4)
DA bara gerilimi tek kutuplu bir işaret olup, negatif değerler almadığı için bu
devrede referans kaydırma işlemi uygulanmamıştır. Opamp çıkışında kullanılan RC
alçak geçiren filtre ile DA bara gerilimi ve devreden kaynaklanabilecek yüksek
frekanslı gürültü işaretleri süzülmektedir.
87
Devre beslemesinde 3,3V kullanıldığı için kuvvetlendirici çıkışında ilave bir kazanç
kullanılmamıştır. Kondansatör gerilimi 450V iken ölçüm devresi çıkışında 1,9125 V
görülmektedir.
4.2.4.4 Akım sensörü devresi
Evirici çıkış akımı ölçümü için hall etkili izoleli ACS712-5A akım sensörü
kullanılmıştır. Sensörün izoleli olması, akım ölçüm hassasiyeti, SOIC8 kılıf yapısı ve
akım ölçüm aralığı sensör seçiminde esas alınan temel parametrelerdir. Ayrıca aynı
sensörün 20A ve 30A ölçüm aralığına sahip çeşitleri de mevcuttur.
Şekil 4.10 : ACS712 Hall etkili izole akım sensörü.
Şekil 4.10’da görülen ACS712 sensörü iki kutuplu akım işaretini ölçerek, akımla
orantılı olarak çıkışta tek kutuplu işaret üretir. Sensör girişindeki Ip+ pini, ölçülen
akımın referans yönüdür. Akım bu noktadan girdiğinde akımın işareti pozitifdir.
Sensör devresinde standart olarak kullanılan besleme bypass kapasitörü haricinde,
entegrenin Filter ucunda bir adet kapasite daha bulunmaktadır. Bu kapasite sensör iç
yapısında akım ölçeklendirmede kullanılan bir kuvvetlendiricinin çıkış RC filtresine
aittir. Bu nedenle arzu edilen filtreleme değerine bağlı olarak kapasite değeri
seçilmelidir. Kapasitenin gereğinden büyük değerde olması durumunda ölçülen akım
işareti çok fazla yavaşlayacağından, ölçüm hatalarına sebep olabilir. Dolayısıyla
20kHz anahtarlama frekansı kullanılan bir evirici sistemi için, akımın anlık
değerlerinin 20kHz’lik bileşenler için doğru bir şekilde ölçülmesi gerekmektedir. RC
alçak geçiren filtrenin direnci entegre içerisinde bulunup değeri bilgi sayfasında
1.7kΩ olarak verilmiştir.
Filtrenin 20kHz’de zayıflatma yapmaması için filtre köşe frekansı bu değerden daha
büyük seçilerek, yaklaşık olarak 40kHz köşe frekansı için Cf kondansatörü denklem
88
(4.5) ile 2.2nF olarak hesaplanmıştır. Entegrenin bilgi sayfasında önerilen Cf değeri
ise 1nF’tır.
öş _1
2 (4.5)
Akım sensörü bilgi sayfasında verilen ölçülen akım ile çıkış gerilimi ilişkisinde
entegre -5A/0A arasında 1,5V-2,5V ve 0A/5A arasında ise 2,5V-3,5V çıkış gerilimi
üretmektedir. Ancak sistemde kullanılan işlemcinin ADC’si 0-3V aralığında ölçüm
yapabildiği için, akımın sıfır değerinde entegre çıkışı 2,5V yerine 1,5V’a
getirilmelidir. Bu amaçla Şekil 4.11’de akım sensörü çıkışından 1V gerilimi çıkaran
bir devre tasarlanmıştır. Böylece akım 0A/5A arasında iken 1,5V- 2,5V ve akım
-5A/0A arasında iken ise 0,5V-1,5V çıkış gerilimi elde edilecektir.
V_R
ef
Ref
1V
Şekil 4.11 : Akım sensörü ölçeklendirme devresi.
Şekil 4.11’deki devre 1V referans gerilimi üreteci ve fark kuvvetlendiricisi olmak
üzere iki kısımdan oluşmaktadır.
1V referans gerilimini üretmek amacıyla, LM385-2,5V gerilim referansı çıkış
gerilimi, kazancı 0,6 olan R4-R6 gerilim bölücüsü ile bölünerek 1V seviyesine
indirilmektedir. Daha sonra bu işaret 10kΩ dirençler kullanılarak kazancı 1 olarak
ayarlanmış bir fark kuvvetlendiricisi yardımıyla sensörü çıkışından çıkarılmaktadır.
Ancak R4-R6 gerilim bölücüsünün eşdeğer empedansı nedeniyle elde edilen 1V
gerilim değeri fark kuvvetlendiriciye doğrudan uygulanmamaktadır. 1V referans
işaretin fark kuvvetlendiriciye doğrudan uygulanması halinde gerilim bölücü
empedansı fark kuvvetlendirici kazancını etkileyerek, çıkış işaretinin doğru bir
şekilde üretilmesini engelleyecektir. Bu nedenle gerilim bölücü ile elde edilen
1V’luk referans gerilim, opamp ile yapılan bir gerilim izleyici devresinden
89
geçirilerek düşük empedanslı hale getirilmiştir. Daha sonra gerilim izleyicisi
çıkışında elde edilmiş olan 1V referans sinyal fark kuvvetlendiricisine uygulanarak
çıkarma işleminin doğru bir şekilde gerçekleştirilmesi sağlanmıştır.
Kullanılan MCP6022 kodlu opampın birim kazançta kararlı olması bu devrenin
düzgün çalışmasını sağlayan bir diğer önemli parametredir.
4.2.5 Kondansatör şarj/deşarj devresi
DA bara kondansatör değerinin büyük olması beraberinde geçici zamanda oluşan bir
problemi getirmektedir. Sistem ilk çalışmaya başladığı anda, giriş kondansatörleri
boş olduğu için ilk şarj anında kaynaktan büyük akım çekilmektedir. Bu durumda
kondansatörlerin boş olması sebebiyle, kondansatörün üst ve alt noktasındaki
potansiyeller eşit olup 0’dır. Dolayısıyla sistemde ilk anda kondansatör akımını
sınırlayacak bir eleman bulunmazsa, boş kondansatörlerin kısadevre özelliği
göstermesi sebebiyle giriş akımı istenmeyen büyük değerlere ulaşır. Bu nedenle DA
bara kondansatörleri için yumuşak şarj/deşarj devresi tasarlanmıştır. Şekil 4.1’de
görüldüğü gibi giriş DA kaynağından sonra iki adet röle ve direnç bulunmaktadır. İlk
anda rölelerin pozisyonları Şekil 4.1’de görüldüğü gibidir. Bu durumda girişte
tarafında gerilim olsa dahi kondansatörler deşarj durumundandır. İşlemci birinci
rölenin konum değiştirmesini sağlayarak giriş gerilim kaynağını kondansatörlere
bağlar. Kondansatörler direnç üzerinden yavaş bir şekilde şarj olduktan sonra ikinci
röle kapatılarak şarj direnci kısa devre edilir ve şarj işlemi tamamlanmış olur.
Sistemin normal çalışma süresi boyunca direnç kısa devre durumundadır. Sistem
durduğunda ise kondansatörde biriken enerjinin tehlike oluşturmaması için
boşaltılması gerekmektedir. Bu nedenle önce direnci kısa devre eden röle açılarak
direnç devreye alınır. Sonra giriş rölesi, DA giriş kaynağı ile şarj/deşarj direncini
birbirinden ayırır. Böylece devre tekrar Şekil 4.1’deki pozisyona dönerek DA bara
kondansatörleri direnç ve giriş rölesi üzerinden yumuşak bir şekilde boşaltılır.
Deşarj anında kondansatörlerde depolanan oldukça büyük miktardaki enerji dirençte
harcanır. Şarj anında da benzer şekilde aynı güç bu dirençler üzerinde harcanacaktır.
Dirençlerde harcanacak gücü bulmak üzere kondansatörde depolanacak enerjiden
yola çıkılırsa, en kötü durum olan maksimum giriş gerilimi için kondansatörde
depolanan enerji denklem (4.6) ile hesaplanır. Evirici girişinde iki adet seri bağlı
90
470μF değerinde kondansatör bulunduğu için eşdeğer kapasitans 235μF olarak
hesaba katılır.
_12
→ 0,5 ∙ 235 ∙ 850 → 84,89 (4.6)
Giriş tepe akımını 1A’den daha küçük bir değerde sınırlandırmak için minimum
direnç değeri (4.7) ile hesaplanmıştır.
şş→8501
→ 850Ω (4.7)
Direnç olarak piyasada bulunabilen yüksek güçlü tel sarımlı (wirewound) 1,2kΩ
direnç kullanılmıştır.
Şarj/deşarj zaman sabiti olmak üzere denklem(4.8) ile hesaplanır.
∙ → 1,2 Ω ∙ 235 → 0,282 (4.8)
Kondansatörün tamamen şarj/deşarj süresinin 4-5 arasında olduğu varsayılarak
toplam şarj süresi (4.9) ifadesinden 1,27sn olarak bulunur.
∆ 4,5 → 4,5 ∙ 0,282 → 1,27 (4.9)
Gücün enerjinin zamanda ortalaması olması bağıntısından dirençte harcanan güç
denklem (4.10) ile bulunmuştur.
_ş_
∆→
84,891,27
→ 66,8 (4.10)
Dolayısıyla 1,2kΩ direnç üzerinde 66,8 güç harcanması gerekmektedir. Buna göre
dört adet 1,2kΩ direncin ikisi paralel ve bunlardan da iki adeti seri bağlanarak
1,2kΩ direnç elde edilmiş ve güç bu dört adet direnç arasında paylaştırılmıştır.
Ayrıca dirençlerin seri bağlanması ile kondansatör boş iken ilk şarj/deşarj anında
dirençlerin üzerinden yüksek gerilim atlaması engellenmiş olmaktadır. Dirençlerin
sürekli hal eşdeğer gücü 32W olsa da bu tip dirençler üzerinde kısa süreli olarak daha
fazla güç harcanabilmektedir.
91
4.2.6 Koruma elemanları
Sistemde yazılımsal ve donanımsal olarak birçok koruma yapısı kullanılmıştır. DA
bara gerilimleri, şebeke frekansı, şebeke gerilimi, her faza ait çıkış akımı yazılımsal
olarak sürekli izlenerek bunların belirlenen sınırlar dışına çıkması durumunda sistem
durdurulmaktadır.
Bunlara ilave olarak, her bir fazda şebeke ya da evirici kaynaklı oluşabilecek gerilim
yükselmesi durumlarına karşı varistör kullanılmaktadır. Ayrıca her bir giriş DA
kondansatörüne paralel varistör konularak kondansatör geriliminin artması
durumunda kondansatörler korunmuştur. Eğer DA bara kontrolünde veya gerilim
dağılımında bir problem oluşursa, sistem analog ve yazılımsal olarak
kondansatörlerin zarar görmesini önlemektedir.
Eviricinin her bir faz çıkışında ve DA bara girişinde hızlı cam sigortalar konarak,
eviricinin aşırı akım durumlarına karşı korunması sağlanmıştır.
Devredeki her bir röle kontağına paralel RC bastırma devresi kullanılmış, röle
kontaklarının özellikle endüktif açmalarda oluşan yüksek gerilimlerden korunması
amaçlanmıştır. Böylece kontakların yapışmasının önüne geçilerek, rölelerin ömrü
uzatılmıştır.
4.2.7 İşlemci devresi
Tasarlanan eviricide kontrol ve güç devresi aynı kartta bulunduğu için zayıf akım
devrelerinin gürültü bağışıklığı yüksek bir şekilde tasarlanması önemlidir. Özellikle
düşük akımla çalışan mikrodenetleyici, DSP gibi hassas devreler, sistemde oluşan bir
röle açma ya da devrenin anahtarlama gürültüsü nedeniyle hatalı çalışabilir.
İşlemci devresi 3,3V analog, 3,3V dijital ve 1,8V gerilim kaynakları ile
beslenmektedir. İşlemcinin her bir besleme ucunda ayrı LC alçak geçiren filtre ve
bypass kondansatörleri kullanılmıştır.
Kontrol katı ayrıca iki adet buton ve üç adet led içermektedir. Butonlardan biri
eviriciyi çalıştırmak için kullanılan başlat, diğeri ise durdurma butonudur. Durdurma
butonu ayrıca arıza durumunda sistemin arıza modundan normal çalışma moduna
döndürülmesi için de kullanılmaktadır. Devrede bulunan led’lerden biri işlemcinin
çalıştığını göstermek üzere CpuTimer0 kesmesinde periyodik olarak 1sn’de bir yanıp
92
söndürülmektedir. İkinci led sistemin çalışıp çalışmadığını, üçüncü led ise arıza
durumlarını bildirir.
Boot isimli jumper’lar işlemci reset’inden sonra programın başlayacağı yeri
belirtmek için kullanılır. Jumper’ların hiçbiri takılı değilken işlemci program flash
hafızadan koşturulur. Sistemin normal çalışması esnasında jumper takılmasına gerek
yoktur. Ancak program geliştirme aşamasında program RAM’den de çalıştırılarak
hata ayıklama işlemleri daha kolay gerçekleştirilmiştir.
İşlemci şemasında ayrıca pin bağlantıları, RC işlemci reset devresi ve emulatör
bağlantıları mevcuttur. Sistemin işlemci bölümüne ilişkin şema Ek E’de verilmiştir.
4.2.8 Baskı devre tasarımı
Evirici baskı devresi güç ve kontrol katını birlikte barındırmaktadır. Bu nedenle aynı
kart üzerinde yüksek gerilim ile beraber işlemci, opamp gibi hassas zayıf akım
devrelerinin bulunması baskı devre tasarımının daha dikkatli yapılmasını
gerektirmektedir.
Baskı devre tasarımına ilişkin standartlar IPC (Institute of Printed Circuits)
tarafından belirlenmektedir. IPC2221A standardına göre 500V DA gerilim için
minimum hat açıklığı 2,5mm, IPC9592B standardına göre ise 3.1mm değerindedir.
Ayrıca bu mesafetler devrenin çalışacağı yüksekliğe göre değişmektedir. Yükseklik
arttıkça hat açıklıklarının daha geniş yapılması gerekmektedir.
Baskı devre mosfet drain ve source/gate hat aralıkları 3.8mm olacak şekilde
çizilerek, kontrol sinyallerine ait hatlar ile yüksek gerilim hatları arası da en fazla
3.5 mm olacak şekilde tasarım yapılmıştır. Devredeki DA bara, şebeke, evirici güç
devresi ve röleler yüksek gerilim bulunan noktalardır. Bu nedenle bu noktalar ile
kontrol hatları birbirinden uzaklaştırılarak kontrol devresi korunmuştur. Kontrol
devresi ve güç devresi beslemeleri birbirinden izoleli olsa da kontrol devresine
yüksek gerilim atlamasını önlemek amacıyla bu mesafelere dikkat edilmesi
gerekmektedir.
Devre yerleşiminde kontrol katı, besleme katı, evirici katı, DA bara katı, ölçüm katı
gibi ayrımlar yapılarak eleman yerleşimi bu bloklar çerçevesinde yapılmıştır.
Baskı devre çiziminde standart olarak uygulanan bağlantılarda 90o dönüşlerden
kaçınma, hatların en kısa yoldan tamamlanması, bypass kapasitelerinin elemana
93
yakın olacak şekilde konumlandırılması, kristal gibi yüksek frekanslı işaret içeren
hatlarda hattın anten gibi çalışmasını önlemek amacıyla kısa tutulması, toprak
hattının genişletilmesi gibi çalışmalara dikkat edilmiştir. Ayrıca yüksek akım taşıyan
hatların kalınlığı da zayıf akım taşıyan hatlardan farklı yapılmıştır. Ancak devrede
akımın tepe değerinin 4A olması sebebiyle, akım yoğunluğu çok fazla ön plana
çıkmamaktadır.
Çizimde yüksek gerilim atlamasından sonra en fazla dikkat edilmesi gereken nokta
tüm işaretlerin dönüş hattı olan topraktır. Devrenin besleme kısmında işlemci analog
ve dijital toprak olmak üzere iki adet dönüş hattına sahiptir. Ayrıca sistemde3,3V
analog ve 3,3V dijital olmak üzere iki adet besleme kullanılmıştır. 3,3V analog
gerilim beslemesi, 3,3V digital beslemenin bir LC alçak geçiren filtreden geçirilmiş
halidir. Bu iki adet 3,3V gerilim aynı kaynaktan elde edilip, aynı toprak referansına
sahip olsa da işaretlerin dönüşleri devre çiziminde farklı hatlarla birleştirilmişlerdir.
Dijital besleme röle sürme işlemleri, işlemcinin dijital beslemesi, DGM sinyalleri
gibi işlemler için kullanılırken, analog besleme ise akım/gerilim ölçüm devreleri ve
ADC gibi daha düşük gürültü gerektiren devrelerde kullanılmaktadır.
Baskı devre tasarımı iki referans toprak noktasının birbirini etkilenmesi önlenecek
şekilde yapılmıştır. Özellikle DGM ya da röle bobini gibi yüksek gürültülü
olabilecek sinyallerin dönüşü analog topraktan ayrılarak dijital toprak hattından
tamamlanmıştır. Böylece analog toprak hattındaki gerilim düşümü mümkün
olduğunca azaltılarak ölçüm sinyallerindeki bozulma en aza indirilmiştir. Her ne
kadar analog ve dijital topraklar ayrı çizilse de bir noktada birleştirilmeleri
gerekmektedir. Bu birleşim işlemcinin hemen altında gerçekleştirilerek ölçüm
işaretlerinin en düşük gürültü seviyesinde örneklenmesi sağlanmaktadır.
Baskı devrelere ait görüntüler Ek E’de verilmiştir. Bahsedilen çalışmalara dikkat
edilerek tasarlanan baskı devrede yüksek gerilim atlaması, işlemcinin istemsiz
reset’lenmesi ya da ölçüm devrelerinde yüksek gürültü bulunması gibi sorunlar
yaşanmamıştır.
94
4.3 Yazılım Tasarımı
4.3.1 DSP çevre birimleri
Bu bölümde TMS320F2808 işlemcisinin genel özellikleri ve sistemde kullanılan
çevre birimleri incelenecektir.
F2808, DSP (Digital Signal Processor) çekirdeğine sahip bir DSC (Digital Signal
Controller) entegre devresidir. Bu işlemci TI C2000 ailesi altında özellikle güç
elektroniği ve endüstriyel elektronik uygulamalarında kullanılmak üzere üretilmiştir.
100 MHz’ e kadar çalışabilmesi, barındırdığı çevre birimleri ve geliştirme ortamıyla
özellikle karmaşık güç elektroniği sistemlerinin kontrolünü kolaylaştırmaktadır.
64K x 16 Flash ve 18K x 16 SARAM özellikleriyle oldukça büyük kalıcı ve rasgele
erişimli hafıza sahip olduğu söylenebilir. İşlemci mimarisinde 16 adet DGM çıkışına
sahip ePWM (Enhanced Pulse Width Modulator) modülü, 6 adet 32-Bit, 6 adet
16-Bit zamanlayıcı, üç adet istenilen pine bağlanabilen harici kesme oluşturma,
16 kanal 12-Bit 160ns çevrim süresine sahip ADC, özellikle motor hız kontrolünde
motor hızı ve pozisyonunu donanımsal olarak ölçmede kullanılmak üzere tasarlanmış
QEI (Quadrature Encoder Interface) ve 4 adet darbe genişliklerini ölçmekte
kullanılan eCAP (nhanced Capture) modülü bulunmaktadır. Ayrıca işlemcide SPI,
SCI, I2C, CAN seri port haberleşme modülleri ve WDT, kod şifreleme gibi yazılım
güvenliğine yönelik bileşenler de mevcuttur. İşlemci matematiksel işlemlerde
kullanılmak üzere kullanılan bazı tabloları kalıcı hafızasında hazır olarak
barındırmaktadır. Barındırdığı bu çevre birimlere ilişkin 43 adet farklı kesme kaynağı
PIE (Peripheral Interrupt Expansion) ile kontrol edilmektedir.
Sistemde ADC ile üç faza ait faz-nötr gerilimleri, üç adet evirici çıkış akımı ve iki
adet giriş kondansatörü gerilimi olmak üzere sekiz adet parametre örneklenmektedir.
ADC’nin çevrime başlama işareti ePWM modülü tarafından donanımsal olarak
üretilmektedir. ePWM modülü, sayıcısı sıfır olduğu anda ADC çevrimini başlatacak
şekilde konfigüre edilmiştir. F2808 ADC’si sıralı (sequential) ve eşzamanlı
(simultaneous) olmak üzere temel olarak iki farklı çalışma moduna sahiptir. Sistemde
sıralı çevrim modu kullanılarak örneklenecek olan sekiz adet kanal sırasıyla
örneklenerek çevrim sonunda ADC kesmesi üretilir. Burada ADC ayarları sekiz adet
kanalı ard arda çevrim yapacak şekilde ayarlanmıştır. Böylece ePWM modülünden
çevrime başlama tetiklemesi alan ADC modülü sekiz adet kanalı örnekledikten sonra,
95
çevrim bitiminde ADC kesmesini oluşturmaktadır. Sistemde en yüksek önceliğe
sahip olan bu kesmede eviricinin 20kHz’de çalışan kontrol algoritması
koşturulmaktadır. Böylece program ADC kesmesine geldiğinde tüm giriş işaretleri
örneklenmiş olarak ADCRESULT0-ADCRESULT7 kaydedicilerinde hazır
bulunmakta ve yazılım tarafından kaydedicilerinden okunarak kontrol algoritmasında
kullanılmaktadır. ADC çevrime başlama işareti 20kHz ile çalışan ePWM modülünden
alındığı için ADC kesmesi de 20kHz frekansında çalışmaktadır. Yani program
50μs’de bir ADC kesmesine dallanarak kontrol algoritmasını periyodik olarak
koşturmaktadır. Bu çalışma yaklaşımında ADC modülünün sıra tabanlı çalışabilmesi
sayesinde, örnekleme işlemine yazılım ile müdahale edilmediği için ilave zaman
kazanılmaktadır. Aksi durumda her bir kanalın çevrimi için program ADC çevriminin
bitmesini bekleyerek, ADC modülü bir sonraki ADC kanalını okuyacak şekilde
konfigüre edilseydi, sistemde ek süre kaybı olması kaçınılmazdı.
İşlemcinin saat darbeleri dışarıdan 20MHz kristal ile sağlanarak iç yapısındaki PLL
ile saat hızı 100MHz olacak şekilde artırılmaktadır. PLL konfigürasyonu dışarıdan
alınan saat darbelerini 5 ile çarpacak şekilde gerçekleştirilmiştir. Böylece bir saat
darbesi 10ns sürmektedir. Dolayısıyla 20kHz (50μs) süresindeki kontrol döngüsü
5000 adet saat darbesinde içerisinde tamamlanmalıdır.
Sistemde kullanılan bir diğer işlemci çevre birimi eCAP modülüdür. Bu modül sıfır
geçiş dedektörü çıkışını donanımsal olarak değerlendirerek, iki adet yükselen kenar
arasındaki işlemci saat darbelerini kaydedicisinde saklamakta ve yükselen kenarda
kesme oluşturmaktadır. Program eCAP kesmesine dallandığında, CAPx
kaydedicisindeki değeri okuyarak ilgili faza ait şebeke frekansını elde etmektedir.
Eğer şebeke frekansı belirlenen değerler dışında ise sistem kapatılır. Ayrıca eCAP
kesmesi şebeke sıfır geçişlerinde oluşturulduğu için bu kesmede FKD algoritması da
koşturulmaktadır. Ayrıca eviricinin şebekeye senkronlanması şebeke sıfır
geçişlerinde başlatıldığı için, eCAP kesimesi içerisinde ilgili faza ait sıfır geçiş
bayrağı 1 yapılarak, şebeke sıfır geçişinin oluştuğu anlaşılır. Bu bayrak ana
programda sürekli olarak yoklanarak sistemin sadece şebekenin sıfır geçişlerinde
senkronizasyona başlaması sağlanır. Böylece sistemin herhangi bir anda
senkronizasyona başlayarak PI kontrolün kararsız olması ve ilk anda sistem kararlı
olana kadar evirici akımının salınımlar yaparak büyük değerler almasının önüne
geçilmektedir.
96
Sistemde kullanılan çevre birimler Çizelge 4.2’de özetlenmiştir. Sistemde faz ve giriş
röleleri, led’ler ve butonlar GPIO (General Purpose Input-Output) ile kontrol
edilmektedir. İşlemci donanımı tarafından R, S ve T fazları için eCAP1, eCAP2,
eCAP3 olmak üzere 50Hz’de bir üç adet, genel kullanım amaçlı bir adet 100ms’lik
zamanlayıcı ve 50μs’lik kontrol döngüsü kesmesi olmak üzere toplam beş adet
kesme üretilmektedir.
Çizelge 4.2 : Sistemde kullanılan DSP çevre birimleri.
Sisteme ilişkin zamanlama diyagramı Şekil 4.12’de görülmektedir. Burada görülen
üçgen dalga DGM işaretlerini üretmekte kullanılan ePWM modülü sayıcısıdır. ePWM
modülü CMPA kaydedicisi ile sayıcıyı karşılaştırarak, elde ettiği işarete ölü zaman
da ekleyerek ePWMxA ve ePWMxB pinleri ile dışarıya aktarır. Kontrol döngüsünün
periyodik olarak koşturulabilmesi için gerekli olan zamanlama ePWM sayıcısından
yararlanarak gerçekleştirilmiştir.
Şekil 4.12’den görüldüğü gibi ePWM sayıcısı sıfır değerinde iken otomatik olarak
ADC çevrimini başlatılır. ADC kesmesi dışında veya ADC modülü çevrimi süresince,
sistemde arkaplan döngüsü olarak adlandırılan ana program, eCAP veya CpuTimer0
kesmelerinden biri koşturulmaktadır. ADC çevrimi tamamlandıktan sonra ADC
modülü kesme üreterek, programın kontrol döngüsünün koşturulduğu ADC
kesmesine dallanması sağlanır. Kontrol döngüsü tamamlandıktan sonra ana programa
dönülmektedir.
Çevre Birim
Kullanım Amacı
ADC VRN, VSN, VTN, IR, IS, IT, VDA_ÜST, VDA_ALT ölçümü.
Kontrol döngüsünün koşturulacağı ADC kesimesini oluşturma.
ePWM DGM işaretlerinin üretilmesi.
ADC çevrime başla tetiklemesi.
eCAP
fR, fS, fT şebeke frekansı ölçümü.
FKD algoritmasında kullanılmak üzere R, S ve T fazlarının sıfır geçiş noktalarında kesme oluşturma.
GPIO Buton okuması, led ve rölelerin kontrolü.
PIE Kesmeler :CpuTimer0, ADC, eCAP1, eCAP2, eCAP3.
97
Şekil 4.12 : Sistem yazılımı zamanlama diyagramı.
Kontrol döngüsü sonucu elde edilen kontrol işareti CMPA_Shadow kaydedicisine
yazılmıştır. Bu kaydediciye yazılan değer ePWM modülü shadow özelliği sayesinde
hemen karşılaştırma işleminde kullanılmaz. Sayıcı sıfır değerine ulaştığında
karşılaştırma kaydedicisi donanım tarafından otomatik olarak güncellenir. Bu
noktada CMPA_Shadow içeriği CMPA’ya yazılarak darbe genişlikliklerinin sabit bir
örnekleme periyodu ile güncellenmesi sağlanır. Böylece DGM işaretleri düzgün bir
şekilde üretilebilmektedir.
Çizelge 4.3’te eCAP modülü konfigürasyonu verilmiştir. eCAP modülü istenildiği
taktirde DGM üretimi için de kullanılabilmektedir. Ancak bu uygulamada modül
yakalama modunda çalışacak şekilde konfigüre edilmiştir.
Yakalama modunda kullanılan eCAP modülü sayıcısı fark (delta) veya mutlak (abs)
değer modunda çalıştırılarak farklı şekillerde sıfırlanabilir. Burada fark modu ile
çalışma tercih edilmiştir.
eCAP modülü yükselen kenarlarda kesme oluşturacak şekilde ayarlandığı için,
şebeke geriliminin negatif alternanstan pozitife geçtiği anda program eCAP
kesmesine dallanacaktır. eCAP modülü SGD devresi ile tetiklendiği için aynı anda
sadece bir adet eCAP kesmesi oluşabilmektedir. Diğer bir deyişle, şebeke fazları
arasında 120o faz farkı olması sebebiyle bir anda eCAP1, eCAP2 veya eCAP3
kesmelerinden sadece biri oluşabilmektedir. Dolayısıyla işlemci zaman paylaşımı
açısından sistemde bir adet eCAP kesmesinin koşturulduğu düşünülebilir.
98
Çizelge 4.3 : eCAP modülü ayarları.
Çizelge 4.4’te ADC modülü ayarları görülmektedir. F2808 ADC’si her bir kanal için
minimum 160ns’de çevrim yapabilmektedir. Ancak ADC modülünde bulunan
frekans bölücüler ile bu değer ayarlanabilmektedir. Özellikle ölçülen işaretin kaynak
empdansı büyük ise, doğru bir şekilde çevrim yapılabilmesi için örnekleme
pencerelerinin artırılması gerekmektedir. Ancak örneklenen tüm işaretler opamp
kullanılarak ADC’ye bağlandığı için kaynak empedansı istenen değere
ayarlanabilmektedir. İdeal opampın çıkış empedansının sıfır olduğu gözönüne
alındığında, opamp ile tamponlanmış bir işaret opamp çıkışında kullanılan alçak
geçiren filtreye bağlı olarak düşük bir empedans ile ADC girişine uygulanır. Bu
şekilde ADC modülü ayarlarında kısa çevrim süreleri kullanılarak doğru ölçümler
yapılması mümkün olmaktadır.
ADC modülü 2x8 kanal, iki adet bağımsız ADC gibi çalışacak ya da bir adet 1x16
sıralı çevrim yapabilecek şekilde ayarlanabilmektedir. Burada 1x16 tipi sıralı çevrim
Kaydedici Ayar Kaydedici Ayar
CTRRST1
CTRRST2
CTRRST3
CTRRST4
Fark Modu.
CAPLDEN Yetkili.
PRESCALE Frekans bölücü = 1.
CAP_APWM Yakalama modu.
CONT_ONESHT Sürekli.
CAP1POL
CAP2POL
CAP3POL
CAP4POL
Yükselen kenarda.
STOP_WRAP Birinci olayda.
SYNCO_SEL Devre dışı.
SYNCI_EN Devre dışı.
CEVT1 Yetkili.
99
modu kullanılmıştır. Sekiz adet işaretin çevrimi tamamlandıktan sonra ham çevrim
sonuçları ADC kesmesinde uygun sayı formatına dönüştürülerek kullanılmaktadır.
Çizelge 4.4 : ADC modülü ayarları.
4.3.2 Sayısal işlemler
Bu bölümde örneklenen işaretlerin uygun sayı formatına dönüştürülmesi ve
ölçeklendirilmesi incelenecektir.
İşlemciler mimarisindeki ALU (Arithmetic Logic Unit) donanımına bağlı olarak
kayan noktalı (floating point) ve sabit noktalı (fixed point) olmak üzere iki kısma
ayrılmaktadır. Kayan noktalı ALU birimi bulundurmayan işlemcilerde kesirli
sayılarla işlem yapılması durumunda standart C kütüphaneleri kullanılabilir. Fakat bu
kütüphanelerin kullanımı işlem hızını düşürmektedir. Bu nedenle sabit noktalı ALU
Kaydedici Ayar Kaydedici Ayar
ACQ_PS
Örnekleme anahtarı 2 adet ADC saat
darbesi boyunca kapalı.
CONT_RUN Sürekli çalışma/durma
devre dışı.
CPS
ADC Saati
=>Fclock/1
=> 25MHz
EXT_SOC_SEQ1 Harici pin ile çevrime
başlama devre dışı.
ADCCLKPS Fadc
=>12,5 MHZ EPWM_SOCB_SEQ2
EPWM SOCB işareti ile SEQ2 tetiklemesi
devre dışı.
SEQ_CASC Kaskat örnekleyici
çalışması. EPWM_SOCB_SEQ
EPWM SOCB işareti ile SEQ tetiklemesi
devre dışı.
SMODE_SEL Ardışıl örnekleme
modu yetkili. EPWM_SOCA_SEQ1
Sıralı çevrimin ePWMx SOCA işareti ile
başlatılması yetkili.
MAX_CONV1Maksimum 8 adet
çevrim. INT_MOD_SEQ1
INT_SEQ1 kesme isteği her bir çevrim sonunda.
REF_SEL Dahili gerilim
referansı. INT_ENA_SEQ1 SEQ1 kesmesi yetkili.
SUSMOD Emulatör etkileşimi, mevcut örnekleme
bitince durakla. INT_ENA_SEQ2
INT_SEQ2 kesme tetiklemesi devre dışı.
100
birimi barındıran işlemcilerde kayan noktalı gösterime alternatif olarak sabit noktalı
IQ (integer quotient) sayı formatı sıkça kullanılmaktadır.
Özellikle kapalı çevrim sayısal kontrolörlerin gerçek zamanlı koşturulması oldukça
işlem gücü gerektirmektedir. Ayrıca bu kontrolörlerin gerçeklenmesinde sabit bir
örnekleme periyodu ile sürekli olarak hesaplama yapıldığı için sistem bant
genişliğinin önemli bir bölümü kontrolör tarafından kullanılır. Sayısal filtre yapıları
ya da PI, PID gibi yapılar gerçeklenecek diferans denklemin derecesine göre birçok
çarpım ve toplamdan oluşabilmektedir.
Endüstriyel işlemcilerin büyük çoğunluğu sabit noktalı sayılarla işlem yapan ALU
birimlerine sahiptir. Kayan noktalı mimariye sahip kontrolörler mevcut olsa da
fiyatlarının yüksek olması nedeniyle endüstriyel kontrolde daha az kullanım alanı
bulmaktadır.
Sistemde kullanılan F2808 işlemcisi sabit noktalı sayılarla işlem yapan donanıma
sahiptir. Bu nedenle örneklenen işaretler uygun bir sabit noktalı sayı formatına
çevirilmelidir.
Sabit noktalı sayı gösterimlerinde sayının virgülden önceki ve sonraki kısımları
sayının ayrı bölümleri ile temsil edilir. Tam ve kesirli kısmı ayıran noktanın yeri
sabittir ve sayının büyümesi ya da küçülmesi ile değişmez. Bu nedenle sabit noktalı
sayılarda sayı çözünürlüğü, sayının her değeri için sabittir. Sabit noktalı sayılar bu
açıdan kayan noktalı sayılardan üstündür. Çünkü kayan noktalı sayılarda sayının
çözünürlüğü sayının eksponenti ile değişmektedir. Kayan noktalı sayılarda sayı
0’dan uzaklaştıkça sayı çözünürlüğü azalmaktadır. Bu durumda kayan noktalı
sayılarla yapılan işlemlerde, aynı işlem içerisinde çok büyük ve çok küçük sayıların
birlikte kullanılması hesaplama hatalarına sebep olacaktır. Örneğin çok büyük ve çok
küçük iki adet sayının toplanması durumunda büyük sayının çözünürlüğü düşük
olduğu için toplamda virgülden sonrası yuvarlanmaktadır. Bu durumda eğer sayılar
arasında fark yeterli büyüklükte ise toplam sonucu büyük olan sayıya eşit olabilir.
Bu amaçla sayısal işlemler yapılırken, kullanılan değişkene uygun bir baz değer
alınarak normalizasyon işlemi yapılır. Dolayısıyla sistemdeki tüm sayılar ±1 arasına
normalize edildikten sonra, sayı çözünürlükleri birbirine yakın hale getirilerek
sayısal işlemler gerçekleştirilir. Sabit noktalı sayılarda ise böyle bir problem
101
olmadığı için, sayının maksimum ve minimum değerleri taşmaya sebep olmadığı
sürece sayılar arasındaki fark önemli değildir.
F2808 işlemcisinde sabit noktalı sayılarla kesirli işlemlerin yapılması için IQMath
kütüphanesi kullanılacaktır. Bu kütüphane standart C kütüphanelerinden farklı olup,
kütüphanenin fonksiyonları içerisinde hesaplama döngüleri mevcut değildir. Bunun
yerine kullanılan IQMath fonksiyonu, işlemcinin ALU birimine ilişkin assembly
komutlarını çağırarak, hesaplamaların çok hızlı bir şekilde gerçekleştirilmesini
sağlamaktadır. IQMath fonksiyonlarında standart fonksiyonlardan farklı olarak
fonksiyonu çağıran programın durup alt programa dallanılması ve sonuçların çağıran
programa gönderilmesi gibi işlemler olmadığı için vakit kaybı yaşanmamaktadır. Bu
kütüphane işlemci yapısındaki ALU birimine ait komutları ve işlemcide yüklü olan
hazır tabloları kullanarak kesirli işlemleri çok hızlı bir şekilde gerçekleştirmektedir.
Örneğin sinüs, kosinüs gibi fonksiyonların kaba değerleri bu tablolardan okunmakta,
ara değerler ise donanımsal olarak hızlı bir şekilde hesaplanmaktadır. Bu şekilde
işlemci sanal olarak kayan noktalı gibi çalışmaktadır.
4.3.2.1 Sayı formatı seçimi
Sabit noktalı sayılarda, noktanın sol tarafındaki basamak sayısı ile sağındaki
basamak sayısı arasında bir seçim yapılmalıdır. Noktanın sol tarafındaki basamak
sayısı sayının maksimum ve minimum değerini, sağ tarafındaki basamak sayısı ise
çözünürlüğünü belirler. Bu yüzden sistemde kullanılan sayının genliği ve
çözünürlüğü arasında bir seçim yapılmak zorundadır. Sistemde uygun sayı formatı
seçildikten sonra işlemler bu formata göre yapılır.
Şekil 4.13’de I1Q15 sayı formatı görülmektedir. Özellikle 16 bit işlemcilerde I1Q15
en çok tercih edilen sayı formattır. I1 ifadesi sayının tam kısmının bir bit, Q15 ifadesi
kesirli kısmın 15 bit ile ifade edildiğini belirtmektedir. Bu sayı formatı kısca Q15
olarak da adlandırılmaktadır. Şekil 4.13’te 16 adet basamak görülmektedir. Noktanın
solundaki tek basamak aynı zamanda işaret biti olarak kullanılmaktadır.
Şekil 4.13 : I1Q15 sayı formatı.
Şekil 4.13’teki I1Q15 formatının çözünürlüğü virgülden sonraki basamak sayısı nf
olmak üzere denklem (4.11) ile 0,00003 olarak hesaplanır.
102
Çö ü ü ü 2 (4.11)
Sayı genliği ise noktanın solundaki basamak sayısı ns kullanılarak [-1,~(+1)] olarak
bulunur.
22 (4.12)
(4.12) ifadesinde sayının pozitif değeri yaklaşık olarak bulunur. Çünkü ifade
edilebilecek en büyük pozitif sayı 0.111111111111111 olduğu için I1Q15 formatında
en büyük pozitif sayı denklem (4.13) daha hassas bir şekilde elde edilmiştir.
_ 2 2 ⋯ 2 → 0.999969482421875 (4.13)
32 bitlik IQ formatlı sayılarda benzer mantıkla işlem yapılır. Sayı çözünürlüğü ve
genliği arasında bir tercih yapılarak, 32 bitten oluşan sabit noktalı bir sayı formatı
belirlenmelidir.
Tasarlanan sistemde tüm ölçüm işlemleri kazanç 1 olacak şekilde
gerçekleştirilecektir. Bu nedenle işlemci içerisinde dışarıdan okunan işaretin gerçek
değerlerinin görülerek, ölçüm devreleri ve yazılımın kalibrasyonunun daha rahat
yapılması amaçlanmıştır. Bu durumda okunacak akım değeri ±4A iken, şebeke
gerilimi ±350V, kondansatör gerilimi ise ±450V civarına kadar çıkabilmektedir. Sayı
formatına sistemdeki en büyük genlikli parametreye göre karar verilmesi gerektiği
için, PI kontrolör çıkışı esas alınmıştır. PI kontrolör çıkışı genliği 2500 olan ePWM
taşıyıcısı ile karşılaştırıldığı için sistemdeki en büyük sayı değişimi ±2500’dür. Bu
nedenle I13Q19 formatı tercih edilmiştir.
Q19 formatında sayı ±4096 arasında değişirken, sayı çözünürlüğü 10-6’dır. Bu sayı
formatı kullanılarak tasarlanan sistemde PI kontrolörler kararlı olarak çalışmış ve
çözünürlük kaynaklı herhangibir sorunla karşılaşılmamıştır.
Şekil 4.14 : Q19 sayı formatı.
Bu yaklaşıma ek olarak sabit noktalı sayılarla da normalizasyon yapılarak daha
yüksek çözünürlüklü sayı formatlarının kullanılması mümkündür.
103
4.3.2.2 İşaret ölçeklendirme
F2808 işlemcisinin 12 bit ADC’si 0-3V giriş işaretleri için 0-4095 arasında bir sayı
üretmektedir. Ayrıca bu sayı ADC ölçüm sonucu kaydedicilerinde (ADCRESULT)
Şekil 4.15’te görüldüğü gibi dört bit sola kaydırılmış olarak saklanmaktadır.
Şekil 4.15 : ADC sonuç kaydedicisi formatı.
Örneklenen işaretlerin ADC sonuç kaydedicilerindeki ham formattan, uygun bir Q
sayı formatına dönüştürülmesi gerekmektedir. Dönüşüm işlemi gerçekleştirildikten
sonra elde edilen sayılar uygun bir kazançla çarpılarak, harici işaret ölçüm kazancı 1
olacak şekilde kontrol algoritmasında kullanılacaktır.
Sistemde temel sayı formatı olarak Q15 seçilmiştir. Sayı bir kez Q15 formatına
dönüştürüldükten sonra bit bazında sağa ya da sola kaydırılarak arzu edilen diğer
sabit noktalı sayı formatlarına kolay bir şekilde dönüştürülebilir.
Şekil 4.16 : İki yönlü işaretin analog olarak ölçeklendirilmesi.
Şekil 4.16’da iki yönlü bir işaret ve bu işaretin analog ölçeklendirme devresi ile
ADC’nin okuyabileceği şekle getirilmiş hali olan tek yönlü işaret görülmektedir. Bu
dönüşümler Bölüm 4.2.4’te bahsedilen şebeke gerilimi ve evirici çıkış akımı ölçme
devreleri ile gerçekleştirilmiş olup işaretler uygun gerilim aralığına getirilmiştir.
Şekil 4.17 : Örneklenen iki yönlü işaretin Q formatına dönüştürülmesi.
Şekil 4.17’de sol tarafta bu işaretlerin örneklendikten sonra elde edilmiş ham
formatları görülmektedir. Sonuçlar ADC kaydedicilerinde 4 bit sola kaydırıldıkları
104
için sayılar 16’lık sayı tabanında FFF0h ve 0000h arasında değişmektedir. Bu
durumdaki örneklenen sayılar 8000h sayısı ile bit tabanlı Özel-VEYA işlemine
sokulursa, sonuçlar Q15 formatına çevirilmiş olacaktır. Şekil 4.17’de sağ tarafta
sayının maksimum ve minimum değerleri için bu işlemin sonucu gösterilmiştir.
Dolayısıyla ölçülen işaretin 1,5V değeri için Q15 formatında sayı 0, 3V için 1 ve 0V
için ise sayı -1 değerini almaktadır. Burada sayının tepe noktasında 7FFFh değeri
yerine 7FF0h elde edilmiştir. Bu bozulma değeri düşük olduğu için ihmal edilebilir.
Ayrıca Bölüm 4.2.4’de analog işaretlerin ölçeklendirilmesinde besleme sınırlarına
yaklaşmanın sakıncalarından bahsedilmişti.
Şekil 4.18 : Tek yönlü işaret örneklenmesi ve Q formatına dönüştürülmesi.
Evirici giriş DA bara kondansatörleri gerilimleri Şekil 4.18’de görülen tek yönlü
işarete örnek olarak verilebilir. Kondansatör gerilimi tek yönlü olduğu için bu tür
işaretlerin çift yönlü işaretlerden farklı şekilde dönüştürülmesi gerekmektedir.
Şekil 4.18’de görüldüğü gibi ölçülen ham işaret 7FFFh ile bit tabanlı VE işlemine
sokulursa işaret basit bir şekilde Q15 formatına dönüştürülmüş olur.
Örneklenen işaretler Q15 formatına dönüştürüldükten sonra, 4 bit sola kaydırılarak
Q19 formatına çevrilir. Daha sonra IQMath çarpma fonksiyonu kullanılarak sayı
ölçüm kazancı ile çarpılır ve işaretin gerçek değeri elde edilmiş olur.
Ölçüm kazançlarının hesaplanması için ADC giriş gerilimi ve Q15 sayı formatı
arasında bir lineer ilişkiye ihtiyaç duyulmaktadır.
Şekil 4.19’da Şekil 4.17’de yapılan dönüşüm sonrası elde edilen sayı çıktısı ve ADC
giriş gerilimi arasındaki ilişki görülmektedir. Şebeke gerilimi ve evirici çıkış akımı
ölçümü devreleri 1,5V referans olacak şekilde Şekil. 4.19’a uygun şekilde
ölçeklendirilmişlerdir. Şekil 4.19’a ilişkin doğru denklemi kullanılarak denklem
(4.14) elde edilmiştir.
105
Şekil 4.19 : İki yönlü giriş işaretleri için ADC giriş gerilimi ve Q15 formatı ilişkisi.
1,5 ∙ 1,5 (4.14)
Akım sensörü giriş çıkış ilişkisi ve sensör ölçeklendirme devresi çıkışı Şekil 4.20’de
görülmektedir. Sensör çıkış gerilimi ADC giriş çalışma aralığı olan 0-3V’u aştığı için
sensör çıkışından 1V çıkarılmıştır.
Şekil 4.20 : Evirici çıkış akımı ve ADC gerilimi ilişkisi.
Şekil 4.20.b’deki ADC gerilimi ilişkisi görülen doğruya ilişkin ifade (4.15)’de verilen
iki noktası bilinen doğru denklemi kullanılarak elde edilebilir.
(4.15)
(4.15) ifadesi Şekil 4.20.b için uygulanarak (4.16) denklemi elde edilmiştir.
7,55
(4.16)
(4.14) ve (4.16) ifadeleri birlikte çözülerek (4.17) ifadesi elde edilir.
∙ 7,5 (4.17)
(4.17) ifadesinde görüldüğü gibi akım kazancı 7,5 olarak elde edilmiştir. İşaret Q19
formatına dönüştürüldükten sonra 7,5 ile çarpılarak akımın gerçek değeri elde edilir.
106
Şebeke gerilimi ölçümü devresi Bölüm 4.2.4.1’de tartışıldığı gibi Şekil 4.21’de
görülen şebeke gerilimi ve ADC girişi ilişkisine sahiptir.
VADC
VAA
2.293 V
1.5 V
0-311V
0.707 V
311V
Şekil 4.21 : Şebeke gerilimi ölçümü ve ADC giriş gerilimi ilişkisi.
(4.15) denklemi Şekil 4.21 için kullanılarak (4.18) ifadesi elde edilir.
1,586622
2,293311
(4.18)
(4.18) ve (4.14) birlikte çözülerek denklem (4.19) elde edilmiştir.
∙ 588,272 (4.19)
Q19 formatına dönüştürülen şebeke ölçüm işareti 588,272 ile çarpılarak şebeke
gerilimi kazancı 1 olacak şekilde ölçülür.
Şekil 4.22 : Yazılımsal ölçeklendirmesi yapılan şebeke gerilimi ölçüm işareti.
Şekil 4.22’de Q19 formatına dönüştürüldükten sonra denklem (4.19)’daki kazançla
çarpılarak elde edilen örneklenmiş şebeke gerilimi işareti görülmektedir. Görüldüğü
gibi işaret düzgün bir şekilde ölçeklendirilerek elde edilmektedir. Ölçümün yapıldığı
107
andaki şebeke gerilimi 235V AA seviyesinde olduğu için, ölçülen işaretin tepe değeri
330V civarlarına kadar yükselmektedir.
Şekil 4.23 : Tek yönlü giriş işareti ve ADC gerilim ilişkisi.
Şekil 4.18’de görülen tek yönlü işaret ölçeklendirmesine ait ADC giriş gerilimi ve
elde edilen sayı arasındaki ilişki Şekil 4.23.a’daki eğrinin denklemi ile (4.20)’de
ifade edilmiştir.
3 ∙ (4.20)
Şekil 4.23.b’de ise Bölüm 4.2.4.3’de tartışılan giriş DA bara kondansatör gerilimi
ölçüm devresi ilişkisi gösterilmektedir. Şekil 4.23.b’deki eğrinin denklemi ile (4.21)
elde edilir.
0,00425 ∙ (4.21)
(4.20) ve (4.21) denklemleri birlikte çözülerek (4.22) denkleminde görülen DA bara
ölçüm devresi kazancı 705,882 olarak hesaplanmıştır.
∙ 705,882 (4.22)
Hesaplanan kazançlar Çizelge 4.5‘de özetlenmiştir.
Çizelge 4.5 : İşaret kazançları.
İşaret Kazanç
Şebeke Gerilimi 588,272
DA Bara Gerilimi 705,882
Akım 7,5
108
4.3.3 Üç seviyeli SDGM işaretlerinin gerçek zamanlı üretimi
SDM işaretlerinde referans işaret sistemin şebeke bağlantılı kapalı çevrim
çalışmasında PI kontrolü ile üretilmektedir. Ancak şebeke bağlantısız açık çevrim
çalışmada referans sinüs değerleri tablodan okunarak elde edilmektedir. Her iki
durumda da kullanılan ePWM konfigürasyonu ve SDGM algoritması aynıdır.
Sinüs tablosu Ek G.a’da verilen Matlab kodlarıyla üretilmiştir. Sinüs tablosu
2048 adet elemandan oluşmakta ve tablo elemanları modülasyon indeksi 0,96 olacak
şekilde ±2400 arasında değer almaktadır. Elde edilen tablo C programında karakter
dizisi içerisinde const olarak tanımlanarak Şekil 4.24’deki gibi saklanmaktadır.
Şekil 4.24 : SDGM üretiminde kullanılan sinüs tablosu.
Sinüs değerleri Şekil 4.12’deki zamanlama diyagramındaki kontrol döngüsü
içerisinde tablodan okunarak CMPA kaydedicisine yazılmaktadır. Böylece her
anahtarlama periyodunda karşılaştırıcı değeri güncellenerek darbe genişliklerinin
sinüzoidal olarak değiştirilmesi sağlanır.
Çıkış geriliminin ana harmonik frekansı tablo boyutu, örnekleme periyodu ve
tablodaki ilerleme adımı ile belirlenir.
ü ∙ (4.23)
Sistemde örnekleme periyodu anahtarlama frekansına eşit olduğu için ve sinüs değeri
her kontrol döngüsünde güncellendiği için güncelleme periyodu 50μs’dir.
Çıkış gerilimi ana harmonik frekansını 50Hz yapabilemek için eleman sayısı (4.23)
denklemi ile 400 olarak hesaplanır. Böylece sinüs tablosunun başından sonuna kadar
400 adımda gidilerek, çıkış gerilimi ana harmonik frekansı 50Hz değerine
getirilebilir. Bu işlem 400 elemandan oluşan bir sinüs tablosu kullanılarak tablo
indeksinin her örnekleme periyodunda 1 artırılması ile gerçekleştirilebileceği gibi
Şekil 4.24’deki gibi 2048 elemandan oluşan bir tabloda indeks artışı 5,12 yapılarak
da gerçekleştirilebilir. Böylece 5,12 indeks artışı ile 400 adımda tablo sonuna
ulaşılabilmektedir. Çıkış gerilimi frekansı tablo indeks adımı değiştirilerek değişken
hale getirilebilir.
109
Çizelge 4.6 : ePWM modülü ayarları.
Sinüs tablosunun negatif değerlerinde, tablodan okunan değer sayıcı tepe değeri olan
2500 ile toplanarak ilgili ePWM modülüne ait CMPA kaydedicisine yazılır.
Şebeke bağlantılı çalışmada sinüs tablosu kullanılmaksızın, PI kontrolör çıkışında
üretilen sinüzoidal işaret modülasyon işleminin düzgün bir şekilde gerçekleşmesini
sağlar.
Çizelge 4.6’da ePWM modülü ayarları görülmektedir. Modül ayarları yapılırken
farklı seviyeleri kontrol eden yukarı aşağı sayıcıların tek bir sayıcı gibi
Kaydedici Ayar Kaydedici Ayar
CLKDIV TB_DIV1, saat bölücü 1. TBPHS Faz kaydedicisi değeri 0.
HSPCLKDIV TB_DIV1, saat bölücü 1. SHDWAMODE/
SHDWBMODE SHADOW modu etkin.
CTRMODE Yukarı aşağı sayıcı. LOADAMODE/
LOADBMODE
Karşılaştırıcıyı, sayıcı sıfır iken güncelle.
PHSDIR Senkronizasyondan sonra
yukarı say. AQCTLA/CAU Çıkış Lojik 0.
PHSEN ePWM1 devre dışı.
ePWM2-ePWM6 etkin. AQCTLA/CAD Çıkış Lojik 1.
PRDLD TB_SHADOW IN_MODE/
OUT_MODE
ePWMA/ePWMB Aktif high eşlenik.
SYNCOSEL Sayıcı sıfır iken
senkronizasyon işareti üret.POLSEL ePWMB, ePWMA’nın tersi.
TBPRD Sayıcı periyodu 2500. DBFED/DBRED 100 =>1μs ölü zaman.
CHPEN PWM kıyıcı devre dışı. SOCBEN SOCA üretimi devre dışı.
TZSEL/OSHT1 Yetkili. SOCAEN ePWM modülü ADC çevrime
başlama işareti SOCA üretmesi yetkili.
TZA/TZB Trip Zone Durumunda
ePWM çıkışları lojik “0”. SOCASEL
TBCTR=0 iken ADC çevrimine başla.
OST/CBC Devre dışı. INTEN ePWM kesmesi devre dışı
bırak.
SOCAPRD İlk olayda ADC çevrime
başlama işareti üret.
SysCtrlRegs/
TBCLKSYNC
ePWM modülü saat işaretini çalıştır.
110
davranabilmesi için, sayıcılar senkron edilmiştir. Bu amaçla modülün faz kaydırma
özelliği kullanılmaktadır. Modül konfigürasyonunda faz kaydedicisine 0 değeri
yazılmış ve her anahtarlama periyodunda sayıcı sıfır değerini aldığında, faz
kaydedicisi içeriğinin sayıcıya yazılması sağlanmıştır. Böylece 6 adet ePWM
modülüne ait taşıyıcı üçgen işaret senkron olarak çalışmaktadır. DGM işaretlerinin
düzgün olarak üretilebilmesi için en azından aynı faz bacağını kontrol eden ePWM
modülleri sayıcılarının senkron olması gerekmektedir. Ayrıca ePWMA ve ePWMB
çıkışları aktif high eşlenik çalışacak şekilde konfigüre edilmiştir. ePWM modülü ölü
zaman lojiği eşlenik çalışan anahtarlarda donanımsal olarak 1μs ölü zaman
oluşturacak şekilde ayarlanmıştır.
Şekil 4.25 : Çok seviyeli SDGM işaretleri.
Şekil 4.25’de işlemci ile sayısal olarak üretilen SDGM işaretleri görülmektedir.
Üretilen işaretler Bölüm 3.5.1’de görülen benzetim sonuçları ile örtüşmektedir.
Şekil 4.25’de eşlenik çalışan anahtarlarda sinüsün tepe noktaları sürekli olarak
gözükse de görüntü yakınlaştırıldığında, darbelerin sürekli olarak kalmadığı
görülerek, modülasyon indeksinin seçiminin doğru yapıldığı teyit edilmiştir.
Şekil 4.26 : SDGM düşen kenar ölü zamanı.
ePWM1A
ePWM2A
ePWM2B
ePWM1B
ePWM1A
ePWM2A
ePWM1B
ePWM2B
111
Şekil 4.26 ve Şekil 4.27’de ölü zaman işaretlerinin hassas bir şekilde üretildiği
görülmektedir.
Şekil 4.27 : SDGM yükselen kenar ölü zamanı.
Şekil 4.28 : SDGM evirici seviye değişim anı.
Şekil 4.28’de eviricinin seviye değişme anı görülmektedir. Bu anda
ePWM1A-ePWM2A-ePWM1B’nin aynı anda lojik 1 değerini alması giriş DA
baradaki üstteki kondansatörü, ePWM2A-ePWM1B-ePWM2B’nin aynı anda lojik 1
olması ise DA bara alt kondansatörün kısadevre olmasına sebep olur. Şekil 4.28’de
görüldüğü gibi seviye değişme anında bu iki durum oluşmamakta, eviricinin seviye
geçisi yumuşak bir şekilde gerçekleşmektedir.
4.3.4 Faz kilitlemeli döngü algoritması
Üçüncü bölümde Şekil 3.4’te evirici akımının takip edeceği şebeke ile kilitlenmiş
referans sinüs işareti gösterilmişti. Bu işaretin doğru üretilmesi sistemin başarımı
açısından son derece önemlidir. İyi tasarlanmış bir FKD hızlı cevap verme ve bozucu
etkilerden etkilenmeme gibi özelliklere sahip olmalıdır.
ePWM1A
ePWM2A
ePWM2B
ePWM1B
ePWM1A
ePWM2A
ePWM2B
ePWM1B
112
FKD şebeke frekansı değiştiği taktirde hızlı bir şekilde bu değişimi algılayıp
çıkışında oluşturduğu sinüs işaretinin fazını şebeke ile kilitleyen kapalı çevrim bir
sistemdir. Ayrıca FKD’nin çıkışının şebeke gerilimindeki değişimlerden
etkilenmemesi istenir. FKD çıkışında birim genlikli sinüzoidal işaret üretilmektedir.
Eğer şebeke gerilimi değişimleri FKD çıkış işareti genliğini değiştirirse, eviricinin
şebekeye aktardığı güç de değişecektir.
Geleneksel FKD yapısında faz dedektörü, alçak geçiren filtre, bant durduran filtre ve
gerilim kontrollü osilatör gibi yapılar olsa da bu yapıdaki FKD’lerin sayısal olarak
gerçek zamanlı hesaplanması oldukça zaman almaktadır. Ayrıca bu yaklaşımlarda
kullanılan sayısal filtreler iyi tasarlanmaz ise FKD çıkışı şebekedeki bozulmalardan
oldukça etkilenmektedir. Bu nedenle bu çalışmada FKD, şebeke faz-nötr geriliminin
sıfır geçiş noktalarından yararlanan bir algoritma kullanılarak gerçekleştirilecektir.
Şekil 4.29 : Şebeke gerilimi ve sıfır geçiş dedektörü işaretleri.
Şekil 4.29’da görüldüğü üzere SGD şebeke gerilimi pozitif alternansta iken lojik 1,
negatif alternansta iken ise lojik 0 işaretlerini üretmektedir. SGD işaretinin yükselen
kenarları ile şebekenin frekans ve faz bilgileri elde edilebilir.
FKD algoritmasında kullanılmak üzere bir sinüs fonksiyonuna ihtiyaç vardır. Bu
sinüsün değerleri 0 2 arasında hesaplanarak bir tablo oluşturulduktan sonra
işlemciye yüklenir. Amaç bu tablodaki değerleri şebeke sıfır geçiş noktalarına
arasına yaymaktır.
Hemen hemen tüm işlemcilerde yükselen ya da düşen kenarda kesme üretme özelliği
bulunmaktadır. Bu özellik ile harici bir pinden gelen sinyal düşen ya da yükselen
kenarda ise işlemcide o an koşturulan program durmakta ve ilgili kesme alt
113
programına dallanılmaktadır. Programın kesme alt programında bulunduğu an,
şebekenin sıfır geçiş anıdır. Bu şekilde şebekenin sıfır geçişi yoklama yöntemi
kullanılmadan donanımsal olarak yakalanabilir. Yani işlemci sıfır geçiş noktaları
haricinde sürekli olarak pini yoklamadan, diğer işlerine devam edebilir, kesme işareti
geldiğinde ise kesme alt programında FKD ile ilgili işlemleri tamamladıktan sonra
ana programa döner.
Şebeke sıfır geçişlerini yakalamak amacıyla F2808 işlemcisinin eCAP modülü
kullanılmıştır. Bu modül asıl olarak darbe genişliklerini donanımsal olarak ölçmek
için kullanılmakla beraber, aynı zamanda düşen ya da yükselen kenarları da
yakalayarak kesme üretebilmektedir. Sistemde eCAP modülünün bir diğer kullanım
alanı ilgili faza ait periyot değerinin donanımsal olarak ölçülerek, şebeke frekansının
sürekli izlenmesidir.
Burada önerilen FKD algoritmasının uygulanması için iki adet kesme kullanılması
gerekmektedir. Bunlardan biri yüksek örnekleme frekanslı kontrol döngüsü
kesmesidir. Bu kesme önceki bölümlerde de bahsedildiği gibi 20kHz’lik anahtarlama
frekansında çalışmaktadır. Sistem 50μs’de bir periyodik olarak bu kontrol döngüsü
kesmesine dallanmaktadır. FKD çıkışında elde edilen referans işaret de 50μs’de bir
tablodan okunarak bu kesmede kullanılmaktadır.
Şebeke sıfır geçişi yakalandığında eCAP kesme alt programında sinüs tablosunun
indeksi sıfırlanır. Dolayısıyla bu noktadan sonra sinüs tablosundaki ilk eleman işlem
görecek ve sinüs değeri 0’dan itibaren artmaya başlayacaktır. eCAP kesme
programında hesaplanması gereken bir diğer parametre tablodaki ilerleme adımıdır.
Şebeke frekansına uygun tablo artış adımı hesaplanarak şebeke periyodunun sonuna
gelindiğinde sinüs tablosunun da sonuna gelinmiş olması sağlanmaktadır. Örneğin
50Hz şebekede 20kHz’lik örnekleme yapılarsa tablodan 400 kere okuma
yapılacaktır. Bu nedenle 400 okuma sonunda tablonun sonuna gelinmesini
sağlayacak tablo indeksi artış adımı hesaplanmalıdır. Denklem (4.24) kullanılarak bu
hesaplama her periyot başında eCAP kesmesi içinde tekrarlanır.
ş (4.24)
Denklem (4.24)’de faz sayıcısı olarak adlandırılan terim de tablo artış adımı gibi
periyodik olarak kullanılan bir değişkendir. 20 kHz’lik kontrol döngüsüne her gidişte
114
değeri bir artırılan faz sayıcısı değişkeni şebeke sıfır geçişi yakalandığında
ş hesaplandıktan sonra sıfırlanır. eCap kesmesine gelindiği zaman
faz sayıcısı değişkeni denklem (4.25)’e göre değer alacaktır.
ş
ö(4.25)
Denklem (4.24) ve (4.25) kullanılarak 50Hz şebeke gerilimi, 20kHz örnekleme
frekansı ve 2048 eleman içeren bir sinüs tablosu için tablo artış adımı 5,12 olarak
hesaplanır. Bütün bu işlemler gerçek zamanlı olarak tekrarlanarak FKD
algoritmasının şebeke frekansı değişimlerine karşı tabloyu şebeke periyodu boyunca
yayması sağlanır. Böylece referans işaret ile şebeke gerilimi fazı kilitlenmiş olur.
Ayrıca sinüs değerleri tablodan okunduğu için FKD, şebeke gerilimindeki
bozulmalardan etkilenmez.
Önceki bölümlerde bahsedildiği gibi eviricinin şebekeye reaktif güç aktarması FKD
çıkış işaretinin fazının değiştirilmesi ile sağlanabilir. Bu durumda FKD, çıkış işareti
ile şebeke gerilimi arasındaki faz farkını sabit tutacak şekilde çalışır. FKD
algortiması ile bu iş basit bir şekilde gerçekleştirilebilir. Şebeke sıfır geçişi
algılandığından tablonun indeksi 0 yerine istenilen faz farkı kadar ileriki bir elemana
kaydırılır. Böylece arzu edilen faz farkı oluşturulmuş olur.
Şekil 4.30’da FKD çıkışı ile şebeke gerilimi karşılaştırma sonucu görülmektedir.
FKD sonucunda elde edilen sinüsün değeri pozitif alternansta iken bir işlemci pini
lojik 1 yapılmakta, negatif alternansta iken ise sıfır yapılarak elde edilen işaret
şebeke gerilimi ile karşılaştırılmaktadır. Şekil 4.30’dan görüldüğü üzere FKD
algoritması şebeke sıfır geçişlerini oldukça iyi bir şekilde yakalamaktadır.
Şekil 4.30 : FKD algoritması sıfır geçişi.
Şebeke Gerilimi
FKD Sıfır Geçişleri
115
Şekil 4.31’de ise FKD sonucu üretilen yazılımsal sinüs işareti görülmektedir.
Şekil 4.31’de görüldüğü üzere FKD çıkışı düzgün bir sinüs formundadır.
Şekil 4.31 : FKD çıkışı referans sinüs işareti.
4.3.5 PI kontrolör
Sistemde DA bara ve akım kontrolü için Şekil 4.32’de görülen sayısal PI kontrolör
yapısı kullanılmaktadır.
+
-
+
+
++
z-1
r(k)
y(k)
KiKp Umaks
Umin
u(k)
=?
up
i1
w1
ui
v1
Şekil 4.32 : PI kontrolör blok diyagramı.
Şekil 4.32’deki yapıda geleneksel PI kontrolör uygulamasına ek olarak, çıkış
işaretinde doyma oluşması durumunda integral teriminin şişmesini önleyen bir
algoritma kullanılmaktadır.
1 ∙
∙
(4.26)
up hata terimi referansın geribesleme işaretinden çıkarılması ile elde edilmektedir.
Hata terimi integral katsayısı Ki ile çarpılarak mevcut örnekleme periyoduna ait
116
integral terimi elde edilir. (4.26) ifadesinde görüldüğü üzere integral terim ui, mevcut
ve bir önceki örnekleme periyodundaki integral terimlerinin toplanması ile elde
edilmektedir. Ancak integratörün hata işaretini toplayarak gitmesi sebebiyle sistemin
çalışma süresince şişmesi ve sistemi kararsız hale getirmesi mümkün olabilmektedir.
Bu nedenle eğer kontrolör çıkış işareti belirlenen sınırların dışında ise, entegrasyon
işlemi durdurularak, integral değerinin şişmesi önlenebilir. Buna göre Şekil 4.32’deki
w1 (4.27) ifadesine göre değer alacaktır.
0:1:
(4.27)
Çıkış işaretinin sınırlandırılması ile kontrolör çıkışı (4.28) ifadesine göre değer
almaktadır.
∶
∶ ∶
(4.28)
Sistemde PI akım kontrolörü çıkışı ePWM modülü tarafından kullanıldığı için,
kontrolör çıkış işareti modülasyon indeksini 0,96 yapan ±2400 değerleri arasında
sınırlandırılmalıdır. DA bara kontrolörü ise birim genlikli referans sinüs işareti ile
işleme girdiği için kontrolör çıkışı ±1 ile sınırlandırılmıştır.
4.3.6 Akış diyagramları
İşlemci devresi reset ucundaki yükselen kenar darbe ile uyandırma işaretini alır.
Reset işaretini alan işlemci her C programında zorunlu olarak bulunan main()
fonksiyonuna dallanarak, programın koşturulmasına başlanır. Sistem yazılımına
ilişkin ana akış diyagramı Şekil 4.33’te gösterilmiştir.
Yazılımda ilk olarak saat modül ayarları yapılmaktadır. Böylece işlemciye dışarıdan
bağlanan 20MHz kristal ile işlemci içerisinde 100MHz frekansında saat darbeleri
üretilebilmektedir. Daha sonra kullanılan ADC, eCAP ve ePWM modüllerine ait saat
işaretleri aktif edilir. Giriş/çıkış olarak veya çevre birimleri tarafından kullanılan
pinlere ilişkin port ayarları yapıldıktan sonra, kesme vektörlerin haritalaması yapılır.
F2808 işlemcisi CPU bazında 12 adet kesme alabilmektedir. Ancak işlemcide
çevresel birimlerle birlikte toplam 43 adet kesme kaynağı olduğu için, bu kesmeler
ilgili yerlere yönlendirilmelidir. İşlemcinin PIE bloğu kullanılarak kullanılan kesme
117
kaynakları haritalanır ve ilgili kesme alt programlarına yönlendirilirler. Daha sonra
eCAP, ePWM ve ADC modül ayarları önceki kısımda bahsedilen şekilde
gerçekleştirilir.
PI kontrolör katsayıları, kontrolör fonksiyonuna gönderildikten sonra, sayıcılar
çalıştırılarak sistem sonsuz döngü fonksiyonu olan arkaplan döngüsüne ulaşır.
İşlemci herhangi bir reset almadığı sürece arkaplan döngüsünden çıkamayacaktır.
Sistem ana programı arkaplan döngüsü içerisinde bulunmaktadır. Bununla beraber
program kesme işaretleri oluştuğunda ilgili beş adet kesme alt programından birine
dallanarak, kesme fonksiyonunu tamamladıktan arkaplan döngüsüne geri döner.
Kesme altprogramları arasında en yüksek öncelikli olan ADC kesmesidir. Bu
kesmede evirici kontrol döngüsüne ilişkin işlemler gerçekleştirilerek, program 20kHz
frekansında arkaplan döngüsü ve ADC kesmesi arasında gidip gelmektedir.
Yazılımda ikinci öncelikli kesme alt programı 50Hz frekansında koşturulan ve
şebeke sıfır noktalarında tetiklenen eCAP1, eCAP2 ve eCAP3 kesmeleridir. Bu
kesmeler 120o faz farklı şebeke gerilimi ile tetiklendikleri için aynı anda oluşmaları
söz konusu değildir. Bu nedenle eCAP kesmeleri, işlemci hesap yükü açısından tek
bir kesme olarak düşünülebilir. Bu kesmeler içerisinde şebeke frekansı ölçümü ve
FKD algoritmasının bir kısmı koşturulmaktadır. FKD algoritması ADC ve eCAP
kesmelerinin birlikte çalışmasıyla gerçekleştirilmektedir.
Sistemdeki en düşük öncelikli kesme CpuTimer0 kesmesidir. 100msn’de bir
koşturulan bu kesmenin temel amacı yazılımsal sayıcılar için zaman tabanı
oluşturmasıdır. Ayrıca bu kesmede başlat ve durdur tuşları da okunmaktadır.
Yazılıma sistem performansı açısından bakıldığında en fazla bant genişliğinin ADC
kesmesi tarafından tüketildiği görülür. Bu kesmede yüksek örnekleme frekansı ile
birçok işlemi barındıran kontrol döngüsü koşturulduğu için hesaplama gücünün
büyük bir kısmı ADC kesmesi tarafından kullanılmaktadır.
100MHz çalışma frekansı için bir adet saat darbesi denklem (4.29)’dan 10ns olarak
hesaplanır.
100
1→ 10
(4.29)
118
İşlemci Reseti
PIE kesme vektörleri haritalaması ve kesmelerin ayarlanması.
Modül İlk AyarlarıCpuTimer0
ADCePWMeCAP
PI kontrolör katsayılarını PI fonksiyonuna gönder.
İşlemci İlk AyarlarıSaat modülü
Giriş-çıkış portlarıFlash hafıza
CpuTimer0, ePWM1-6 ve eCAP1-3 sayıcılarını başlat.
Tüm bayrakları sıfırla.
Arkaplan Döngüsü
CpuTimer0 Kesmesi eCAP1 Kesmesi eCAP2 Kesmesi eCAP3 Kesmesi
ADC Kesmesi
20kHz=>50usn
50Hz =>20msn 50Hz =>20msn 50Hz =>20msn10Hz =>100msn
Şekil 4.33 : Ana akış diyagramı.
Bu durumda 20kHz ile koşturulan kontrol döngüsü, (4.30) ile hesaplanan 5000 adet
işlemci saat darbesi içerisinde tamamlanmalıdır. CCS derleyicisi ile iki adet farklı
kod noktası arasında kaç saat darbesinin geçtiği ölçülebilmektedir. Buna göre ADC
kesmesi 1160 saat darbesinde koşturulmaktadır. Ayrıca ADC kesmesi başında bir pin
119
lojik 1 yapılarak, kesme sonunda tekrar lojik 0 yapılmış ve oluşan işaret osiloskop ile
izlenerek ADC kesmesinin koşturulma süresi 12μs olarak belirlenmiştir.
_ 20
_1
_→ 50
SaatDarbeSayısı _ → 5000
(4.30)
ADC kesmesinin koşturulma süresi, 50μs’lik kontrol döngüsü süresiyle oranlanarak
ADC kesmesinin toplam işlem işlem gücünün %24’ünü kullandığı görülebilir. Arta
kalan işlem gücü ise eCAP, CpuTimer0 kesmeleri ve arkaplan döngüsü tarafından
kullanılmaktadır.
Yazılımda kullanılan tablolar da dahil olmak üzere, toplam flash hafıza kullanımı
%20 olarak ölçülmüştür.
4.3.6.1 Ana program
Şekil 4.34’de arkaplan döngüsüne ait akış diyagramı görülmektedir. Sistem çalışması
süresince program Sistem test fonksiyonu()’nu kullanarak şebekeyi sürekli olarak
izler. Üç faza ait şebeke gerilimleri, üç faz evirici çıkış akımları ve DA bara
gerilimleri kontrol döngüsü içerisinde değerlendirilerek, bu parametrelerin belirlenen
değerler dışına çıkması durumunda ilgili parametreye ait hata bayrağı lojik 1 yapılır.
Bu bayrak değişkenleri Sistem test fonksiyonu() içerisinde izlenmektedir.
Şekil 4.34’ten görüldüğü üzere, sistem şebekeye senkron olmadan önce en az bir
saniye boyunca sistemi izler. Zaman_aşımı_sayıcısı değeri CpuTimer0 kesmesi
içerisinde 100ms’de bir arttırılmaktadır.
Sistem test fonksiyonu(), her faza ait hata sistem durumu değişkeninin değerini
belirlemektedir. Faz gerilimi düşüklüğü veya yüksekliği, aşırı akım ya da şebeke
frekansının nominal değerler içerisinde olması durumunda sistem durumu lojik 1
değerini alır. Böylece 1 sn sistem izleme süresi sonunda hata oluşmamışsa ve başlat
tuşuna basılmışsa, program Sistem çalışma fonksiyonu()’na dallanarak şebeke
senkronizasyonu başlar. Eğer başlat tuşuna basılmamışsa ya da herhangi bir hata
bayrağı kalkmışsa, program Sistem durdurma fonksiyonu()’na dallanır.
120
Sistem durdurma fonksiyonu() ePWM çıkışlarını lojik 0 durumuna çeker. Ayrıca DA
bara gerilimi deşarj hatası varsa, DA bara gerilimi deşarj işlemini başlatır.
Şekil 4.34 : Arkaplan döngüsü akış diyagramı.
Program Sistem çalışma fonksiyonu()’na dallandığında şebekeye senkronizasyon
işlemi başlatılır. Bu amaçla önce DA bara kondansatörü yumuşak şarj işlemi
gerçekleştirilir. Kondansatörler şarj olduktan sonra sistem 400ms daha
Sistem test fonksiyonu()’na dallanır. Böylece kondansatör gerilimleri değerinin uygun
sınırlar arasında olması ve kondansatör şarjı sırasında şebekede oluşabilecek bir
problemin algılanması da sağlanmış olur. Daha sonra sistem yazılımı değeri eCAP
kesmelerinde belirlenen şebeke sıfır geçişi bayrağını yoklayarak, her bir evirici
fazının şebeke geriliminin sıfır geçişinde senkronizasyona başlamasını temin eder.
Eğer şebeke sıfır geçiş bayrağı 1 değilse, program Sistem test fonksiyonu()’nu
çağırmaktadır. Herhangi bir faza ait sıfır geçiş noktası yakalandığında o faza ait PI
kontrolör değişkenleri sıfırlanır ve o faza ait ePWM çıkışları serbest bırakılarak
eviricinin senkronizasyona başlaması sağlanır. Her senkronizasyondan önce PI
kontrolör değişkenleri temizlenerek, evirici çıkış geriliminin sıfırdan başlaması
121
sağlanmaktadır. Aksi durumda kontrolör integratöründe biriken değer nedeniyle, ilk
anda evirici çıkış gerilimi rasgele bir değer alarak senkronizasyonun başarısız
olmasına sebep olabilmektedir. Bu durumda PI kontrolör sistemi hemen
toparlayamaz ise büyük geçici durum akımları nedeniyle sistem akım koruma
durumuna geçebilmektedir. PI kontrolör değerlerinin temizlenmesi ile ise ilk
senkronizasyon anı için evirici çıkış gerilimi 0 yapılarak, şebeke ve eviricinin
yumuşak bir şekilde kenetlenmesi sağlanmış olur.
4.3.6.2 Kontrol döngüsü
Kontrol döngüsü ADC kesmesinde koşturulmaktadır. ADC kesmesi ADC çevirimi
bittiğinde donanımsal olarak oluşturulmaktadır. Bu nedenle program ADC kesmesine
dallandığında kontrol algoritmasında kullanılacak tüm değişkenler örneklenmiş
olarak hazır bir şekilde ADC Result kaydedicilerinde bulunmaktadır. ePWM modülü,
ADC çevrime başlama tetiklemesini ürettiği için ADC kesmesi ePWM modülü ile
aynı frekansta yani 20kHz ile çalışmaktadır. Program Şekil 4.35’te görülen ADC
kesmesine geldiğinde ilk olarak Bölüm 4.3.2.2’de anlatılan işaret ölçeklendirme
işlemleri gerçekleştirilir.
Üçüncü bölümde Şekil 3.5’de görülen kontrol algoritması Şekil 4.35’te görülen
sırada koşturularak evirici kontrolü gerçekleştirilmektedir.
FKD algoritmasında eCAP kesmesinde hesaplanan tablo indeksi artış adımı
kullanılarak sinüs tablosunun şebeke boyunca yayılması sağlanır. Daha sonra
PI_DA_Bara() fonksiyonu çıkışı, FKD ile elde edilen birim genlikli sinüs değerinden
çıkartılarak Akım_Genliği ile çarpılmaktadır. Akım_Genliği değeri MPPT ile
belirlenen ve şebekeye aktarılacak gücü ayarlayan değişkendir. Böylece eviricinin
şebekeye aktaracağı akımın genliği de ayarlanarak elde edilen referans işaret
PI_Akım_Kontrolü() fonksiyonuna referans olarak girilir. PI_Akım_Kontrolü()
geribesleme işareti ise örneklenen evirici çıkış akımıdır. PI_Akım_Kontrolü() çıkışı
SDGM algoritmasına uygulanarak kontrol işaretlerinin DGM işaretlerine dönüşümü
tamamlanmış olur.
ADC kesmesinde son olarak örneklenen işaretlerin değerlendirmesi yapılmaktadır.
Burada şebeke gerilimleri, evirici faz akımları ya da DA bara gerilimlerinde bir hata
varsa ilgili hata bayrağı lojik 1 olarak ayarlanır ve hata oluşan faza ait ePWM çıkışı
kapatılır. ADC kesmesi 20kHz frekansında çalıştığı için özellikle aşırı akım gibi
122
durumlarda ePWM çıkışlarının hızlı bir şekilde kapatılmasını sağlamaktadır. Burada
ayarlanan bayraklar ise arkaplan döngüsünde sürekli olarak yoklanarak
değerlendirilmektedir. Sistemin kapatılması durumunda, çıkış faz rölelerinin
açılması, DA bara deşarjı gibi daha yavaş işlemler arkaplan döngüsünde
gerçekleştirilmektedir.
Şekil 4.35 : Kontrol döngüsü akış diyagramı.
123
Her kesme altprogramı sonunda, kesmenin doğru bir şekilde alındığını bildirmek
üzere PIE ve ilgili kesme kaynağına ait kesme bayrakları temizlenmektedir.
Şekil 4.35’te görülen SDGM() fonksiyonuna ait akış diyagramı Şekil 4.36’da
görülmektedir. SDGM() fonksiyonu giriş olarak Referans isimli değişkeni kapalı
çevrim çalışmada PI kontrolör çıkışından, açık çevrim şebeke bağlantısız çalışmada
ise tablodan almaktadır. Açık çevrim çalışmada Referans değeri tablodan okunduğu
için her ADC kesmesinde, tablo indeksi artırılmalıdır.
Şekil 4.36 : SDGM akış diyagramı.
Şekil 4.36’da Referans’ın negatif alternansında Referans değeri, DGM sayıcısı tepe
değeri olan 2500 kadar artırılarak CMPA karşılaştırma kaydedicisine yazılmaktadır.
ePWM modülü donanımsal sayıcısı sadece pozitif değerlerde saydığı için alternans
değişiminde Referans’ın pozitife ötelenmesi gerekmektedir.
124
4.3.6.3 Diğer kesmeler
Sistemde R, S ve T fazlarının sıfır geçiş noktalarının yakalanması, FKD algoritması
ve şebeke frekansının ölçülmesi eCAP kesmelerinde gerçekleştirilmektedir.
Şekil 4.37’de R fazına ait eCAP kesmesi akış diyagramı görülmektedir.
indeks_R_FKD = 0;FKD_adım = 2048/FKD_R_sayıcısı;
FKD_R_sayıcısı = 0;
eCAP1 Kesmesi
Periyot_R > 53 Hz veya
Periyot_R<47 Hz
E
H
CAP1 kaydedicisinden Periyot_R değerini oku.CAP1 = 0;
R_Sıfır_Geçiş_Bayrağı = 1;
R_frekans_hata_sayicisi ++;
R_frekans_hata_sayicisi >1
R_frekans_hatası = 1;İlgili ePWM çıkışını kapat.
R_frekans_hata_sayicisi = 0;
H
E
Kesme bayraklarını temizle.
Arkaplan Döngüsü
Şekil 4.37 : eCAP kesmesi akış diyagramı.
125
Sistemde hata bayraklarının yanlışlıkla kaldırılmasını önlemek için hata sayıcıları
kullanılmaktadır. Böylece ölçümlerde oluşabilecek bir hata neticesinde sistemin
yanlışlıkla kapatılması önlenmektedir. Şekil 4.37’de görülen hata sayıcısı yaklaşımı,
ADC kesmesinde şebeke gerilimi, DA bara gerilimi gibi parametreler için de
uygulanmaktadır. Çünkü şebekede kapasitif yüklenme gibi oluşabilecek çok kısa
süreli gerilim artışları evirici tarafından yanlış algılanarak sistemin kapatılması
mümkün olabilir. Bu nedenle ölçülen parametrelerde oluşan hata belli bir süre için
değerini koruyorsa hata durumu olarak algılanmaktadır.
Şekil 4.38 : CpuTimer0 kesmesi akış diyagramı.
Zamanlayıcı kesmesinde tuş durumları 100msn’de bir okunarak bir değişkene
yazılmaktadır. Böylece sistemin başlatma/durdurma ve hata bayraklarının
temizlenmesi işlemleri arkaplan döngüsünde tuş durumları değerlendirilerek
gerçekleştirilmektedir. Bu kesmede Zaman_aşımı_sayıcısı arkaplan döngüsünde
zamanlama işlemlerinde kullanılmaktadır. Böylece şebeke geriliminin
senkronizasyondan önce 50 periyot boyunca izlenmesi mümkün olmaktadır.
126
4.4 Deneysel Sonuçlar
Bu bölümde tasarlanan sisteme ait deneysel çalışma sonuçları açık çevrim ve şebeke
bağlantılı çalışma için ayrı ayrı verilecektir.
Deneysel çalışmalarda yeterli giriş gerilimini elde edebilmek için 600V DA güç
kaynağı kullanılmıştır. Bu güç kaynağı rüzgar türbin sistemi çıkışının doğrultulmuş
hali veya güneş paneli çıkış gerilimini temsil etmek üzere kullanılmıştır.
Güç kaynağı 628V’a kadar ayarlı DA gerilimi verebilmektedir. Ayrıca bu kaynak ile
60V’luk başka bir DA gerilim kaynağı seri bağlanarak evirici şebeke bağlantılı
uygulamalarda daha yüksek giriş gerilimleri ile de test edilmiştir.
Deneysel çalışmalarda kullanılan test ve ölçü aletleri Çizelge 4.7’de belirtilmiştir.
Çizelge 4.7 : Kullanılan test ve ölçü aletleri.
4.4.1 Şebeke bağlantısız çalışma
Şebeke bağlantısız çalışmada evirici SDGM yöntemi ile kontrol edilmektedir. Sistem
şebeke bağlantısız olduğu için SDGM referansı tablodan okuma yöntemi kullanılarak
elde edilmiştir. Çünkü şebeke bağlantısız çalışmada FKD düzgün çalışamayacağı
için akım referansı, PI akım kontrolörü tarafından düzgün bir şekilde
üretilememektedir.
Şekil 4.39’da benzetim çalışmalarında elde edildiği gibi evirici çıkışı faz nötr
geriliminin üç seviyeden oluştuğu görülmektedir.
Ölçü Aleti Model
Osiloskop Tektronix TPS2024.
Akım Probu Tektronix TCPA300 AA/DA.
Güç Kaynakları
Sorensen XTR600-1,4 (Ayarlı 600V DA - 1,4A).
TT-Technic MCH-3050-2 (Ayarlı 30V X 2 -3A).
AA Watt Metre GW-INSTEK GPM-8212.
Multimetre Fluke179 True RMS.
127
Şekil 4.39 : Filtresiz faz nötr çıkış gerilimi.
Şekil 4.39’da kullanılan osiloskobun ekran çözünürlüğü nedeniyle dalga şekli 90o ve
270o’de yani sinüsün tepe noktalarında sürekli olarak görülmektedir. Ancak dalga
şekli yaklaştırıldında sinüsün tepe noktalarında darbeler arasında boşluklar
izlenebilmektedir. Böylece kullanılan modülasyon indeksi ve ölü zaman değerlerinin
uyumlu olduğu ortaya çıkmaktadır. Sinüsün tepe noktalarında gerilim dalga şeklinin
sürekli hale gelmesi önlenerek, bu noktalarda harmonik optimizasyonu sağlanmıştır.
Şekil 4.40 : Faz arası çıkış gerilimi.
Şekil 4.41 : Faz nötr çıkış gerilimi FFT analizi.
128
Eviricinin faz nötr çıkış gerilimleri aralarında 120o faz farkı olacak şekilde
üretilmektedir. Şekil 4.40’da görülen evirici faz arası çıkış geriliminin beş seviyeden
oluştuğu görülmektedir.
Şekil 4.41’de görülen çıkış gerilimi FFT analizinde, harmonik genlikleri eviricinin
anahtarlama frekansı olan 20kHz ve katlarında artmaktadır.
Şekil 4.42 : Filtrelenmiş faz nötr çıkış gerilimi.
Şekil 4.39’da görülen faz nötr çıkış gerilimi 15mH ve 2,2μF değerindeki LC alçak
geçiren filtre ile filtrelenerek Şekil 4.42’de faz nötr çıkış gerilimi dalga şekilleri elde
edilmiştir. Burada evirici 600W direnç yükü ile yüklenmiştir. Çıkış gerilimi THD
değeri %1-2 arasında değişmektedir.
Evirici verimine ilişkin ölçüm sonuçları Çizelge 4.8’de görülmektedir.
Çizelge 4.8 : Verim ölçümü.
Ölçüm
DA Giriş
Gerilimi
(V)
Giriş
Akımı
(A)
Giriş
Gücü
(W)
Çıkış
Gerilimi
(V)
Çıkış
Gücü
(W)
Verim
1 691V 0,155A 107,1W 230V 99,5W 0,93
2 691V 0,300A 207,3W 229V 198W 0,955
3 691V 0,440A 304,1W 227V 294W 0,966
4 691V 0,590A 407,69W 226V 388W 0,951
5 691V 0,730A 504,43W 224V 482W 0,955
6 691V 0,860A 594,26W 218V 555W 0,934
Evirici Çıkış
Gerilimi
Yük Akımı
129
Eviricinin verim ölçümü esnasında yük olarak 6 adet 220V AA, 100W akkor ampul
kullanılmıştır. Ölçümler evirici çıkışında alçak geçiren filtre mevcut iken yapılmıştır.
Böylece elde edilen verime filtre endüktansından kaynaklanan kayıpların dahil
edilmesi amaçlanmıştır.
Giriş gerilimi 628V ve 63V’luk iki adet DA kaynağın seri bağlanmasıyla elde
edilmektedir. Giriş gerilimi ve akımı ortalama değerleri Fluke179 ölçü aleti ve ayarlı
gerilim kaynaklarının üzerinde bulunan voltmetre ve ampermetre ile ölçülmüştür.
Her iki ölçüm sonuçları da birbiriyle uyuşmaktadır. Evirici çıkış gücü ise
GW-INSTEK GPM-8212 AA watt metre ile ölçülmüştür.
Şekil 4.43’te Çizelge 4.8’deki değerlere göre çizdirilmiş verim eğrisi görülmektedir.
Şekil 4.43 : Evirici verim grafiği.
Evirici veriminin %93-96 arasında değiştiği gözlenmektedir. Özellikle yüksek
yüklerde mosfetlerin ısınması sebebiyle verimde düşüş yaşanmaktadır. Mosfetler
soğuk iken 0,8Ω civarında olan iletim direncinin, jonksiyon sıcaklığı 75oC - 100oC
aralığında iken 1,4 Ω - 1,7 Ω değerlerine yükselmesi iletim kayıplarını artırmaktadır.
Özellikle çok seviyeli eviricilerde yüksek akımda iletim kayıpları önem
kazanmaktadır. Çıkışta üretilen gerilim seviyesi arttıkça, akım o seviyeyi oluşturan
tüm anahtarlardan akmaktadır. Bu nedenle çok seviyeli eviricilerde düşük iletim
direncine sahip elemanların kullanımı iyi bir verim elde edilmesi açısından
önemlidir.
0
10
20
30
40
50
60
70
80
90
100
100W 200W 300W 400W 500W 600W
Ver
im (
%)
Çıkış Gücü (W)
130
4.4.2 Şebekeye senkron çalışma
Şebeke bağlantılı çalışmada evirici çıkışı ile şebeke arasında 15mH ve 15nF
değerinde bir LC alçak geçiren filtre bulunmaktadır. Filtre ayrıca şebekeden eviriciye
gelebilecek yüksek frekanslı bileşenlerin veya ani gerilim değişimlerinin eviriciye
zarar vermesini önlemektedir.
Evirici tasarımı yapılırken akım referansı şebeke ile aynı fazda olacak şekilde
oluşturularak, tüm sistem buna göre kurgulanmıştı. Yani, eviriciden dışarı çıkan
akımın yönü pozitif olarak alındığı için eviriciden şebekeye yük olarak
bakılmaktaydı. Bu nedenle eviriciden şebekeye güç aktarabilmek için, şebeke
gerilimi pozitif iken akım referansı da pozitif olarak üretilmiştir.
Ancak sisteme şebeke açısından bakıldığında bu durum tersine dönmektedir.
Şebekeye bağlı bir omik yükte, şebeke gerilimi pozitif iken, akım pozitif ise aktif güç
pozitif olmakta, böylece şebekeden güç çekildiği anlaşılmaktadır. Dolayısıyla
şebekeye güç verilen bir sisteme şebeke açısından bakılırsa, şebeke gerilimi pozitif
iken akım negatif olmalıdır. Bu durumda aktif gücün negatif değer alması, güç
akışının şebekeye doğru olduğunu gösterecektir.
Burada elde edilen osiloskop görüntülerinde, sisteme şebeke açısından
bakılmaktadır. Bu durumda şebeke gerilimi ile evirici çıkış akımı arasında
Şekil 4.44’te görüldüğü gibi 180o faz farkı olması beklenir.
Şekil 4.44 : Şebeke gerilimi ve evirici çıkış akımı.
Şekil 4.44’de evirici çıkış akımı ve şebeke gerilimin düzgün bir şekilde kilitlendiği
görülmektedir. PI akım kontrolörü FKD ile elde edilen referans işareti doğru bir
şekilde takip edebilmektedir.
Şebeke Gerilimi
Evirici Çıkış Akımı
131
Evirici çıkışında ampul yükü varken evirici şebeke bağlantılı olarak çalıştırılmıştır.
Bu durumda evirici çıkış sigortası açılarak, şebeke kesintisi durumunda eviricinin
adalanma durumlarındaki davranışı test edilmiştir. Sistem adalanma durumlarını
algılayarak, şebeke kesintisi durumunda yerel yükleri beslemeyi kesmektedir.
Şekil 4.45 : Şebeke bağlantılı evirici anlık güç ve güç faktörü, 175W.
Şekil 4.45 ve Şekil 4.46’da iki farklı yük durumu için evirici güç ve güç faktörü
değerleri görülmektedir. Görüldüğü gibi güç akış yönü eviriciden şebekeye olduğu
için aktif güç değerleri negatif olmaktadır. Ayrıca yüksek güç faktörü sayesinde
aktarılan gücün büyük çoğunluğu aktif güçten oluşmaktadır. Sistemde çeşitli akım
referansı değerleri ve DA bara gerilimleri için güç faktörünün %97-99,5 arasında
değiştiği tesbit edilmiştir.
Şekil 4.46 : Şebeke bağlantılı evirici anlık güç ve güç faktörü, 300W.
Evirici çıkış akımında anahtarlama frekansında harmonikler bulunmaktadır. Çıkış
akımı arttıkça akım dalgalılığı azaldığı için akım THD değeri iyileşmektedir. DA
bara geriliminin artması ise akım dalgalılığını artırdığı için THD değerini olumsuz
yönde etkilemektedir.
Şebeke Gerilimi
Evirici Çıkış Akımı
Anlık Güç
Şebeke Gerilimi
Evirici Çıkış Akımı
Anlık Güç
132
Şekil 4.47 : Evirici çıkış akımı harmonik analizi.
Şebeke geriliminin yükselmesi ve DA bara gerilimine yaklaşması da evirici çıkış
akımını bozmaktadır. Modülasyon indeksi değeri, yarıiletken, filtre ve bağlantı
elemanlarında gerilim düşümleri nedeniyle evirici çıkış gerilimi vektörü tepe değeri,
şebeke gerilimi tepe değerine yaklaşarak çıkış akımının kontrolünü zorlaştırmaktadır.
Çıkış akımı daha büyük filtre endüktansı ile ya da LCL tipi filtre kullanılarak daha iyi
hale getirilebilmektedir. Burada evirici çıkış akımı THD değerinin bahsedilen
parametrelere bağlı olarak %4,5-13 arasında değiştiği gözlenmiştir. Şekil 4.47 ve
Şekil 4.48’de görülen evirici çıkış akımı harmonik analizlerinde akımda bulunan
düşük frekanslı harmonik bileşenleri görülmektedir.
Şekil 4.48 : Evirici çıkış akımı harmonik analizi.
Şekil 4.49’da şebeke gerilimi, evirici çıkış akımı, alt ve üst DA bara
kondansatörlerine ait gerilimler görülmektedir. Burada ayarlı güç kaynağı
kullanılarak giriş gerilimi şebeke gerilimi tepe değerinden büyük olacak şekilde
ayarlanmıştır.
133
Şekil 4.49 : Evirici çıkış akımı ve DA bara gerilimleri.
Giriş kondansatörleri gerilim paylaşımı, DA bara kontrolü algoritmasıyla
Şekil 4.49‘da görüldüğü üzere başarılı bir şekilde gerçekleştirilmektedir.
Kondansatör geriliminde görülen dalgalanma düşük frekanslı olup, şebekeye
aktarılan 50Hz’lik güçten kaynaklanmaktadır.
Şekil 4.50 : Senkronizasyonun şebeke sıfır geçiş noktasında başlatılmaması durumu.
Şekil 4.50’de şebeke senkronizasyonunun, şebeke gerilimi sıfır geçiş noktalarına
bakılmaksızın herhangi bir anda başlatılması durumunda şebeke gerilimi, evirici
çıkış akımı ve giriş kondansatörleri gerilimi değişimi görülmektedir. Sistemin
benzetim aşamasında senkronizasyon herhangi bir anda başlatıldığında, PI kontrolör
kararlı davranmakta ve evirici çıkış akımı kısa süreli bir geçici hal sonrasında şebeke
gerilimi ile senkron olmaktadır. Ancak pratik çalışmalarda senkronizasyonun rastgele
bir anda başlatılması durumunda akım dalga şekli Şekil 4.50’de görüldüğü gibi
sinüzoidal formdan uzak bir hal almakta ve sistem bir süre sonra kararsız olmaktadır.
Giriş kondansatörleri gerilim dağılımı bozularak, çıkış akımı sürekli artma eğilimine
girmekte ve sistem aşırı akım koruma durumuna geçmektedir. Bu sorun kontrol
Şebeke Gerilimi
Evirici Çıkış Akımı
VDAalt
VDAüst
VDAüst
Evirici Çıkış Akımı
Şebeke Gerilimi
VDAalt
134
algoritması bölümünde anlatıldığı üzere senkronizasyon işleminin şebeke sıfır geçiş
noktalarında başlatılması ile çözülmüştür. Şebeke gerilimi sıfır noktasından
geçerken, evirici çıkış gerilimi sıfır yapıldıktan sonra senkronizasyon işlemi
başlatılarak evirici çıkış akımının yumuşak bir şekilde başlatılması sağlanmış ve
kontrolörün kararsız olması önlenmiştir.
135
5. SONUÇ VE ÖNERİLER
Bu çalışmada yenilenebilir enerji sistemlerinde kullanılmak üzere üç fazlı üç seviyeli
diyot kenetlemeli evirici topolojisi kullanılarak değişken genlikli DA bara
geriliminden, sabit genlik ve frekanslı şebekeye güç aktarımı yapılmıştır. Birinci
bölümde şebeke bağlantılı temel yenilenebilir enerji sisteminin yapısı incelenerek
evirici ile yenilenebilir enerji sisteminin ilişkisi açıklanmıştır. İkinci bölümde
popüler çok seviyeli evirici topolojileri incelenerek, yenilenebilir enerji sistemlerinde
avantaj sağlayacak, uygulanabilir bir çok seviyeli evirici topolojisi seçilmiştir.
Seçilen diyot kenetlemeli çok seviyeli evirici topolojisi ile özellikle güç kalitesi ve
verim artışının sağlanması amaçlanmıştır. Ayrıca yüksek giriş gerilimlerinde daha
düşük yarıiletken zorlanmasına sahip olması ve piyasada bu topolojiye yönelik
üretilen hazır güç modülleri bulunması ile sistemin pratikte uygulanabilir olması
hedeflenmiştir. Kullanılan kontrol algoritması ile evirici fazları birbirinden bağımsız
kontrol edilerek, sistemin esnek bir şekilde farklı koşullarda çalıştırılabilmesi
mümkün kılınmıştır. Fazlara farklı seviyelerde güç aktarılabilmesi, fazların kesilmesi
gibi durumlarda sadece bir ya da iki faza senkron olarak çalışabilme, farklı fazlarda
istenilen güç faktörünün elde edilebilmesi gibi özellikler bu bağımsız kontrol ile
sağlanmıştır. Deneysel çalışmalarda akım referansı şebeke gerilimi ile 90o faz farkı
olacak şekilde üretilerek, şebekeye reaktif güç aktarılabildiği görülmüştür. Bunun
haricinde evirici şebekeye güç faktörü 1 olacak şekilde güç aktarımı yapmaktadır.
SDGM yöntemi UVDGM yöntemine göre DA baradan daha düşük oranda
yararlanmaktadır. Bu nedenle sistem DA baradan daha iyi yararlanacak şekilde
geliştirilebilir. Üçüncü bölümde bahsedilen üç seviyeli SDGM algoritmasında bir
adet referans sinüs kullanılmaktadır. Bu referans sinüs işaretine 150Hz frekansında
3. harmonik ilave edilip, harmoniğin genliği uygun bir şekilde kontrol edilerek
UVDGM ile aynı DA bara yararlanma oranı elde edilebilir. Bu şekilde harmonik
optimizasyonu ile aynı DA bara geriliminden daha yüksek çıkış gerilimi etkin değeri
elde edilebilecektir.
136
Üçüncü bölümde adalanma konusunda açıklandığı üzere, sistemde pasif adalanma
önleyici yöntemi kullanılmaktadır. Bu nedenle sistem nispeten geniş bir
algılanamayan adalanma bölgesine sahiptir. İleriki çalışmalarda sistemde aktif
adalanma algılama yöntemleri kullanılarak bu bölgenin daraltılması mümkündür.
Dördüncü bölümde sistemin düşük güçlü bir prototipi üretilmiştir. Deneysel
çalışmalarda sistemin iyi performans verdiği görülmüştür. Evirici çıkışında LC filtre
kullanılarak sistemin şebeke bağlantısız çalışması incelenmiştir. Bu testlerde
eviricinin motor sürüş ve kesintisiz güç kaynağı gibi şebeke bağlantısız
uygulamalarda da iyi performans vereceği anlaşılmıştır. Açık çevrim çalışmada,
kullanılan çıkış filtresi ile çıkış gerilimi THD değerinin %1-2 seviyelerine kadar
düşürülebildiği görülmüştür. Ayrıca çıkış filtresi de dahil olmak üzere eviricinin
toplam verimi %93-97 olarak ölçülmüştür.
Topolojinin kullanılacağı uygulamaya bağlı olarak evirici seviye sayısının doğru
olarak seçilmesi önemlidir. Bu topolojide bir anda bir faz bacağında sadece iki adet
anahtar yüksek frekansla anahtarlandığı için sistem anahtarlama kaybı açısından iyi
performans vermektedir. Ayrıca farklı çıkış gerilimi seviyeleri süresince bu
seviyeleri kontrol eden anahtarlar yüksek frekansla anahtarlanmakta, böylece
anahtarlama kaybı, fazdaki tüm anahtarlar arasında paylaştırılmaktadır. Yüksek
frekanslı çeviricilerde en baskın kaybın anahtarlama kaybı olduğu düşünüldüğünde
bu önemli bir özelliktir. Ancak diyot kenetlemeli çok seviyeli eviricide, seviye sayısı
arttıkça iletim kaybı önem kazanmaktadır. Evirici çıkış gerilimi en yüksek seviyede
iken evirici çıkış akımı, anahtarların yarısından akmaktadır. Bu nedenle evirici
seviye sayısı belirlenirken iletim kayıpları da gözönünde bulundurulmalıdır. İletim
kayıpları açısından bakıldığında evirici seviye sayısının artışı yüksek giriş
gerilimlerinde sistemi pozitif olarak etkilerken, yüksek akım açısından bakıldığında
sistemi negatif olarak etkilemektedir.
Şebeke bağlantılı deneysel çalışmalarda, eviricinin şebekeye düzgün bir şekilde
senkron olarak %97-99 güç faktörü ile şebekeye güç aktarabildiği ölçülmüştür. Güç
faktörünün ve sistem cevabının daha iyi hale getirilebilmesi için PI akım kontrolörü
yerine farklı tip kontrolörler kullanılabilir.
Sisteme güç kalitesi açısından bakıldığında evirici çıkış akımı THD değerinin
tasarlanan prototip sistemde %4-12 aralığında olduğu görülmektedir. Şebeke gerilimi
137
genliği, DA bara gerilimi, çıkış filtresi, anahtarlama frekansı, evirici seviye sayısı ve
kontrol yöntemi akım THD değerini belirleyen unsurlardandır. Evirici çıkış akımı
arttıkça akımın THD değeri düşmektedir. Evirici çıkışında LCL ya da başka tür filtre
yapıları kullanılarak, daha düzgün çıkış akımı elde edilebilir.
Özellikle çok seviyeli evirici yapısı gözönüne alındığında, topolojinin yüksek
güçlerde kullanımının cazip olduğu görülmektedir. Kullanılan anahtar sayısı, sürme
devreleri gibi elemanlar sistemin maliyetini artıran başlıca parametrelerdir.
Dolayısıyla topolojinin pratik uygulamalarında, tasarlanan laboratuar prototipindeki
gibi birkaç kW’lık güç seviyelerinde kullanımı maliyet açısından cazip
görülmemektedir. Ancak yüksek güçlerde sağladığı güç kalitesi ve düşük anahtar
zorlanması avantajlarıyla diyot kenetlemeli çok seviyeli evirici yapısının yüksek
güçlerde uygulanması cazip hale gelmektedir. Ayrıca yüksek güçlerde kullanılan
IGBT, GTO vb. gibi elemanların daha düşük frekansta anahtarlama yapabilmesi
sebebiyle sistemdeki filtrelerin büyümesi, evirici çıkış seviyelerinin artırılması ile
telafi edilebilmektedir.
Çok seviyeli eviricilerin önemli dezavantajlarından biri olan DA bara gerilimi
dengesizliği, kondansatör gerilimlerinin kapalı çevrim kontrolü ile giderilmeye
çalışılmıştır. Kondansatör gerilimleri farkı PI kontrolör ile azaltılarak, giriş
geriliminin kondansatörlerde eşit olarak paylaştırılması sağlanmıştır. Deneysel
çalışmalarda kontrolörün doğru çalıştığı ve kondansatör gerilimlerinin birbirine çok
yakın olduğu görülmektedir. Evirici seviye sayısı arttıkça girişteki gerilim bölücü
kondansatör sayısı da artacağı için, pozitif ve negatif alternans seviyelerine ait
kondansatörlerin kendi içinde gerilim paylaşımı sağlayan ek bir kontrol yaklaşımı
kullanılması gerekebilir.
Tasarlanan sistemde kullanılan üç seviyeli SDGM yöntemi, n seviyeli diyot
kenetlemeli eviriciye dönüştürülebilecek formdadır. Böylece bu çalışma ile elde
edilen kaynak kodu, yeterli sayıda DGM çıkışı barındıran bir işlemci kullanılarak
farklı seviye sayısına eviricilerin kontrolü için de kullanılabilecektir.
138
139
KAYNAKLAR
Ahmed, K. H., Finney S. J. ve Williams, B.W. (2007). Passive Filter Design for Three-Phase Inverter Interfacing in Distributed Generation, Electrical Power Quality and Utilization, Journal Vol. XIII, No. 2, doi:10.1109/CPE.2007.4296511.
Bormann, F. (2010). Digital Signal Controller TMS320F28335 Texas Instruments Implementation Tutorial, Incorporated European Customer Training Centre &University of Applied Sciences Zwickau.
Carter, B. (2000). Texas Instruments A Single-Supply Op-Amp Circuit Collection, Op-Amp Applications, High Performance Linear Products, Application Report, SLOA058 - November.
Chattopadhyay, S. K. ve Chakraborty, C. (2011). Third Harmonic Injected Binary Hybrid Multilevel Inverter for Grid Connected Photovoltaic System, Industrial Electronics (ISIE), 2011 IEEE International Symposium, doi: 10.1109/ISIE.2011.5984207.
Clayton, R.P. (1989). Anaysis of Linear Circuits, Mcgraw-Hill International Editions, Electrical Engineering Series.
Erickson, R. W. ve Maksimovic, D. (2001). Fundamentals of Power Electronics, 2nd ed., Kluwer Academic Publishers.
Gong, B., Cheng, S. ve Qin, Y. (2013). Simple three-level neutral point voltage balance control strategy based on SVPWM, Archives of Electrical Engineering VOL. 62(1), pp. 15-23, DOI 10.2478/aee-2013-0002.
Khajehoddin, S. A., Bakhshai, A., ve Jain, P. (2007). The Application of the Cascaded Multilevel Converters in Grid Connected Photovoltaic Systems, IEEE Canada Electrical Power Conference, 1-4244-1445-8/07/$25.00 2007 © IEEE, doi: 10.1109/EPC.2007.4520346.
Kim S-H., Kim Y-H., Seo K-M., Bang S-S. ve Kim K-S. (2006). Harmonic analysis and output filter design of NPC multi-level inverters, Power Electronics Specialists Conference, PESC '06. 37th IEEE, doi:10.1109/PESC.2006.1711867.
Mancini, R. (2002). Op Amps For Everyone, Texas Instruments Design Reference, Advanced Analog Products, SLOD006B.
Mattavelli, P. ve Buso, S. (2006). Digital Control in Power Electronics, A lecture in the Morgan & Claypool Synthesis Series, Lecture #2, doi:10.2200/S00047ED1V01Y200609PEL002.
Nandurkar, R. S. ve Rajeev, M. (2012). Design and Simulation of three phase Inverter for grid connected Photovoltic systems, Proceedings of Third Biennial National Conference, NCNTE - 2012, Feb 24-25.
Rashid, M. H. (2001). Power Electronics Handbook, Academic Press (A Harcourt Science and Technology Company), Library of Congress Catalog Card Number: 00-2001088199, International Standard Book Number: 0-12-581650-2.
140
Rodríguez, J., Lai, J. S., ve Peng, F. Z. (2002). Multilevel Inverters: A Survey of Topologies, Controls, and Applications, IEEE Transactions On Industrial Electronics, Vol. 49, No. 4. Publisher Item Identifier 10.1109/TIE.2002.801052.
Sankerram., B.V. ve Dasam, S. (2012). Modeling of Dc Link Capacitor Voltage Balance in 3-Level Inverter Using Space Vector Modulation Technique, Global Journal of Researches in Engineering, Electrical and Electronics Engineering, Volume 12 Issue 5 Version 1.0 April, Type: Double Blind Peer Reviewed International Research Journal, Online ISSN: 2249-4596, Print ISSN: 0975-5861.
Selvaraj, J. ve Rahim, N. A. (2009). Multilevel Inverter For Grid-Connected PV System Employing Digital PI Controller, IEEE Transactions On Industrial Electronics, Vol. 56, No. 1. doi: 10.1109/TIE.2008.928116.
Shuju, H., Jianlin, L., ve Honghua, X. (2008). Research on a Kind of Diode-Clamped Cascade Topology in Direct-driven Wind Power System, Electric Utility Deregulation and Restructuring and Power Technologies, Third International Conference, doi: 10.1109/DRPT.2008.4523833.
Singh, B., Mittal, N., Verma, K. S., Singh, D., Singh, S. P., Dixit, R., Singh, M. ve Baranwal, A. (2012). Multi-Level Inverter: A Literature Survey On Topologies And Control Strategies, International Journal of Reviews in Computing. Vol. 10. ISSN: 2076-3328, E-ISSN: 2076-3336, doi: 10.1109/ICPCES.2012.6508041.
Texas Instruments (2007). TMS320x280x, 2801x, 2804x Enhanced Capture (eCAP) Module Reference Guide, Literature Number: SPRU807B. Retrieved from http://www.ti.com/product/tms320f2808.
Texas Instruments (2009). TMS320x280x, 2801x, 2804x Enhanced Pulse Width Modulator (ePWM) Module Reference Guide, Literature Number: SPRU791F. Retrieved from http://www.ti.com/product/tms320f2808
Texas Instruments (2010). TMS320x280x, 2801x, 2804x DSP Analog-to-Digital Converter (ADC) Reference Guide, Literature Number: SPRU716D. Retrieved from http://www.ti.com/product/tms320f2808.
Texas Instruments (2011). C28x IQmath Library A Virtual Floating Point Engine V1.6.0, Module User’s Guide, C28x Foundation Software. Retrieved from http://www.ti.com/tool/SPRC087.
Texas Instruments (2012). Digital Motor Control Software Library, Target Independent Math Blocks, Texas Instruments, Inc. C2000 Systems and Applications. Retrieved from http://www.ti.com/tool/SPRC215.
Vandoorn, T., Renders, B., Belie, F., Meersman B., ve Vandevelde, L. (2009). A Voltage-Source Inverter for Microgrid Applications with an Inner Current Control Loop and an Outer Voltage Control Loop, International Conference on Renewable Energies,and Power Quality (ICREPQ09) Valencia.
Vázquez, N., López, H., Hernández, C., Vázquez, E., Osorio, R., ve Arau, J. (2010). A Different Multilevel Current-Source Inverter, IEEE Transactions On Industrial Electronics, Vol. 57, No. 8. doi: 10.1109/TIE.2009.2030814.
141
EKLER
EK A : Benzetim Görüntüleri. EK B : Osiloskop Görüntüleri. EK C : Komponent Bilgi Sayfaları (Datasheet). EK D : Doğrudan Tahrikli Rüzgar Türbini Bilgi Sayfaları. EK E : Şemalar ve Baskı Devreler. EK F : Laboratuvar Düzeneği Fotoğrafları. EK G : Kısa Program Kodları. EK H : DSP Gömülü Yazılımı CD’si.
142
EK A : Benzetim Görüntüleri.
Şekil A.1 : 6 Hz’den 12 Hz’e üç fazlı generatör çıkış gerilimi ve doğrultmuş hali.
Şekil A.2 : PSIM PI kontrolör blok diyagramı.
Şekil A.3 : DA bara gerilimi 850V iken evirici çıkış akımı ve şebeke gerilimi.
0
-400
400
VAN VBN VCN
0 0.5 1 1.5 2Time (s)
600
800
1000
VDA_Bara
0
100
200
300
400
VDA_ALT VDA_UST
0.12 0.16 0.2 0.24 0.28Time (s)
0-200-400
200400
VRN I_evirici_cikis_R*100
143
Şekil A.4 : DA bara gerilimi 850V iken üç faz evirici çıkış akımı.
Şekil A.5 : DA bara gerilimi 850V iken bara gerilimi paylaşımı.
Şekil A.6 : PI akım kontrolörü çıkışı.
0.16 0.18 0.2 0.22 0.24Time (s)
0
-2
-4
2
4
I_evirici_cikis_R I_evirici_cikis_S I_evirici_cikis_T
0.2 0.22 0.24 0.26 0.28 0.3Time (s)
420
422
424
426
428
430VDA_ALT VDA_UST
0.02 0.04 0.06 0.08 0.1Time (s)
0K
-1K
-2K
-3K
1K
2K
3K
PI_Cikis_R PI_Cikis_S PI_Cikis_T
144
EK B : Osiloskop Görüntüleri.
Şekil B.1 : Akım referansı şebeke gerilimi ile 90o faz farklı iken evirici çıkış akımı
ve şebeke gerilimi.
Şekil B.2 : Şebeke bağlantılı evirici reaktif çalışma.
Şekil B.3 : Şebeke bağlantılı evirici çıkış akımı ve DA bara gerilimleri.
Evirici Çıkış Akımı
Şebeke Gerilimi
Şebeke Gerilimi
Evirici Çıkış Akımı
Anlık Güç
Şebeke Gerilimi
Evirici Çıkış Akımı
VDAalt
VDAüst
145
Şekil B.4 : Şebeke bağlantılı evirici anlık güç ve güç faktörü.
Şekil B.5 : Şebeke bağlantılı evirici çıkış akımı harmonik analizi.
Şebeke Gerilimi
Evirici Çıkış Akımı
Anlık Güç
146
EK C : Komponent Bilgi Sayfaları.
TMS320F2809, TMS320F2808, TMS320F2806TMS320F2802, TMS320F2801, TMS320C2802TMS320C2801, TMS320F28016, TMS320F28015SPRS230N –OCTOBER 2003–REVISED MAY 2012 www.ti.com
Digital Signal ProcessorsCheck for Samples: TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801, TMS320C2802,
TMS320C2801, TMS320F28016, TMS320F28015
1 F280x, F2801x, C280x DSPs1.1 Features1234
• High-Performance Static CMOS Technology • 128-Bit Security Key/Lock– 100 MHz (10-ns Cycle Time) – Protects Flash/OTP/L0/L1 Blocks– 60 MHz (16.67-ns Cycle Time) – Prevents Firmware Reverse Engineering– Low-Power (1.8-V Core, 3.3-V I/O) Design • Three 32-Bit CPU Timers
• JTAG Boundary Scan Support (1) • Enhanced Control Peripherals• High-Performance 32-Bit CPU ( TMS320C28x™) – Up to 16 PWM Outputs
– 16 x 16 and 32 x 32 MAC Operations – Up to 6 HRPWM Outputs With 150-ps MEPResolution– 16 x 16 Dual MAC
– Up to Four Capture Inputs– Harvard Bus Architecture– Up to Two Quadrature Encoder Interfaces– Atomic Operations– Up to Six 32-bit/Six 16-bit Timers– Fast Interrupt Response and Processing
• Serial Port Peripherals– Unified Memory Programming Model– Up to 4 SPI Modules– Code-Efficient (in C/C++ and Assembly)– Up to 2 SCI (UART) Modules• On-Chip Memory– Up to 2 CAN Modules– F2809: 128K x 16 Flash, 18K x 16 SARAM
F2808: 64K x 16 Flash, 18K x 16 SARAM – One Inter-Integrated-Circuit (I2C) BusF2806: 32K x 16 Flash, 10K x 16 SARAM • 12-Bit ADC, 16 ChannelsF2802: 32K x 16 Flash, 6K x 16 SARAM – 2 x 8 Channel Input MultiplexerF2801: 16K x 16 Flash, 6K x 16 SARAM – Two Sample-and-HoldF2801x: 16K x 16 Flash, 6K x 16 SARAM
– Single/Simultaneous Conversions– 1K x 16 OTP ROM (Flash Devices Only)– Fast Conversion Rate:– C2802: 32K x 16 ROM, 6K x 16 SARAM 80 ns - 12.5 MSPS (F2809 only)C2801: 16K x 16 ROM, 6K x 16 SARAM 160 ns - 6.25 MSPS (280x)
• Boot ROM (4K x 16) 267 ns - 3.75 MSPS (F2801x)– With Software Boot Modes (via SCI, SPI, – Internal or External Reference
CAN, I2C, and Parallel I/O) • Up to 35 Individually Programmable,– Standard Math Tables Multiplexed GPIO Pins With Input Filtering
• Clock and System Control • Advanced Emulation Features– Dynamic PLL Ratio Changes Supported – Analysis and Breakpoint Functions– On-Chip Oscillator – Real-Time Debug via Hardware– Watchdog Timer Module • Development Support Includes
• Any GPIO A Pin Can Be Connected to One of – ANSI C/C++ Compiler/Assembler/Linkerthe Three External Core Interrupts – Code Composer Studio™ IDE
• Peripheral Interrupt Expansion (PIE) Block That – DSP/BIOS™Supports All 43 Peripheral Interrupts– Digital Motor Control and Digital Power• Endianness: Little Endian Software Libraries
• Low-Power Modes and Power Savings– IDLE, STANDBY, HALT Modes Supported– Disable Individual Peripheral Clocks(1) IEEE Standard 1149.1-1990 Standard Test Access Port and
Boundary Scan Architecture1
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications ofTexas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
2TMS320C28x, Code Composer Studio, DSP/BIOS, MicroStar BGA, C28x, TI, TMS320C2000 are trademarks of TexasInstruments.3eZdsp is a trademark of Spectrum Digital.4All other trademarks are the property of their respective owners.
PRODUCTION DATA information is current as of publication date. Products conform toCopyright © 2003–2012, Texas Instruments Incorporatedspecifications per the terms of the Texas Instruments standard warranty. Productionprocessing does not necessarily include testing of all parameters.
147
TMS320F2809, TMS320F2808, TMS320F2806TMS320F2802, TMS320F2801, TMS320C2802
TMS320C2801, TMS320F28016, TMS320F28015www.ti.com SPRS230N –OCTOBER 2003–REVISED MAY 2012
Table 2-1. Hardware Features (100-MHz Devices)
FEATURE TYPE(1) F2809 F2808 F2806 F2802 F2801 C2802 C2801
Instruction cycle (at 100 MHz) – 10 ns 10 ns 10 ns 10 ns 10 ns 10 ns 10 ns
18K 18K 10K 6K 6K 6K 6KSingle-access RAM (SARAM) (16-bit word) – (L0, L1, M0, M1, (L0, L1, M0, M1, (L0, L1, M0, M1) (L0, M0, M1) (L0, M0, M1) (L0, M0, M1) (L0, M0, M1)H0) H0)
3.3-V on-chip flash (16-bit word) – 128K 64K 32K 32K 16K – –
On-chip ROM (16-bit word) – – – – – – 32K 16K
Code security for on-chip flash/SARAM/OTP blocks – Yes Yes Yes Yes Yes Yes Yes
Boot ROM (4K x 16) – Yes Yes Yes Yes Yes Yes Yes
One-time programmable (OTP) ROM – 1K 1K 1K 1K 1K – –(16-bit word)
PWM outputs 0 ePWM1/2/3/4/5/6 ePWM1/2/3/4/5/6 ePWM1/2/3/4/5/6 ePWM1/2/3 ePWM1/2/3 ePWM1/2/3 ePWM1/2/3
ePWM1A/2A/3A/ ePWM1A/2A/ ePWM1A/2A/HRPWM channels 0 ePWM1A/2A/3A ePWM1A/2A/3A ePWM1A/2A/3A ePWM1A/2A/3A4A/5A/6A 3A/4A 3A/4A
32-bit CAPTURE inputs or auxiliary PWM outputs 0 eCAP1/2/3/4 eCAP1/2/3/4 eCAP1/2/3/4 eCAP1/2 eCAP1/2 eCAP1/2 eCAP1/2
32-bit QEP channels (four inputs/channel) 0 eQEP1/2 eQEP1/2 eQEP1/2 eQEP1 eQEP1 eQEP1 eQEP1
Watchdog timer – Yes Yes Yes Yes Yes Yes Yes
12-Bit, 16-channel ADC conversion time 1 80 ns 160 ns 160 ns 160 ns 160 ns 160 ns 160 ns
32-Bit CPU timers – 3 3 3 3 3 3 3
Serial Peripheral Interface (SPI) 0 SPI-A/B/C/D SPI-A/B/C/D SPI-A/B/C/D SPI-A/B SPI-A/B SPI-A/B SPI-A/B
Serial Communications Interface (SCI) 0 SCI-A/B SCI-A/B SCI-A/B SCI-A SCI-A SCI-A SCI-A
Enhanced Controller Area Network (eCAN) 0 eCAN-A/B eCAN-A/B eCAN-A eCAN-A eCAN-A eCAN-A eCAN-A
Inter-Integrated Circuit (I2C) 0 I2C-A I2C-A I2C-A I2C-A I2C-A I2C-A I2C-A
Digital I/O pins (shared) – 35 35 35 35 35 35 35
External interrupts – 3 3 3 3 3 3 3
Supply voltage 1.8-V Core, 3.3-V I/O – Yes Yes Yes Yes Yes Yes Yes
100-Pin PZ – Yes Yes Yes Yes Yes Yes YesPackaging
100-Ball GGM, ZGM – Yes Yes Yes Yes Yes Yes Yes
A: –40°C to 85°C – (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM)
Temperature options S: –40°C to 125°C – (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM) (PZ, GGM, ZGM)
Q: –40°C to 125°C – (PZ) (PZ) (PZ) (PZ) (PZ) (PZ) (PZ)
Product status(2) – TMS TMS TMS TMS TMS TMS TMS
(1) A type change represents a major functional feature difference in a peripheral module. Within a peripheral type, there may be minor differences between devices that do not affect thebasic functionality of the module. These device-specific differences are listed in the TMS320x28xx, 28xxx DSP Peripheral Reference Guide (literature number SPRU566) and in theperipheral reference guides.
(2) See Section 5.1, Device and Development Support Tool Nomenclature, for descriptions of device stages.
148
FOD
3180 — 2A
Output C
urrent, High Speed M
OSFET G
ate Driver O
ptocoupler
©2005 Fairchild Semiconductor Corporation www.fairchildsemi.comFOD3180 Rev. 1.0.6
August 2008
FOD31802A Output Current, High Speed MOSFET Gate Driver OptocouplerFeatures
Guaranteed operating temperature range of -40°C to+100°C2A minimum peak output currentHigh speed response: 200ns max propagation delayover temperature range250kHz maximum switching speed30ns typ pulse width distortionWide VCC operating range: 10V to 20V5000Vrms, 1 minute isolationUnder voltage lockout protection (UVLO) withhysteresisMinimum creepage distance of 7.0mmMinimum clearance distance of 7.0mmC-UL, UL and VDE* approvedRDS(ON) of 1.5Ω (typ.) offers lower power dissipation15kV/μs minimum common mode rejection
Applications Plasma Display PanelHigh performance DC/DC convertorHigh performance switch mode power supplyHigh performance uninterruptible power supplyIsolated Power MOSFET gate drive
*Requires ‘V’ ordering option
DescriptionThe FOD3180 is a 2A Output Current, High SpeedMOSFET Gate Drive Optocoupler. It consists of aaluminium gallium arsenide (AlGaAs) light emitting diodeoptically coupled to a CMOS detector with PMOS andNMOS output power transistors integrated circuit powerstage. It is ideally suited for high frequency driving ofpower MOSFETs used in Plasma Display Panels(PDPs), motor control inverter applications and highperformance DC/DC converters.
The device is packaged in an 8-pin dual in-line housingcompatible with 260°C reflow processes for lead freesolder compliance.
Functional Block Diagram Package Outlines
1
2
3
4
8
7
6
5
FOD3180NO CONNECTION
ANODE
CATHODE
NO CONNECTION
VCC
OUTPUT
OUTPUT
VEE
8
8
1
8
1
1
Note: A 0.1μF bypass capacitor must be connected between pins 5 and 8.
149
©2005 Fairchild Semiconductor Corporation www.fairchildsemi.com26.0.1 .veR 0813DOF
FO
D3180 —
2A O
utput Current, H
igh Speed MO
SFET Gate D
river Optocoupler
Absolute Maximum Ratings
(T
A
= 25°C unless otherwise specified)Stresses exceeding the absolute maximum ratings may damage the device. The device may not function or be operable above the recommended operating conditions and stressing the parts to these levels is not recommended. In addition, extended exposure to stresses above the recommended operating conditions may affect device reliability. The absolute maximum ratings are stress ratings only.
Recommended Operating Conditions
The Recommended Operating Conditions table defines the conditions for actual device operation. Recommended operating conditions are specified to ensure optimal performance to the datasheet specifications. Fairchild does not recommend exceeding them or designing to absolute maximum ratings.
Symbol
Parameter
Value Units
T
STG
C°521+ ot 04-erutarepmeT egarotS
T
OPR
C°001+ ot 04-erutarepmeT gnitarepO
T
J
J C°521+ ot 04-erutarepmeT noitcnu
T
SOL
C° .ces 01 rof 062erutarepmeT redloS daeL
I
F(AVG)
Average Input Current
(1)
25 mA
I
F(tr, tf)
sn052llaF/esiR fo etaR muminiM tnerruC DEL
I
F(TRAN)
Peak Transient Input Current (<1μs pulse width, 300pps) 1.0 A
V
R
V5 egatloV tupnI esreveR
I
OH(PEAK)
“High” Peak Output Current
(2)
2.5 A
I
OL(PEAK)
“Low” Peak Output Current
(2)
2.5 A
V
CC
– V
EE
V52 ot 5.0- egatloV ylppuS
V
O(PEAK)
V ot 0 egatloV tuptuO
CC
V
P
O
Output Power Dissipation
(4)
250 mW
P
D
Total Power Dissipation
(5)
295 mW
Symbol
Parameter
Value Units
V
CC
– V
EE
Po w V02 ot 01ylppuS re
I
F(ON)
Am61 ot 01)NO( tnerruC tupnI
V
F(OFF)
V8.0 ot 0.3-)FFO( egatloV tupnI
150
©2005 Fairchild Semiconductor Corporation www.fairchildsemi.com66.0.1 .veR 0813DOF
FOD
3180 — 2A
Output C
urrent, High Speed M
OSFET G
ate Driver O
ptocoupler
Typical Performance Curves
Fig. 1 Input Forward Current vs. Forward Voltage
VF – FORWARD VOLTAGE (V)
I F –
FO
RW
AR
D C
UR
RE
NT
(mA
)
0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.20.001
0.01
0.1
1
10
100
TA = 100°C
TA = 25°C
TA = -40°C
Fig. 2 Low To High Input Current Threshold vs. Ambient Temperature
-40 -20 0 20 40 60 80 100
I FLH
– L
OW
TO
HIG
H IN
PU
T C
UR
RE
NT
THR
ES
HO
LD (m
A)
0
1
2
3
4
5
6
VCC
= 10 to 20VVEE = 0Output = Open
Fig. 3 Output Low Voltage vs. Ambient Temperature
-40 -20 0 20 40 60 80 100
VO
L –
OU
TPU
T LO
W V
OLT
AG
E (V
)
0.00
0.05
0.10
0.15
0.20
0.25
0.30
VF(OFF) = -3.0V to 0.8VIOUT = 100mAV
CC = 10V to 20V
VEE = 0
Fig. 4 High Output Voltage Drop vs. Ambient Temperature
-40 -20 0 20 40 60 80 100
(VO
H -
VC
C) –
HIG
H O
UTP
UT
VO
LTA
GE
DR
OP
(V)
-0.30
-0.25
-0.20
-0.15
-0.10
-0.05
0.00
VCC
= 10 to 20V, VEE = 0
IF = 10mA to 16mAIOUT = -100 mA
Fig. 5 Supply Current vs. Ambient Temperature
TA – AMBIENT TEMPERATURE (°C)
TA T)C°( ERUTAREPMET TNEIBMA – A – AMBIENT TEMPERATURE (°C)
TA – AMBIENT TEMPERATURE (°C)
-40 -20 0 20 40 60 80 1003.8
4.2
4.6
5.0
5.4
5.8
6.2
VCC
= 20V, VEE = 0
IF = 10mA (for ICCH)IF = 0mA (for ICCL)
ICCL
ICCH
Fig. 6 Supply Current vs. Supply Voltage
VCC – SUPPLY VOLTAGE (V)
10 12 14 16 18 20
I CC
– S
UP
PLY
CU
RR
EN
T (m
A)
I CC
– S
UP
PLY
CU
RR
EN
T (m
A)
3.8
4.2
4.6
5.0
5.4
5.8
6.2
IF = 10mA (for ICCH)IF = 0mA (for ICCL)TA = 25oC, VEE = 0V
ICCL
ICCH
151
IP+IP+
IP–IP–
IP
5GND
2
4
1
3ACS712
7
8+5 V
VIOUTVOUT
6FILTER
VCC
CBYP0.1 μF
CF1 nF
Application 1. The ACS712 outputs an analog signal, VOUT . that varies linearly with the uni- or bi-directional AC or DC primary sampled current, IP , within the range specified. CF is recommended for noise management, with values that depend on the application.
ACS712
DescriptionThe Allegro® ACS712 provides economical and precise solutions for AC or DC current sensing in industrial, commercial, and communications systems. The device package allows for easy implementation by the customer. Typical applications include motor control, load detection and management, switch-mode power supplies, and overcurrent fault protection. The device is not intended for automotive applications.
The device consists of a precise, low-offset, linear Hall circuit with a copper conduction path located near the surface of the die. Applied current flowing through this copper conduction path generates a magnetic field which the Hall IC converts into a proportional voltage. Device accuracy is optimized through the close proximity of the magnetic signal to the Hall transducer. A precise, proportional voltage is provided by the low-offset, chopper-stabilized BiCMOS Hall IC, which is programmed for accuracy after packaging.
The output of the device has a positive slope (>VIOUT(Q)) when an increasing current flows through the primary copper conduction path (from pins 1 and 2, to pins 3 and 4), which is the path used for current sampling. The internal resistance of this conductive path is 1.2 mΩ typical, providing low power loss. The thickness of the copper conductor allows survival of
ACS712-DS, Rev. 15
Features and Benefits Low-noise analog signal path Device bandwidth is set via the new FILTER pin 5 μs output rise time in response to step input current 80 kHz bandwidth Total output error 1.5% at TA = 25°C Small footprint, low-profile SOIC8 package 1.2 mΩ internal conductor resistance 2.1 kVRMS minimum isolation voltage from pins 1-4 to pins 5-8 5.0 V, single supply operation 66 to 185 mV/A output sensitivity Output voltage proportional to AC or DC currents Factory-trimmed for accuracy Extremely stable output offset voltage Nearly zero magnetic hysteresis Ratiometric output from supply voltage
Fully Integrated, Hall Effect-Based Linear Current Sensor IC with 2.1 kVRMS Isolation and a Low-Resistance Current Conductor
Continued on the next page…
Approximate Scale 1:1
Package: 8 Lead SOIC (suffix LC)
Typical Application
TÜV AmericaCertificate Number:U8V 06 05 54214 010
152
Fully Integrated, Hall Effect-Based Linear Current Sensor IC with 2.1 kVRMS Isolation and a Low-Resistance Current ConductorACS712
3Allegro MicroSystems, Inc.115 Northeast CutoffWorcester, Massachusetts 01615-0036 U.S.A.1.508.853.5000; www.allegromicro.com
VCC(Pin 8)
(Pin 7)VIOUT
RF(INT)
GND(Pin 5)
FILTER(Pin 6)
Dyn
amic
Offs
et
Can
cella
tion
IP+(Pin 1)
IP+(Pin 2)
IP−(Pin 3)
IP−(Pin 4)
SenseTrim
SignalRecovery
Sense TemperatureCoefficient Trim
0 AmpereOffset Adjust
Hall CurrentDrive
+5 V
IP+
IP+
IP–
IP–
VCC
VIOUT
FILTER
GND
1
2
3
4
8
7
6
5
Terminal List TablenoitpircseDemaNrebmuN
1 and 2 IP+ Terminals for current being sampled; fused internally
3 and 4 IP– Terminals for current being sampled; fused internally
5 GND Signal ground terminal
6 FILTER Terminal for external capacitor that sets bandwidth
7 VIOUT Analog output signal
8 VCC Device power supply terminal
Functional Block Diagram
Pin-out Diagram
153
Fully Integrated, Hall Effect-Based Linear Current Sensor IC with 2.1 kVRMS Isolation and a Low-Resistance Current ConductorACS712
6Allegro MicroSystems, Inc.115 Northeast CutoffWorcester, Massachusetts 01615-0036 U.S.A.1.508.853.5000; www.allegromicro.com
–402585
150
TA (°C)
–402585
150
TA (°C)
IP = 0 A IP = 0 A
VCC = 5 V
VCC = 5 V
VCC = 5 V; IP = 0 A,After excursion to 20 A
Mean Supply Current versus Ambient Temperature
Sensitivity versus Sensed Current200.00190.00180.00170.00160.00150.00140.00130.00120.00110.00100.00
Sens
(mV/
A)
186.5186.0185.5185.0184.5184.0183.5183.0182.5182.0181.5181.0
Sens
(mV/
A)
Ip (A)-6 -4 -2 0 2 4 6
TA (°C)
TA (°C) TA (°C)
Mea
n I C
C (m
A)
10.3010.2510.2010.1510.1010.0510.00
9.959.909.859.809.75
-50 -25 0 25 50 75 125100 150
I OM
(mA)
0–0.5–1.0–1.5–2.0–2.5–3.0–3.5–4.0–4.5–5.0
-50 -25 0 25 50 75 125100 150
Supply Current versus Supply Voltage10.9
10.8
10.7
10.6
10.5
10.4
10.3
10.2
10.1
10.04.5 4.6 4.84.7 4.9 5.0 5.35.1 5.2 5.4 5.5
VCC (V)
I CC (m
A)
TA (°C)
V IO
UT(Q
) (m
V)
2520
2515
2510
2505
2500
2495
2490
2485-50 -25 0 25 50 75 125100 150
TA (°C)
I OUT
(Q) (
A)
0.20
0.15
0.10
0.05
0
–0.05
–0.10
–0.15-50 -25 0 25 50 75 125100 150
Nonlinearity versus Ambient Temperature0.6
0.5
0.4
0.3
0.2
0.1
0–50 0–25 25 50 12575 100 150
E LIN
(%)
TA (°C)
Mean Total Output Error versus Ambient Temperature8
6
4
2
0
–2
–4
–6
–8–50 0–25 25 50 12575 100 150
E TO
T (%
)
TA (°C)
Sensitivity versus Ambient Temperature
–50 0–25 25 50 12575 100 150
IP (A)
Output Voltage versus Sensed Current4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0–7 –6 –5 –4 –3 –2 –1 0 1 2 3 4 5 6 7
V IO
UT
(V)
Magnetic Offset versus Ambient Temperature
VCC = 5 V
0 A Output Voltage versus Ambient Temperature 0 A Output Voltage Current versus Ambient Temperature
Characteristic PerformanceIP = 5 A, unless otherwise specified
154
© 2009 Microchip Technology Inc. DS21685D-page 1
MCP6021/1R/2/3/4Rail-to-Rail Input/Output, 10 MHz Op Amps
Features• Rail-to-Rail Input/Output• Wide Bandwidth: 10 MHz (typical)• Low Noise: 8.7 nV/√Hz, at 10 kHz (typical)• Low Offset Voltage:
- Industrial Temperature: ±500 μV (maximum)- Extended Temperature: ±250 μV (maximum)
• Mid-Supply VREF: MCP6021 and MCP6023• Low Supply Current: 1 mA (typical)• Total Harmonic Distortion:
- 0.00053% (typical, G = 1 V/V)• Unity Gain Stable• Power Supply Range: 2.5V to 5.5V• Temperature Range:
- Industrial: -40°C to +85°C- Extended: -40°C to +125°C
Applications• Automotive
DescriptionThe MCP6021, MCP6021R, MCP6022, MCP6023 and MCP6024 from Microchip Technology Inc. are rail-to- rail input and output op amps with high performance. Key specifications include: wide bandwidth (10 MHz), low noise (8.7 nV/√Hz), low input offset voltage and lowdistortion (0.00053% THD+N). The MCP6023 also offers a Chip Select pin (CS) that gives power savings when the part is not in use.
The single MCP6021 and MCP6021R are available inSOT-23-5. The single MCP6021, single MCP6023 anddual MCP6022 are available in 8-lead PDIP, SOIC andTSSOP. The Extended Temperature single MCP6021is available in 8-lead MSOP. The quad MCP6024 is offered in 14-lead PDIP, SOIC and TSSOP packages.
The MCP6021/1R/2/3/4 family is available in Industrial and Extended temperature ranges. It has a power supply range of 2.5V to 5.5V.
Package Types
• Multi-Pole Active Filters• Audio Processing
MCP6021SOT-23-5
MCP6022PDIP SOIC, TSSOP
• DAC Buffer• Test Equipment• Medical Instrumentation
VOUT
VSS
VIN+
1
2
3
5 VDD
4 VIN–
VOUTA 1
VINA– 2VINA+ 3
8 VDD
7 VOUTB
6 VINB–
Design Aids MCP6021RVSS 4 5 VINB+
• SPICE Macro Models SOT-23-5 MCP6023
• FilterLab® Software VOUT 1 5 VSSPDIP SOIC, TSSOP
• Mindi™ Circuit Designer & Simulator• Microchip Advanced Part Selector (MAPS)• Analog Demonstration and Evaluation Boards
VDD 2VIN+ 3 4 VIN–
NC 1VIN– 2
VIN+ 3
8 CS
7 VDD6 VOUT
• Application NotesMCP6021
PDIP SOIC, VSS 4 5 VREF
Typical Application MSOP, TSSOP MCP6024
Photo 5.6 pF NC 1 8 NCPDIP SOIC, TSSOP
Detector
100 pF
100 kΩVIN– 2
VIN+ 3 VSS 4
7 VDD
6 VOUT
5 VREF
VOUTA 1VINA– 2VINA+ 3
VDD 4VINB+ 5
14 VOUTD
13 VIND–
12 VIND+
11 VSS
10 VINC+MCP6021
VDD/2
Transimpedance Amplifier
VINB– 6VOUTB 7
9 VINC–
8 VOUTC
155
TNY274-280 TinySwitch-III Family
www.powerint.com January 2009
cient, Off-Line Switcher With Enhanced Flexibility and Extended Power Range
®
Output Power Table
Product 3
230 VAC ± 15% 85-265 VAC
Adapter 1Peak or
OpenFrame 2
Adapter 1Peak or
OpenFrame 2
TNY274P/G 6 W 11 W 5 W 8.5 W
TNY275P/G 8.5 W 15 W 6 W 11.5 W
TNY276P/G 10 W 19 W 7 W 15 W
TNY277P/G 13 W 23.5 W 8 W 18 W
TNY278P/G 16 W 28 W 10 W 21.5 W
TNY279P/G 18 W 32 W 12 W 25 W
TNY280P/G 20 W 36.5 W 14 W 28.5 W
Table 1. Output Power Table. Notes: 1. Minimum continuous power in a typical non-ventilated enclosed adapter
measured at +50 °C ambient. Use of an external heatsink will increase power capability.
2. Minimum peak power capability in any design or minimum continuous power in an open frame design (see Key Applications Considerations).
3. Packages: P: DIP-8C, G: SMD-8C. See Part Ordering Information.
Product Highlights
Lowest System Cost with Enhanced Flexibility Simple ON/OFF control, no loop compensation neededSelectable current limit through BP/M capacitor value
Higher current limit extends peak power or, in open frame applications, maximum continuous power Lower current limit improves effi ciency in enclosed adapters/chargersAllows optimum TinySwitch-III choice by swapping devices with no other circuit redesign
Tight I2f parameter tolerance reduces system costMaximizes MOSFET and magnetics power delivery Minimizes max overload power, reducing cost of transformer, primary clamp & secondary components
ON-time extension – extends low line regulation range/hold-up time to reduce input bulk capacitanceSelf-biased: no bias winding or bias componentsFrequency jittering reduces EMI fi lter costsPin-out simplifi es heatsinking to the PCB SOURCE pins are electrically quiet for low EMI
Enhanced Safety and Reliability FeaturesAccurate hysteretic thermal shutdown protection withautomatic recovery eliminates need for manual reset Improved auto-restart delivers <3% of maximum power in short circuit and open loop fault conditionsOutput overvoltage shutdown with optional Zener Line undervoltage detect threshold set using a single optional resistor Very low component count enhances reliability and enables single-sided printed circuit board layoutHigh bandwidth provides fast turn on with no overshoot and excellent transient load responseExtended creepage between DRAIN and all other pins improves fi eld reliability
EcoSmart ® – Extremely Energy Effi cient Easily meets all global energy effi ciency regulations No-load <150 mW at 265 VAC without bias winding, <50 mW with bias windingON/OFF control provides constant effi ciency down to very light loads – ideal for mandatory CEC regulations and 1 W PC standby requirements
ApplicationsChargers/adapters for cell/cordless phones, PDAs, digital cameras, MP3/portable audio, shavers, etc.PC Standby and other auxiliary suppliesDVD/PVR and other low power set top decodersSupplies for appliances, industrial systems, metering, etc.
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
DescriptionTinySwitch-III incorporates a 700 V power MOSFET, oscillator, high voltage switched current source, current limit (user selectable) and thermal shutdown circuitry. The IC family uses an ON/OFF control scheme and offers a design fl exible solution with a low system cost and extended power capability.
Figure 1. Typical Standby Application.
PI-4095-082205
Wide-Range HV DC Input
D
S
EN/UV
BP/M
+
-
+
-
DC Output
TinySwitch-III
156
Rev. I 01/09
2
TNY274-280
www.powerint.com
Pin Functional Description
DRAIN (D) Pin:This pin is the power MOSFET drain connection. It provides internal operating current for both startup and steady-state operation.
BYPASS/MULTI-FUNCTION (BP/M) Pin:This pin has multiple functions:
It is the connection point for an external bypass capacitor for the internally generated 5.85 V supply.It is a mode selector for the current limit value, depending on the value of the capacitance added. Use of a 0.1 μF capacitor results in the standard current limit value. Use of a 1 μF capacitor results in the current limit being reduced to that of the next smaller device size. Use of a 10 μF capacitor results in the current limit being increased to that of the next larger device size for TNY275-280.It provides a shutdown function. When the current into the bypass pin exceeds I SD , the device latches off until the BP/M voltage drops below 4.9 V, during a power down. This can be used to provide an output overvoltage function with a Zener connected from the BP/M pin to a bias winding supply.
1.
2.
3.ENABLE/UNDERVOLTAGE (EN/UV) Pin:This pin has dual functions: enable input and line undervoltage sense. During normal operation, switching of the power MOSFET is controlled by this pin. MOSFET switching is terminated when a current greater than a threshold current is drawn from this pin. Switching resumes when the current being
Figure 2. Functional Block Diagram.
PI-4077-062306
CLOCK
OSCILLATOR
5.85 V4.9 V
SOURCE(S)
S
R
Q
DC MAX
BYPASS/MULTI-FUNCTION
(BP/M)
+
-
V ILIMIT
FAULTPRESENT
CURRENT LIMITCOMPARATOR
ENABLE
LEADINGEDGE
BLANKING
THERMALSHUTDOWN
+
-
DRAIN(D)
REGULATOR5.85 V
BYPASS PINUNDER-VOLTAGE
1.0 V + V T
ENABLE/UNDER-
VOLTAGE(EN/UV) Q
115 μA 25 μALINE UNDER-VOLTAGE
RESET
AUTO-RESTARTCOUNTER
JITTER
1.0 V
6.4 V
BYPASSCAPACITOR
SELECT AND CURRENT
LIMIT STATEMACHINE
OVPLATCH
Figure 3. Pin Confi guration.
PI-4078-080905
D S
BP/M S
SEN/UV
P Package (DIP-8C)G Package (SMD-8C)
8
5
7
1
4
2
S6
157
Rev. I 01/09
12
TNY274-280
www.powerint.com
Absolute Maximum Ratings (1,4)
DRAIN Voltage .............................................................................. -0.3 V to 700 VDRAIN Peak Current: TNY274 ....................................... 400 (750) mA (2)
TNY275 .....................................560 (1050) mA (2)
TNY276 ..................................... 720 (1350) mA(2)
TNY277 .....................................880 (1650) mA (2)
TNY278 .................................. 1040 (1950) mA(2)
TNY279 ................................. 1200 (2250) mA(2)
TNY280 ................................ 1360 (2550) mA(2)
EN/UV V oltage ................................................................................... -0.3 V to 9 VEN/UV Current ........................................................... .................................. 100 mABP/M Voltage .................................................. ....................................-0.3 V to 9 VStorage Temperature .............................................................-65 °C to 150 °COperating Junction Temperature(3) ............................... -40 °C to 150 °C
Lead Temperature (4) .....................................................................................260 °C
Notes:1. All voltages referenced to SOU RCE, T A = 25 °C.2. The higher peak DRAIN current is allowed while the DRAIN voltage is simultaneously less than 400 V.3. Normally limited by internal circuitry.4. 1/16 in. from case for 5 seconds. 5. Maximum ratings specifi ed may be applied one at a time, without causing permanent damage to the product. Exposure to Absolute Rating conditions for extended periods of time may affect product reliability.
Thermal Impedance
Thermal Impedance: P or G Package: (θJA) ............................ .................... 70 °C/W(2); 60 °C/W (3)
(θJC )(1) ............................................... ............................11 °C/W
Notes:1. Measured on the SOURCE pin close to plastic interface.2. Soldered to 0.36 sq. in. (232 mm 2), 2 oz. (610 g/m 2) copper clad.3. Soldered to 1 sq. in. (645 mm 2), 2 oz. (610 g/m 2) copper clad.
Parameter Symbol
ConditionsSOURCE = 0 V; T J = -40 to 125 °C
See Figure 16(Unless Otherwise Specifi ed)
Min Typ Max Units
Control Functions
Output Frequencyin Standard Mode
fOSC
TJ = 25 °CSee Figure 4
Average 124 132 140kHz
Peak-to-peak Jitter 8
Maximum Duty Cycle DC MAX S1 Open 62 65 %
EN/UV Pin Upper Turnoff Threshold Current
IDIS -150 -115 -90 μA
EN/UV Pin Voltage
VEN
IEN/UV = 25 μA 1.8 2.2 2.6V
IEN/UV = -25 μA 0.8 1.2 1.6
DRAIN Supply Current
IS1
EN/UV Current > I DIS (MOSFET Not Switching) See Note A
290 μA
IS2
EN/UV Open (MOSFET
Switching at f OSC ) See Note B
TNY274 275 360
μA
TNY275 295 400
TNY276 310 430
TNY277 365 460
TNY278 445 540
TNY279 510 640
TNY280 630 760
158
1 - 4© 2000 IXYS All rights reservedIXYS reserves the right to change limits, test conditions, and dimensions.
Symbol sgnitaR mumixaMsnoitidnoC tseT
VDSS TJ = 25 C to 150 V008CVDGR TJ = 25 C to 150 C; RGS = 1 M 800 V
VGS Continuous 20 VVGSM Transient 30 V
ID25 TC = 25 A1108N11C13N80 13 A
IDM TC = 25 C, pulse width limited by TJM 11N80 44 A13N80 52 A
IAR TC = 25 A1108N11C13N80 13 A
EAR TC = 25 Jm03C
dv/dt IS IDM, di/dt 100 A/ s, VDD VDSS, 5 V/nsTJ 150 C, RG = 2
PD TC = 25 W003C
TJ -55 ... +150 CTJM 150 CTstg -55 ... +150 C
TL 1.6 mm (0.062 in.) from case for 10 s 300 C
Md euqrot gnitnuoM 1.13/10 Nm/lb.in.
Weight TO-204 = 18 g, TO-247 = 6 g
HiPerFETTM
Power MOSFETs
N-Channel Enhancement ModeHigh dv/dt, Low trr, HDMOSTM Family
TO-247 AD (IXFH)
TO-204 AA (IXFM)
G = Gate, D = Drain,S = Source, TAB = Drain
Features• International standard packages• Low RDS (on) HDMOSTM process• Rugged polysilicon gate cell structure• Unclamped Inductive Switching (UIS)
rated• Low package inductance
- easy to drive and to protect• Fast intrinsic Rectifier
Applications• DC-DC converters• Synchronous rectification• Battery chargers• Switched-mode and resonant-mode
power supplies• DC choppers• AC motor control• Temperature and lighting controls• Low voltage relays
Advantages• Easy to mount with 1 screw (TO-247)
(isolated mounting screw hole)• Space savings• High power density
DG
VDSS ID25 RDS(on)
IXFH/IXFM11N80 800 V 11 A 0.95 IXFH/IXFM13N80 800 V 13 A 0.80
trr 250 ns
Symbol seulaV citsiretcarahCsnoitidnoC tseT(TJ = 25 C, unless otherwise specified)
min. typ. max.
VDSS VGS = 0 V, ID V008Am 3 = VGS(th) VDS = VGS, ID V5.40.2Am 4 =
IGSS VGS = 20 VDC, VDS = 0 100 nA
IDSS VDS = 0.8 • VDSS TJ = 25 C 250 A VGS = 0 V TJ = 125 Am1C
RDS(on) VGS = 10 V, ID = 0.5 • ID25 11N80 0.9513N80 0.80
Pulse test, t 300 s, duty cycle d 2 %
91528F(7/97)
(TAB)
159
2 - 4© 2000 IXYS All rights reserved
TO-247 AD (IXFH) Outline
Dim. Millimeter InchesMin. Max. Min. Max.
A 19.81 20.32 0.780 0.800B 20.80 21.46 0.819 0.845
C 15.75 16.26 0.610 0.640D 3.55 3.65 0.140 0.144
E 4.32 5.49 0.170 0.216F 5.4 6.2 0.212 0.244
G 1.65 2.13 0.065 0.084H - 4.5 - 0.177
J 1.0 1.4 0.040 0.055K 10.8 11.0 0.426 0.433
L 4.7 5.3 0.185 0.209M 0.4 0.8 0.016 0.031
N 1.5 2.49 0.087 0.102
TO-204 AA (IXFM) Outline
Dim. Millimeter InchesMin. Max. Min. Max.
A 38.61 39.12 1.520 1.540B 19.43 19.94 - 0.785C 6.40 9.14 0.252 0.360D 0.97 1.09 0.038 0.043E 1.53 2.92 0.060 0.115F 30.15 BSC 1.187 BSCG 10.67 11.17 0.420 0.440H 5.21 5.71 0.205 0.225J 16.64 17.14 0.655 0.675K 11.18 12.19 0.440 0.480Q 3.84 4.19 0.151 0.165R 25.16 25.90 0.991 1.020
Symbol seulaV citsiretcarahCsnoitidnoC tseT(TJ = 25 C, unless otherwise specified)
min. typ. max.
gfs VDS = 10 V; ID = 0.5 • ID25, pulse test 8 14 S
Ciss 4200 pFCoss VGS = 0 V, VDS = 25 V, f = 1 MHz 360 pFCrss 100 pF
td(on) 20 50 nstr VGS = 10 V, VDS = 0.5 • VDSS, ID = 0.5 • ID25 33 50 nstd(off) RG = 2 sn00136)lanretxE( tf 32 50 ns
Qg(on) 128 155 nCQgs VGS = 10 V, VDS = 0.5 • VDSS, ID = 0.5 • ID25 30 45 nCQgd 55 80 nC
RthJC 0.42 K/WRthCK 0.25 K/W
seulaV citsiretcarahCedoiD niarD-ecruoS(TJ = 25 C, unless otherwise specified)
Symbol Test Conditions min. typ. max.
IS VGS A1108N11V 0 =13N80 13 A
ISM A4408N11;evititepeRpulse width limited by TJM 13N80 52 A
VSD IF = IS, VGS V5.1,V 0 = Pulse test, t 300 s, duty cycle d 2 %
trr TJ = 25 C 250 nsTJ = 125 C 400 ns
QRM 1 C
IRM 8.5 A
IF = IS-di/dt = 100 A/ s,VR = 100 V
IXFH 11N80 IXFH 13N80IXFM 11N80 IXFM 13N80
IXYS MOSFETS and IGBTs are covered by one or more of the following U.S. patents:4,835,592 4,881,106 5,017,508 5,049,961 5,187,117 5,486,7154,850,072 4,931,844 5,034,796 5,063,307 5,237,481 5,381,025
160
Dimensions in inches and (millimeters)
Version: A06
SFA1601G - SFA1608G16.0 AMPS. Glass Passivated Super Fast Rectifiers
TO-220AC
.412(10.5)MAX
.185(4.70)
.175(4.44)
.055(1.40)
.045(1.14)
.27(6.86)
.23(5.84)
.11(2.79)
.10(2.54)
.025(0.64)
.014(0.35)
.154(3.91)
.148(3.74)
DIA
PIN1 2
.113(2.87)
.103(2.62)
.16(4.06)
.14(3.56)
.037(0.94)
.027(0.68)
.205(5.20)
.195(4.95)
.594(15.1)
.587(14.9)
.56(14.22)
.53(13.46)
PIN 1
PIN 2 CASE
FeaturesHigh efficiency, low VFHigh current capabilityHigh reliab ilityHigh surge current capabilityLow power loss.For use in low voltage, high frequency inventor, fr eewheeling, and polarity protection applicati on
Mechanical DataCases: TO-220AC Molded plasticEpoxy: UL 94V-0 rate flame retardantTerminals: Pure tin plated, lead free. solderable perMIL-STD-202, Method 208 guaranteedPolarity: As markedHigh temperature soldering guaranteed:260 oC/10 seconds .16”,(4.06mm) from case.Weight: 2.24 grams
Maximum Ratings and Electrical Characteristics Rating at 25 oC ambient temperature unless otherwise specified. Single phase, half wave, 60 Hz, resistive or inductive load. For capacitive load, derate current by 20%
Type Number Symbol SFA1601G
SFA 1602G
SFA1603G
SFA1604G
SFA 1605G
SFA 1606G
SFA 1607G
SFA 1608G
Units
Maximum Recurrent Peak Reverse Voltage V RRM 50 100 150 200 300 400 500 600 V Maximum RMS Voltage V RMS 35 70 105 140 210 280 350 420 V Maximum DC Blocking Voltage VDC 50 100 150 200 300 400 500 600 V Maximum Average Forward Rectified Current @T C = 100 oC I(AV) 16. 0 A
Peak Forward Surge Current, 8.3 ms Single Half Sine-wave Superimposed on Rated Load (JEDEC method )
IFSM 200 A
Maximum Instantaneous Forward Voltage @ 16.0A V F 0. 975 1. 3 1.7 V
Maximum DC Reverse Current @T A=25 oC at Rated DC Blocking Voltage @ T A=100 oC
IR 10 400
uA uA
Maximum Reverse Recovery Time (Note 1) Trr 35 nS
Typical Junction Capacitance (Note 2) Cj 130 100 pFTypical Thermal Resistance (Note 3) R θJC 1.0 oC/WOperating Temperature Range T J -65 to +150 oC Storage Temperature Range T STG -65 to +150 oC Notes: 1. R everse Recovery Test Conditions: I F=0.5A, IR =1.0A, I RR =0.2 5A
2. Measured at 1 MHz and Applied Reverse Voltage of 4.0 V D.C.3. Mounted on Heatsink. Size of 3” x 5” x 0.25” Al-Plate.
161
SEMITOP® 4
IGBT Module
SK100MLI066T
Preliminary Data
Features
Typical Applications*
Remarks
MLI-T
Absolute Maximum RatingsSymbol Conditions Values UnitsIGBT
Inverse Diode
Freewheeling Diode
Module
CharacteristicsSymbol Conditions min. typ. max. UnitsIGBT
SK100MLI066T
NORKIMESyb©LID9002-70-031
162
© 2013 IXYS All rights reserved 1 - 5
20130208
MIXD80PM650TMI
IXYS reserves the right to change limits, test conditions and dimensions.
Application:
• AC motor control• AC servo and robot drives• UPS• Solar
Features:
• Easy paralleling due to the positivetemperature coefficient of the on-statevoltage
• Rugged XPT design(Xtreme light Punch Through) results in:- short circuit r ated for 10 μsec.- ver y low gate charge- square RBSOA @ 2x I C
- low EMI• Thin wafer technology combined with
the XPT design results in a competitivelow V CE(sat)
• SONIC™ diode- fast and soft re verse recovery- low oper ating forward voltage
• Optimized f or solar applications- T2/T3 re-inforced
Package:
• Compatible to EASY2B package• Pins f or pressfit connection• With DCB base
Part name (Marking on product)
MIXD80PM650TMI
IC80 (T1/T4) = 82 AIC80 (T2/T3) = 110 AV CES = 650 VV CE(sat) typ. = 1.5 V
IGBT ModulesMulti LevelXPT IGBT Technology
T1D1
+
D5
T2
T3
T4
D6
D2
D3
D4
UN
E1
G1
E2
G2
E3
G3
E4
G4
Th1
Th2
NTC
163
© 2013 IXYS All rights reserved 5 - 5
20130208
MIXD80PM650TMI
IXYS reserves the right to change limits, test conditions and dimensions.
Ordering Part Name Marking on Product Delivering Mode Base Qty Ordering Code
Standard MIXD80PM650TMI MIXD80PM650TMI Box 20 tbd
Outline Drawing Dimensions in mm (1 mm = 0.0394“)
Pin positions with tolerance Ø 0.4
32 28.8 25
.6
16 12.8
6.4
3.2
3.29.6
12.8
16
19.222.4
25.628.8
32
38.441.6
44.848
G3
T1
T2
E4 G4
N
N
N
N
N N
G1
E1
E2
G2
U U
U U
U U U UE3'
56.7 ±0.3
22.7 ±0.5
16.4±0.22.3 -0.1 x 8.5 +0.3
48 ±
0.3
53 ±
0.1
62.8
±0.
5
42 ±
0.15
51 ±0.1
16.4
±0.
5
1.4 ±0.5 12 ±
0.35
Product Marking
T1D1
+
D5
T2
T3
T4
D6
D2
D3
D4
UN
E1
G1
E2
G2
E3
G3
E4
G4
Th1
Th2
NTC
164
EK D : Doğrudan Tahrikli Rüzgar Türbini Bilgi Sayfaları.
www.converteam.com
© C
onve
rtea
m –
201
1. P
ublic
atio
n G
B.71
14.g
b.03
.11.
01. T
he C
onve
rtea
m lo
go a
nd a
ny a
ltern
ativ
e ve
rsio
n th
ereo
f are
trad
emar
ks a
nd s
ervi
ce m
arks
of C
onve
rtea
m. T
he o
ther
na
mes
men
tione
d, re
gist
ered
or n
ot, a
re th
e pr
oper
ty o
f the
ir re
spec
tive
com
pani
es. T
his
info
rmat
ion
is g
iven
as
a gu
idel
ine
only
and
may
be
chan
ged
with
out p
rior n
otic
e
Features (examples)
Power (MW)
Speed (rpm)
Voltage (V)
Weight (tons)
Diameter (m)
Full load efficiency (%)
Thermal class
Insulation class
Cooling
DD-3000
3
15
690
900
44 to 55
5
94 to 95
F or B
F
CACW
CACA
DD-6000
6
12.5
690
900
3300
70 to 80
5.5
94 to 95
F or B
F
CACW
CACA
DD-8000
8
12
900
3300
6600
85 to 95
7
94 to 95
F or B
F
CACW
CACA
Converteam's understanding of the whole power conversion chain, supported by a full range of power converters, enables us to optimize the complete electrical drive train, with a "full system" integrated approach.
Converteam Customized Solutions
Converteam can customize its standard product platforms to design and build any rating of Direct Drive PMG from 1 to 10 MW. Converteam solutions can be rapidly tailored into many different mechanical arrangements, to adapt its solutions for customer turbine requirements.
Converteam Direct Drive PMG Range:
Converteam - Rotating Machines Yantai, ChinaTel: +86 21 6442 1666
Converteam - Rotating Machines Nancy, FranceTel: +33 3 83 38 40 00
Converteam - Electric Machinery Minneapolis, USATel: +1 (612) 378-8000
Converteam - Rotating Machines Rugby, UKTel: +44 (0) 1788 563563
Worldwide Converteam Rotating Machine Facilities:
For more information please contact Converteam Tel: +44 (0)1788 563 563 Fax: +44 (0)1788 560 767 or Email: [email protected]
Worldwide Converteam Facilities:Headquarters: +33 (0)1 64 53 83 00Brazil: +55 31 3330-5800Canada: +1 (905) 333 3667Germany: +49 30 7622-0India: +91 124 4220 300Norway: +47 67 83 82 50Russia: +7(499) 270 27 11Singapore: +65 6332 0940South Korea: +65 6332 0940United Arab Emirates: +971 2 639 0846
165
Rated power 2.5 MW
Cut-in wind speed approx. 3 m/s
Cut-out wind speed 25 m/s 22 m/s
Survival wind speed 59.5 m/s 52.5 m/s
Nominal diameter 90 m 100 m 106m 109m
Swept area 6,362 m 2 7,823 m 2 8,824 m 2 9,399 m 2
Number of blades 3
Type LM 43.8P LM 48.8P Various LM 53.2 or similar
Speed range 8.5 - 16 rpm 7.6 – 14.5 rpm 7.2 – 14 rpm 7 – 13.5 rpm
Speed control Pitch control
Hub height 80 m 100 m
Material Steel tube
Design Direct-drive (DD) multi-pole synchronous generator with permanent magnet excitation
Rated voltage Y 690 V
Insulation class F
Type Frequency converter
Voltage Y 620 V
Design 4 Induction electric motors
Primary brake system Individual, redundant, blade pitch control system
Holding brake Hydraulic bolt lock
Operating mode Micro-processor controlled with remote monitoring
OperationalData
Rotor
Generator
Converter
Yaw System
Brake System
GENERAL TECHNICAL SPECIFICATIONS
GW 2.5MW 90, 100, 106 & 109M WIND TURBINES
PARAMETER GW 90 GW 100 GW 106 GW 109
Control System
Electrical Output
Tower
HIGH POWER GENERATING EFFICIENCY
• Permanent magnet generator (PMG) eliminates the need for electrical field excitation and resulting electrical losses.
• PMG is more efficient at partial load (outputs less than rated capacity) than induction generators.
• Variety of rotor diameters to maximize efficiency in various wind regimes.
COMPACT, LIGHT & EASY TO TRANSPORT
• Goldwind’s 2.5MW wind turbine was designed as a smaller and lighter successor per MW to conventional geared 1.5MW machines.
• The marriage of a PMG and Direct-drive technology results in lowest-in-class top-head-mass.
• Crane requirements for the 2.5 MW are the same class as our competitors’ 1.5 MW offerings.
SUPERIOR POWER QUALITY AND GRID CODE COMPLIANCE
• Full power converter provides flexibility to meet the most stringent grid requirements.
• Advanced control systems provide curtailment and ramp-rate control.
• The Goldwind 2.5MW wind turbine provides increased reactive power as well as low-voltage and zero-voltage ride through capabilities.
GOLDWIND’S PERMANENT MAGNET DIRECT-DRIVE 2.5 MW WIND TURBINE
OUR 2.5MW PMDD TURBINES OFFER:
TURBINE POWER HUB HEIGHT IEC CLASS (KW) (M)
GW 90/2500 2500 80m IIA
GW 100/2500 2500 100m IIIA
GW 106/2500 2500 100m IIIA
GW 109/2500 2500 100m IIIB
GOLDWINDS 2.5MW PMDD FAMILY
TÜV-NORD CERTIFICATIONS OBTAINED OR IN PROCRESS
SIGNIFICANTLY REDUCED MAINTENANCE COSTS AND TOTAL OPERATING EXPENDITURES
• The design philosophy of the 2.5MW PMDD wind turbine eliminates the sources of expensive faults that require crane mobilization.
• The absence of slip rings and carbon brushes in the generator eliminates maintenance activity and reduces operating expenditure, faults and downtime.
• Only one moving part in the drive-train compared to an average of 13+ gears and hundreds of total parts in a conventional gearbox. There is also no need in the Goldwind 2.5MW wind turbine drivetrain for high-speed bearings, couplings, and high speed brake parts.
• Only one bearing is required in the drivetrain compared with 20+ in conventional high speed turbine gearboxes. The slow rotational speed of the Goldwind 2.5MW turbine also extends bearing service life.
• Automatic lubricating system on the yaw bearing reduces the frequency of unplanned maintenance.
• Drive belts are used in place of bull and pinion gears in the pitch control system to improve overall performance, eliminate replacement of expensive parts, and effectively eliminate backlash and reduce vibration (fatigue).
• Goldwind’s advanced pitch system eliminates localized wear experienced by gear-driven pitch systems.
• Ultra capacitors are used in place of lead acid or gel batteries for energy storage in Goldwind’s advanced pitch control system. They provide faster and more efficient charge/discharge capabilities than batteries and are ideal for pitch systems, which requires quick bursts of power.
• Ultra capacitors are smaller and lighter for their power (capacity) than batteries, have a wider operating temperature range provide decreased maintenance interval.
• Robust generator cooling system using air-to-air heat exchangers – no fluids required.
WINDFARM COUNTRY WINDFARM ROTOR YEAR OF NAME TYPE DIAMETER INSTALLATION
2.5MW PMDD WIND TURBINE INSTALLATIONS
1 Guanting China Onshore 100m 2009
2 Xiangshui China Offshore 100m 2010
3 Wagenfeld Germany Onshore 100m 2010
4 Dabancheng China Onshore 90m 2010
5 Rudong China Offshore 100m 2010
PMDD technology, simple drive-train construction, high reliability • Light and compact design compared to other turbines in its class • Sealed insulation design for excellent dust resistance • Full power converter, low-voltage and zero-voltage ride-through capabilities for excellent grid connection characteristics
*SPECIFICATIONS SUBJECT TO CHANGE
166
4k7
CH
IPLE
D
JTAG
+5V
SR36E
10R
CH
IPLE
D
1K
CH
IPLE
D
DGNDDGNDDGNDDGND
+3V3
4k7 4k7
+3V3_D
2k2DG
ND
20MHz
22pf
22pf
DG
ND
22k
AGN
D
2.2uf
2.2uf
10k
+3V3_D
100nf
DGND
10nF
10nF
1A
AGNDAGNDAGNDAGNDAGND
MSTBA2
Reset
4k7
4k7
4k7
+3V3_DD
GN
D
DGND
4k7
+3V3_D
100nF
10-XX_LARGE
DGND
4k7
+3V3_D
100nF
10-XX_LARGE
DGND
4k7
+3V3_D
100nF
+3V3
_D_
2k2 _
2k2
DGND
_
2k2
DGND
_
2k2
DGND
10uH
DGND
AGN
D10
0nF
100n
F10
0nF
100n
F10
0nF
100n
F10
0nF
100n
F10
0nF
100n
F
100n
F
100n
F 100n
F
AGND
AGN
D
AGND
AGN
D
AGND
AG
ND
AGND
+3V3_A
+1.8V
100n
F
DGND
VREG_1.8VVREG_3.3V
10uH
GND
100n
F 100nF100nF
100nF
+3V3_D +1.8V+3V3_A
100nF
22uH 22uH
22uH 22uH
22uH 22uH
22uH 22uH
22uH 22uH
22uH
22uH
22uH22uH
4u7
AGND
4u7
DGND
4u7AGND
+1.8V
4u7
DG
ND
22uH
100n
F
GND
DGNDDGND
+3V3
_D
78S05
100n
F/10
0V
10k
CH
IPLE
D
Besleme_Rolesi
1N41
48
BCP56
GND
+5V_
MO
SFET
_SU
RU
CU
+5V
2k2
10k
TL42PO
1uF
DG
ND
+3V3_D
33uf/35V
33uf
/35V
33uf/35V
33uf/35V
33uf/35V
33uf/35V33uf/35V
33uf/35V
D01S+5V
1uF
AGNDAGNDAGND
Bos
GPIO00_EPWM1AP$47
GPIO01_EPWM1B_SPISIMODP$44
GPIO02_EPWM2AP$45
GPIO03_EPWM2B_SPISOMIDP$48
GPIO04_EPWM3AP$51
GPIO05_EPWM3B_SPICLKD_ECAP1P$53
GPIO06_EPWM4A_EPWMSYNCI_EPWMSYNCOP$56
GPIO07_EPWM4B_SPISTED_ECAP2P$58
GPIO08_EPWM5A_CANTXB_!ADCSOCAOP$60
GPIO09_EPWM5B_SCITXDB_ECAP3P$61
GPIO10_EPWM6A_CANRXB_!ADCSOCBOP$64
GPIO11_EPWM6B_SCIRXDB_ECAP4P$70
GPIO12_!TZ1_CANTXB_SPISIMOBP$1
GPIO13_!TZ2_CANRXB_SPISOMIBP$95
GPIO14_!TZ3_SCITXDB_SPICLKBP$8
GPIO15_!TZ4_SCIRXDB_SPISTEBP$9
GPIO16_SPISIMOA_CANTXB_!TZ5P$50
GPIO17_SPISOMIA_CANRXB_!TZ6P$52
GPIO18_SPICLKA_SCITXDBP$54
GPIO19_SPISTEA_SCIRXDBP$57
GPIO20_EQEP1A_SPISIMOC_CANTXBP$63
GPIO21_EQEP1B_SPISOMIC_CANRXBP$67
GPIO22_EQEP1S_SPICLKC_SCITXDBP$71
GPIO23_EQEP1I_SPISTEC_SCIRXDBP$72
GPIO24_ECAP1_EQEP2A_SPISIMOBP$83
GPIO25_ECAP2_EQEP2B_SPISOMIBP$91
GPIO26_ECAP3_EQEP2I_SPICLKBP$99
GPIO27_ECAP4_EQEP2S_SPISTEBP$79
GPIO28_SCIRXDA__!TZ5P$92
GPIO29_SCITXDA__!TZ6P$4
GPIO30_CANRXAP$6
GPIO31_CANTXAP$7
GPIO32_SDAA_EPWMSYNCI_!ADCSOCAOP$100
GPIO33_SCLA_EPWMSYNCO_!ADCSOCBOP$5
GPIO34P$43
ADCINA0P$23
ADCINA1P$22
ADCINA2P$21
ADCINA3P$20
ADCINA4P$19
ADCINA5P$18
ADCINA6P$17
ADCINA7P$16
ADCINB0P$27
ADCINB1P$28
ADCINB2P$29
ADCINB3P$30
ADCINB4P$31
ADCINB5P$32
ADCINB6P$33
ADCINB7P$34
ADCLOP$24
ADCRESEXTP$38
ADCREFINP$35
ADCREFPP$37
ADCREFMP$36
!TRSTP$84
TCKP$75
TMSP$74
TDIP$73
TDOP$76
EMU0P$80
EMU1P$81
TEST1P$97
TEST2P$98
XCLKOUTP$66
XCLKINP$90
X1P$88
X2P$86
!XRSP$78
VDD3VFLP$96
VDDA2P$15 VSSA2 P$14
VDDAIOP$26 VSSAIO P$25
VDD1A18P$12 VSS1AGND P$13
VDD2A18P$40 VSS2AGND P$39
VDD0P$10
VDDIO3P$82
VSS0 P$2VDD1P$42 VDD2P$59 VDD3P$68VDD4P$85 VDD5P$93
VDDIO0P$3VDDIO1P$46 VDDIO2P$65
VSS1 P$11VSS2 P$41VSS3 P$49VSS4 P$55VSS5 P$62VSS6 P$69VSS7 P$77VSS8 P$87VSS9 P$89VSS10 P$94
R249
5V_L
ED
135791113
246
1214
810
SV1
TP_5
V_PS
D33
R153
1.8V
_LED
R154
3.3V
_LED
651R551R
R157Q7
C133
C134
R158
C135
C136
R15
9
C137
C139 C170
F81
DA_BESLEME-1
2DA_BESLEME-2
31 2
4
S4
R13
8
R13
9
R14
0 R14
4
C177
1 342
U$16R14
5
C178
1 342
U$17R14
6
C179
OFF
_RE
DR147
ON
_GR
EENR14
8
CPU
_BEA
TR14
9
FAU
LT
R15
031
L11
C5C10
C11C13
C14
C15
C16
C17
C18
C19 C20
C21
C22
TP_GND
C24
GNDVI3
1
VO 2
LM1085-1.8
GNDVI3
1VO 2
TS1084CM
3 1L1
C43
C102C172
C180C182
L2L3L4
L5L12
L13L14L15L16L17
L18
L19
L20L21
C189
C19
0
C191
C192
L22
C12
GNDVI1
2
VO 3
GERILIM_REG
C3
R9
V_LE
D
161
K1
O1
S1
P1K1 O
2S2
P2
K1
D20
Q4
R10
R11
23
1
56
4
S2
C9
C63
C65
C66
C68C69 C70 C71
C72
KK2
C6
TRIP
12
JP112
JP212
JP3
GPIO
ADC
JTAG
FLASH
CLOCK
+ +
+ + +
+
+
+
+12V +12V
RO
LE_B
ESLE
MES
I
12V
DC
ADC_VAC_RADC_VAC_S
ADC_VAC_T
EMU0
EMU0
EMU1
EMU1
TDO
TDO
TDI
TDI
TMS
TMS
TCK
TCK
TRST
TRST
S1A
S1BS1A
S1B
S2A
S2BS2A
S2B
S3A
S3BS3A
S3B
TRIP
TRIP
BOOT_1
BOOT_1
BOOT_2
BOOT_2
BOOT_3
BOOT_3
CPU_LED
CPU_LED
ON/OFF_LED
ON/OFF_LED
VDD3VFL
VDD3VFL
DURDUR
DURDUR
BE
SLE
ME
_RO
LES
I
BESLEME_ROLESI
ARIZA
ARIZA
BASLAT
BASLAT
SEBEKE_ROLESI
SARJ_ROLESI
DESARJ_ROLESI
I_AKIM_T
I_AKIM_S
I_AKIM_R
SIFIR_GECIS_RSIFIR_GECIS_SSIFIR_GECIS_T
DA_UST
DA_ALT
EK E : Şemalar ve Baskı Devreler.
Şekil E.1 : İşlemci ve besleme devresi şemaları.
167
Şekil E.2 : Şebeke gerilimi, akım ölçeklendirme ve DA bara gerilimi ölçüm devreleri.
MCP6022
MCP6022
300K%1 5k1 %1
300K%1
5k1
%1 2k2 %1
300K%1
300K%1
300K%1
300K%1
300K%1
300K%12n2
+5V
+3V3_D
AGND
100nf
1uF
AGND
3k3
10nF
AGND
3k3470k
4k7 BC817
3k3
4k7
MCP6022300K%1
5k1 %1
300K%1
5k1
%1
56R300K%1
300K%1
300K%1
300K%1 2n2
AGND
100n
f
1uF
AGND
MCP6022
MCP6022
300K%1 5k1 %1
300K%1
5k1
%1 2k2 %1
300K%1
300K%1
300K%1
300K%1
300K%1
300K%1
2n2
+5V
+3V3_D
AGND
100nf 1uF
AGND
3k3 10nF
AGND
3k3
470k
4k7BC817
3k3
4k7
MCP6022
MCP6022
300K%1 5k1 %1
300K%1
5k1 %1
2k2 %1
300K%1
300K%1
300K%1
300K%1
300K%1
300K%12n2
+5V
+3V3_D
AGND
100nf 1uF
AGND
3k310nF
AGND
3k3
470k
4k7BC817
3k3
4k73k3
%1
3k3
%1
3k3
%1
+3V3_A
AGND
AGND
AGND
300K%1
300K%1
MCP6022300K%1 5k1 %1
300K%1
5k1
%1
56R300K%1
300K%1
300K%1
300K%1 2n2
AGND
100n
1uF
AGND
+3V3_A
300K%1
300K%1
MCP6022
2n2
2n2
4n7
4n7
4n7
3k3
%1
2k2
%1
AGND
MCP6022
100n
F
100n
f
56R10nf
AGND
1uF
MCP6022
LM38
5-2.
5
10k %1
10k %1
10k
%1
AGND
AGND
10k %1
470R
56R10nf
AGND
10k %1
10k %1
10k
%1
AGND
10k %1
MCP6022
100nf
56R10nf
AGND
1uF
10k %1
10k %1
10k
%1
AGND
AGND
10k %1
MCP6022
100n
F
LM38
5-2.
5
2k2
100n
F
+3V3_A
+3V3_A
+3V3_A
2
31
IC35A 6
57
IC35B
84
R273 R274
R275
R27
6
R277
R280
R281
R282
R283
R3
R4
C1
TP_V
AC
C25C27
TP_2.5_VREF
R47
C31
R48R49
R53
Q1
R55
R56
2
31
IC4A
84
R57R58
R59
R60
R61
R62
R63
R64
R65
C46
TP_VDA_UST
C47 C48
SIFIR_GECİS_R
2
31
IC10A 6
57
IC10B
84
R87 R88
R89
R90
R91
R92
R93
R94
R95
R96
R97
C95
TP_VAC1
C96 C97
TP_2.5_VREF2
R101
C110
R102R103
R105Q3
R107
R108
SIFIR_GECİS_S
2
31
IC11A 6
57
IC11B
84
R109 R110
R111
R112
R113
R114
R115
R116
R117
R118
R119
C117
TP_VAC2
C118 C119
TP_2.5_VREF3
R123C121
R124R125
R127Q6
R129
R13
0
SIFIR_GECİS_T
R15
1R
152
R24
0
R7
R8
2
31
IC1A
84
R25 R26
R27
R28
R29
R30
R31
R32
R33
C74
TP_V
DA_
ALT
C75
C77
R38
R39
6
57
IC1B
C58
C61
C64
C67
C73
R37
R66
2
31
IC2A
84
C76
C78
R67
C80
TP_I_AKIM_S
TP_I_SENSOR_CIKIŞ_S_
C83
6
57
IC2B
IC6
R75
R76
R77
R78R79
R82
C90
TP_I_AKIM_R
TP_I_SENSOR_CIKIŞ_R_
R83
R84
R85
R86
2
31
IC7A
84
C100
R160
C101
TP_I_AKIM_T
TP_I_SENSOR_CIKIŞ_T_
C105
R161
R162
R16
3
R164
6
57
IC7B
3.3V_BESLEME
C85
IC3
R34
C86
Sifir Geçiş DedektörüŞebeke Gerilim Ölçümü
Akim Sinyali ÖlçeklendirmeDA Bara Gerilimi Ölçümü
NOTR
NOTR
VDA_UST
VDA_ALT1V_REF
1V_REF
1V_R
EF
SIFIR_1
SIFIR_1
SIFIR_2
SIFIR_2
SIFIR_3
SIFIR_3
VR
EF_
2.5V
VR
EF_
2.5V
VREF_2.5V
VREF_2.5V
VREF_2.5V
VREF_2.5VADC_VAC_R
ADC_VAC_S
ADC_VAC_T
VS
VT
VN
VN
VN
VR
I_AKIM_T
I_AKIM_S
I_AKIM_R
SIFIR_GECIS_R
SIFIR_GECIS_S
SIFIR_GECIS_T
I_R
I_S
I_T
DA_UST
DA_ALT
168
Şekil E.3 : Mosfet sürücü devre şemaları.
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
10k
10k
10k
10k
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
10k
10k
10k
10k
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
BC817
DGND
4k7
470R
+5V_GATE_DRIVER
10R
MBR0540 4R7
1uF/100V
10k
10k
10k
10k
470pF
470pF
470pF
470pF 470pF
470pF
470pF
470pF 470pF
470pF
470pF
470pF
10uf/35V 10uf/35V10uf/35V
10uf/35V 10uf/35V10uf/35V
10uf/35V10uf/35V10uf/35V
10uf/35V 10uf/35V 10uf/35V
FOD3180 FOD3180FOD3180
FOD3180FOD3180FOD3180
FOD3180 FOD3180FOD3180
FOD3180FOD3180FOD3180
470R
470R
470R
470R
470R
470R
470R
470R470R
470R
470R
470R
10k
10k
10k
10k10
k
10k
10k
10k
10k
10k
10k
10k
Q5R165
R16
7
R168
D38 R169
C141
Q8R170
R17
2R173
D40 R174
C140
Q9R175
R17
7
R178
D42 R179
C144
Q10R180
R18
2
R183
D44 R184
C146
R18
5R
186
R18
7R
188
Q11R189
R19
1
R192
D46 R193
C148
Q12R194
R19
6
R197
D48 R198
C150
Q13R199
R20
1
R202
D50 R203
C152
Q14R204
R20
6
R207
D52 R208
C154
R20
9R
210
R21
1R
212
Q15R213
R21
5
R216
D54 R217
C156
Q16R218
R22
0
R221
D56 R222
C158
Q17R223
R22
5
R226
D58 R227
C160
Q18R228
R23
0
R231
D60 R232
C162
R23
3R
234
R23
5R
236
TP_S1A
TP_S1B
TP_S1A
TP_S1B TP_S2B TP_S3B
TP_S2ATP_S3A
TP_S3BTP_S2B
TP_S2ATP_S3A
TP_S1A_GATE TP_S2A_GATETP_S3A_GATE
ETAG_B2S_PTETAG_B1S_PTTP_S3B_GATE
TP_S1A_GATE TP_S2A_GATETP_S3A_GATE
TP_S1B_GATE TP_S2B_GATETP_S3B_GATE
C23
C29
C30
C32 C33
C34
C35
C36C37
C38
C39
C40
C44 C45C50
C51 C53C54
C55C56C57
C59 C60 C62
2
3 5
7
8
6
GDRV9
2
3 5
7
8
6
GDRV1
2
3 5
7
8
6
GDRV2
2
3 5
7
8
6
GDRV3
2
3 5
7
8
6
GDRV4
2
3 5
7
8
6
GDRV5
2
3 5
7
8
6
GDRV6
2
3 5
7
8
6
GDRV7
2
3 5
7
8
6
GDRV8
2
3 5
7
8
6
GDRV10
2
3 5
7
8
6
GDRV11
2
3 5
7
8
6
GDRV12
R12
R13
R14
R15
R16
R17
R18
R19R20
R22
R23
R24
R21 R35
R52
R80R
81
R98
R99
R100
R10
4R
120
R12
1R
122
+ ++
+ ++
+++
+ ++
S1A_SOURCE
S1A_SOURCE
S1B_SOURCE
S1B_SOURCE
S1A_SOURCE
S1A_SOURCE
S2B_SOURCE
S2B_SOURCE
S2A_SOURCE
S2A_SOURCE
S3B_SOURCE
S3B_SOURCE
S3A_SOURCE
S3A_SOURCE
S2A_SOURCE
S2A_SOURCE
S3A_SOURCE
S3A_SOURCE
S1A__DRIVER_SUPPLY
S1B__DRIVER_SUPPLY
S1A__DRIVER_SUPPLY
S1B__DRIVER_SUPPLY
S2A__DRIVER_SUPPLY
S2B__DRIVER_SUPPLY
S2A__DRIVER_SUPPLY
S2B__DRIVER_SUPPLY
S3A__DRIVER_SUPPLY
S3B__DRIVER_SUPPLY
S3A__DRIVER_SUPPLY
S3B__DRIVER_SUPPLY
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
S1A_GATE
S1B_GATE
S1A_GATE
S1B_GATE
S2A_GATE
S2B_GATE
S2A_GATE
S2B_GATE
S3A_GATE
S3B_GATE
S3A_GATE
S3B_GATE
S1A
S1B
S1A
S1B
S2A
S2B
S2A
S2B
S3A
S3B
S3A
S3B
169
Şekil E.4 : Evirici güç devresi.
13N80
13N80
SFA1
608G
13N80
13N80
SFA
1608
G
13N80
13N80
SFA1
608G
13N80
13N80
SFA
1608
G
13N80
13N80
SFA1
608G
13N80
13N80
SFA
1608
G
MYG-14K511
AC
S71
2 E
LCTR
-05B
T
+5V
100n
F AGN
D
AGND
2n2
AC
S71
2 E
LCTR
-05B
T
+5V
100n
F AGN
D
AGND
2n2
AC
S71
2 E
LCTR
-05B
T
+5V
100n
F AGN
D
AGND
2n2
GMSTBA4
MYG-14K511
MYG
-14K
391
MYG
-14K
391
MYG
-14K
391
3A
4n7/
1KV
4n7/
1KV
4n7/
1KV
4n7/
1KV
PE
5A
5A
5A
__
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
POWER_PIN
5A5A
5A
470u
f/450
V47
0uf/4
50V
15nF
/275
VAC
15nF
/275
VAC
15nF
/275
VAC
Ortak Mod
E3206S
E3206SE3206S
E3206S
1N41
48
1N41
48
1N41
48
1N41
48
BCP56
GND
2k2
10k
E3206S
10nF/630V 100R/1W
10nF/630V 100R/1W
10nF/630V 100R/1W
10nF/630V100R/1W
1k2/4W
1k2/4W
1k2/4W
1k2/4W
39k/
2W39
k/2W
39k/
2W39
k/2W
BCP56
GND82
0R
10k
E3206S
BCP56
GND
820R
10k
12nF/1600V 100R/1W12nF/1600V
100R/1W
1N41
48
1N41
48
BCP56
10k
S1A
S1B
D3
S1A
S1B
D5
S2A
S2B
D8
S2A
S2B
D9
S3A
S3B
D10
S3A
S3B
D11
1 2 3 4
8 7 6 5
IC16
C16
4
C165
1 2 3 4
8 7 6 5
IC19
C16
6
C167
1 2 3 4
8 7 6 5
IC20
C16
8
C169
1 X3-1
2 X3-2
3 X3-3
4 X3-4
F4
C17
3
C17
4 C17
5
C17
6
F5
F6
F7
TP_VDA_IN_NEG_
TP_VDA_IN_POS
TP_R_ÇIKIŞ
TP_S_ÇIKIŞ
TP_T_ÇIKIŞ
NOTR_ÇIKIŞI
TP_VDC_NOTR
R_FAZI_ÇIKIŞI
T_FA
ZI_Ç
IKI Ş
I
TP_S3A_SOURCE
TP_S1A_SOURCE TP_S2A_SOURCE TP_S3A_SOURCE
TP_S2A_SOURCETP_S1A_SOURCE
VD
C_I
N_L
ED
VD
C_I
N_L
ED
1
NIARD_A2SNIARD_A1S S3A_DRAIN
R S T
TP_S1B_SOURCETP_S2B_SOURCE TP_S3B_SOURCE
CON1
CON6
CON2
CON3
CON4
CON5
CON7
CON8
CON9
F1F2
F10
C2
C4
C7
C8
C41
21
3 4
EMI
S_FAZI_ÇIKIŞI
21
K2
OS
P
K2
21
K9
OS
P
K9
21
K10
OS
P
K10
21
K11
OS
P
K11
D19
D21
D22
D23
Q2
R40
R41
21
K3
OS
P
K3
C79 R50
C81 R51
C82 R68
C84
R69
R70
R71
R72
R73
R42
R1
R2
R5
Q19R6
R43
21
K4
OS
P
K4
Q20R44
R45
C87 R46C88 R74
D24 D25
Q21
R36
S3A__DRIVER_SUPPLYS3A_SOURCES3B__DRIVER_SUPPLYS3B_SOURCES3A__DRIVER_SUPPLYS3A_SOURCES3B__DRIVER_SUPPLYVDC_IN_NEG_
S2A__DRIVER_SUPPLYS2A_SOURCES2B__DRIVER_SUPPLYS2B_SOURCES2A__DRIVER_SUPPLYS2A_SOURCES2B__DRIVER_SUPPLYVDC_IN_NEG__
S1A__DRIVER_SUPPLYS1A_SOURCES1B__DRIVER_SUPPLYS1B_SOURCES1A__DRIVER_SUPPLYS1A_SOURCES1B__DRIVER_SUPPLYVDC_IN_NEG___
EPWM1A
EPWM1B
EPWM2A
EPWM2B
EPWM3A
EPWM3B
EPWM4A
EPWM4B
EPWM5A
EPWM5B
EPWM6A
EPWM6B
IP+
IP+
IP-
IP-
VCC
VIO
UT
FILT
ER
GN
D
ACS7
12
IP+
IP+
IP-
IP-
VCC
VIO
UT
FILT
ER
GN
D
ACS7
12IP
+
IP+
IP-
IP-
VCC
VIO
UT
FILT
ER
GN
D
ACS7
12
++
S1B_SOURCE
NOTR
NOTR
S2B_SOURCE
S3B_SOURCE
VN
VDA_IN_POS_
VDA_IN_NEG__
ROLE_BESLEMESI ROLE_BESLEMESI
ROLE_BESLEMESI
VDA_UST
VDA_ALT
I_R
I_S
I_T
Enduktanslar Disarida
S1A_SOURCE
S1B_SOURCE
S1A_SOURCE
S2B_SOURCE
S2A_SOURCE
S3B_SOURCE
S3A_SOURCE
S2A_SOURCE
S3A_SOURCE
S1A__DRIVER_SUPPLY
S1B__DRIVER_SUPPLY
S1A__DRIVER_SUPPLY
S1B__DRIVER_SUPPLY
S2A__DRIVER_SUPPLY
S2B__DRIVER_SUPPLY
S2A__DRIVER_SUPPLY
S2B__DRIVER_SUPPLY
S3A__DRIVER_SUPPLY
S3B__DRIVER_SUPPLY
S3A__DRIVER_SUPPLY
S3B__DRIVER_SUPPLY
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
VDC_IN_NEG_
S1A_SOURCE
S1B_SOURCE
S1A_SOURCE
S1A_GATE
S1B_GATE
S1A_GATE
S1B_GATE
S2A_GATE
S2B_GATE
S2B_SOURCE
S2A_GATE
S2A_SOURCE
S2B_GATE
S3A_GATE
S3B_GATE
S3B_SOURCE
S3A_GATE
S3A_SOURCE
S3B_GATE
S2A_SOURCE S3A_SOURCE
VS
VT
VR
VDC_IN_NEG_VDC_IN_NEG_ VDC_IN_NEG_
SEBEKE_ROLESI
SARJ_ROLESIDESARJ_ROLESI
TSR
R
S
T
Lf
Lf
Lf
R
S
T
N
ŞE
BE
KE
T
S
R
170
Şekil E.5 : Evirici baskı devre çizimi.
141 2
12
34
12
4
4
0817
0817
0817
0817
0817
0817
0817
0817
4
4
4
12
34
1 2
3 4
1 2
3 4
12
335
1
E3206S
E3206S
E3206S
E3206S
E3206S
E3206S
171
Şekil E.6 : Flyback AGK devre şeması.
100n
/275
Vac 6mH_LINE
22uF
/400
V
DF06S
1A
4M7
2n2/1KV
39K/
2W
US1
M
4M7
27R/0.5W 390pF/100V
1K10uF
2n2/1KV
4k7
RED
470k
470k
1k
10BQ100
470uF/35V
100u
f/35V
13V
100mA
S14K
275
E25/5OUT
6R8/
1W
22uF/400V 4M7
2n2/
1KV
39K/
2W
US1
M
4M7
27R / 0.5W 390pF/100V
1K10uF
2n2/1KV
4k7
1k
470uF/35V
100mAE25/5OUT
6R8/
1W
100u
f/35V
1A
1A
470k
470kMSTBA2
13V
10BQ100
TLP181
TLP181
PWR_SW1 10uH
10uH
CX
4 21
4 3
L10
C74
B4
F6
47
1
256
8
U4TNY280G
R58
C77R59
D30
R60
R61
C79
R62C81
C82
R63
GR
EEN
VIN
_LED
R33
R34
R35
D27 C63
C66
D2
F2
R13
7
U$1
R21
C42
47
1
256
8
U1TNY280G
R22
C43
R23
D12
R24
R25 C44
R26C45
C46
R27
GREEN11
R28
C47F14
U$2
R29
C19
F12
F13
R17
R18
1
DA_INPUT-1
2DA_INPUT-2
D10
D1
1
23
4IC26
1
23
4IC1
23
1
DA_BARA_ON_OFF
21
L9
21L1
GND_1
GND_2
GND_3
GND_7
GND_8
15V_6
GND_9
GND_10
GND_4
GND_5
GND_6
OUT7
OUT8
OUT9
GND
OUT2
OUT3
OUT4
OUT5
OUT10
15V_1
+
D
S
EN/UV
BP
+ +
+
D
S
EN/UV
BP
+ +
63T
9T
9T
9T
9T
9T
63T
9T
9T
9T
9T
9T
172
Şekil E.6 (devam): Flyback AGK devre şeması.
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
27R/0.5W 390pF/100V
100mA
470uF/35V
470uF/35V
470uF/35V
470uF/35V 470uF/35V
470uF/35V
470uF/35V
470uF/35V
100u
f/35V
100u
f/35V
100u
f/35V
100u
f/35V
100u
f/35V
100u
f/35V
100u
f/35V
100u
f/35V
10BQ100 10BQ100
10BQ100
10BQ100
10BQ100 10BQ100
10BQ100
10BQ100
4k7 4k
74k
7
4k7
4k7 4k7
4k7
4k7
MS
TBA
5
MS
TBA
5
MS
TBA
5
MS
TBA
5
10uH
10uH
10uH
10uH
10uH10uH
10uH 10uH
R1
C2
GREEN1
F3
R3 C6
GREEN2
F1
R5
C10
GREEN3
F4
R7 C14
GREEN4
F5
R9 C18
GREEN5
F8
R11 C22
GREEN6
F9
R13 C26
GREEN7
F10
R15 C30
GREEN8
F11
C3
C4
C7
C8 C11
C12
C15
C16
C20 C
23C
24
C27
C28 C31
C32
C34
D11 D3
D4
D5
D6D7
D8
D9
R2 R
4R
6
R8
R10 R12
R14
R16
1X
1-1
2X
1-2
3X
1-3
4X
1-4
5X
1-5
1X
2-1
2X
2-2
3X
2-3
4X
2-4
5X
2-5
1X
3-1
2X
3-2
3X
3-3
4X
3-4
5X
3-5
1X
4-1
2X
4-2
3X
4-3
4X
4-4
5X
4-5
21L2
21L3
21L4
21L5
21L6
21L7
21L8 21
L11
GN
D_1
15V_2
15V
_2
GND_2GND_2
GN
D_2
15V_3
15V
_3
GND_3GND_3
GN
D_3
15V_4
15V
_4
GND_7GND_7
GN
D_7
15V_5
15V
_5
GND_8GND_8
GN
D_8
15V
_6
GND_9GND_9
GN
D_9
15V_7
15V
_7
15V_9
15V
_9
15V_10
15V
_10
GND_10GND_10
GN
D_1
0
GN
D_4
GND_4GND_4
GND_5GND_5
GN
D_5
GN
D_6
OUT7
OUT8
OUT9
OUT2
OUT3
OUT4
OUT5 OUT10
15V
_1
15V
_8
15V_8
++
++
++
+++
++
++
++
+
173
Şekil E.7 : Flyback AGK baskı devre çizimi.
0922
0922
0922
0922
12
1 2 3 4 5 1 2 3 4 5 1 2 3 4 51 2 3 4 5
174
EK F : Laboratuvar Düzeneği Fotoğrafları.
Şekil F.1 : Evirici ve yardımcı güç kaynağı devreleri.
Evirici Güç Devresi
Besleme
Flyback AGK
Ölçüm Devreleri
DSP Programlayıcı
Bağlantı Endüktansı
175
Şekil F.2 : Şebeke bağlantılı çalışma düzeneği.
176
Şekil F.3 : Açık çevrim şebeke bağlantısız çalışma düzeneği.
177
EK G : Kısa Program Kodları.
(a) Matlab ile sinüs tablosu oluşturması.
Rad =0:(2*pi)/2048:2*pi; Dizi =2400*sin(rad); Tablo =int32(dizi); plot(rad,tablo)
Şekil G.1 : Matlab sinüs tablosu oluşturma.
(b) PSIM seviye seçici bloğu kodu.
if(x1>0)
y1=x2;
y2=1;
y3=!x2;
y4=0;
y5=x1;
else
y1=0;
y2=x2;
y3=1;
y4=!x2;
y5=x1+2500;
178
179
ÖZGEÇMİŞ
Ad Soyad: Cem KÖSEOĞLU
Doğum Tarihi: 13 Nisan 1988
E-Posta: [email protected]
Lisans: Sakarya Üniversitesi
Elektrik Elektronik Mühendisliği - 2010
180
